专利名称：动态随机存取存储器的制作方法
背景技术：
发明领域本发明涉及一种刷新动态随机存取存储器(DRAM)中的存储单元的方法，更具体地说，涉及一种减少使用CMOS(互补型金属氧化物半导体)的DRAM的漏电压的刷新噪声的方法。
相关技术的说明如在本技术中已熟知的那样，动态随机存取存储器需要对DRAM中的存储单元作周期性的刷新以便使存储在每个存储单元中的数据不会随时间而损失或衰减。通过周期性地刷新DRAM中的每行存储器，把能量提供给该行中的每个电容性的存储单元，使得存储在存储单元中的数据不会衰减。因此，刷新是易失性存储器的存储机理中关键的因素。
一次刷新可以是RAS(行地址选择)刷新之前的CAS(列地址选择)，或只是一次RAS刷新。RAS刷新前的CAS包括在RAS信号确认之前先确认CAS信号以表明下一周期是一个刷新周期。响应于RAS前的CAS的确认，存储器中的一个内部地址计数器提供要被刷新的下一行的行地址。仅对RAS的刷新以与刷新存储器中选中的行相似的方式进行操作，不过，要被刷新的行地址相反是由外部刷新电路提供的。
但是，每当执行一次刷新时，在被刷新的DRAM中的电流波动会导致向DRAM供电的线路电压降低。由线路电压下降所引起的噪声会影响该DRAM或由同一电压供电的其它DRAM的工作。对使用CMOS工艺的DRAM尤其是这样，因为，这种DRAM的内部线路结构特别易受电压突然下降或噪声的影响。
因此，为了防止在刷新期间大的噪声尖峰，以前的刷新方法曾考虑过对单列直插存储器模块(SIMM)实现交错刷新，以使刷新彼此相继进行并且至少相隔一个时钟周期。更进一步，为了减少刷新存取所引起的电压降的大小，为每个存储体提供滤波电容器以便在高电流输出时保持线路电压。尽管这种方法可以用来把刷新期间所产生的电压降均匀地分布到多个时钟周期上，但是仍然不能把减少电压降做到最优化。这是因为，有时候相邻的存储体共用一个或多个滤波电容器，因此，如果例如第一和第二个存储体连续被刷新时，滤波电容器就会没有足够的恢复时间来再充电到正常的线路电压。因此，如果共用同一个滤波电容器的多个存储体在相继的时钟周期内被刷新时，就有可能在连接到被存取的存储体上的电源线上观察到显著的电压降，并且所引起的噪声将影响DRAM的工作。
发明概要一种刷新多个易失性存储体的方法，该存储体共用一个公共的滤波电容器以滤除电压电源线上的电压降，所述方法包括下列步骤对和第二个存储体共用滤波电容器的第一存储体起动一次刷新；在起动第一个存储体的刷新之后对不和第一及第二存储体共用滤波电容器的第三存储体起动一次刷新；以及，在起动第三存储体的刷新之后刷新第二存储体。
按照优选实施例，第一、第二和第三存储体是CMOS存储体。
按照另一个优选实施例，所述方法包括这样的步骤在接着起动第二存储体的刷新之后起动第四存储体的刷新的步骤，其中，第四存储体和第三存储体共用另外的滤波电容器。
在另一方面，本发明是一种减少电源电压降的方法，这种电压降发生在对共用公共电容器的存储体进行刷新期间，其中，每次进行刷新时都能在存储体上观察到电源的电压降。两个刷新周期之间的时间是这样的对第一和第二存储体的立即相继的刷新比起对第一和第二存储体中的一个或另一个进行单次刷新会导致在第一和第二存储体上有更大的电源电压降。上述方法包括的步骤为对和第二存储体共用电容器的第一存储体起动一次刷新；以及，在足够数量的刷新周期之后起动对第二存储体刷新，从而对第二存储体的刷新并不会导致比起对第一和第二存储体中的一个或另一个存储体作单独的刷新时在第一和第二存储体上有更大的电源电压降。
附图简要说明
图1是说明每一对都共用滤波电容器的两对存储体的示意方块图。
图2是说明按照已有技术的方法所实施的对每个存储体的刷新存取次序的时序图。
图3是按照本发明方法对图1的存储体进行刷新存取次序的时序图。
图4A到4C是说明就下列情况而言在刷新期间所发生的电压降的信号图，所说的情况是(A)是在不使用滤波电容器时利用已有技术的交错法存取相邻存储体；(B)是使用已有技术的方法刷新共用相同滤波电容器的相邻存储体；(C)是在存储体之间共用滤波电容器时使用本发明的方法以隔开的时间间隔来存取相邻存储体。
对优选实施例的详细说明图1是一个简化的示意方块图，它说明了多个和电源线110相连接的动态随机存取存储器(DRAM)体100。如图1所示，第一DRAM体120和第二DRAM体130共用一个滤波电容器组140。这样一种实例在例如构成双列直插存储器模块(DIMM)以便在线路板的两侧都有DRAM的应用中是普遍的。对于一般熟悉本技术的人都会理解，电容器组140可以包括多个电容器，它们由DRAM体120、130内的各个DRAM单元所共用。与此类似，如图1中所示，第三DRAM体150和第四DRAM体160共用电容器组170。
在运行时，每个DRAM体120、130、150和160内的存储单元的刷新以一预定的次序进行，以便减少通过连线110的瞬时漏电流。就像熟悉本技术的人们所熟知的那样，电源线110有一定的阻抗，所以，当沿着线路110的某一点上发生急剧的电流流动时，在线路110的这一地点就有可能观察到明显的电压降。因此，沿着电源线的一系列位置上要包括滤波电容器140、170，以减轻这种电压变动的影响。此外，经常导致线路110上这种急剧电流流动的刷新存取可交错进行以减少沿着线路110上任何一个给定位置上的总的电流流动。
某些以前的在线路110上任何给定位置处减少电流流动的方法都包括对每个DRAM体进行交错刷新，因此，对任何一个DRAM体120、130、150和160来说，行地址选通线不会在同时被确立。如图2所示，为了起动刷新操作，列地址选通线被确立，接着是每一条行地址选通线(即相当于每个相应的存取DRAM体120、130、150、160)相继被确立。但是，当共用相同的滤波电容器的DRAM体的行地址选通线被快速连续确立时，就有可能使滤波电容器没有足够的时间从跟随在第一次行地址选通之后的电流流动中恢复过来，从而，跟随在第二行地址选通确立之后的另外的电流流动会导致沿着线路110上有相对业已低于正常的电压电平的电压下降。这种情况示于图4A和4B中。具体来说，图4A表示这样的电压降，如果在RAS1信号之后立即确立RAS2信号(如图2所示)，且这时不存在滤波电容器140，那么，在DRAM体120、130上沿着线110上总是会观察到所说的电压降。因此，图4A表明了这些相邻的存储体在相继的时钟周期被刷新时在存储体120、130的电压输入端所观察到的电压降的紧密邻近性。
由于在邻近于DRAM体120、130的线路110上存在滤波电容器140，所以，观察到的电压降由图4B所示那样来表示。虽然在对DRAM体120、130的电源输入处所观察到的电压降并不像如果在第一次电压降时于不存在电容器140的情况下所观察到的电压降那样严重，但是，当第二个电压降已发生而邻近DRAM体120、130的线路110上的电压还没有恢复到它原来的数值时，一旦确立了第二行地址选通信号，就会观察到一个大的压降。因此，很明显，在某些情况下，如果刷新是快速连续发生的以致滤波电容器140没有时间从原来的电压降恢复过来，先有技术的方法就会导致相邻DRAM体的电源输入有明显的电压降。如果DRAM体120、130使用CMOS工艺的话，这一问题将更加严重，因为，CMOS工艺在出现这样的电压降时特别容易受到噪声的影响。
然而，按照本发明的思路，在刷新时存取DRAM体的改进方法表明在图3中。如图3所示，DRAM的刷新顺序被改变了，因此共用同一些滤波电容器的DRAM体并不在相继的时钟周期内被存取。也就是说，如图3所示，用来刷新第二DRAM体130的行地址选通先被确立，接着确立用于刷新第四DRAM体160的行地址选通信号，接着是确立用于刷新第一DRAM体120的行地址选通信号，最后确立用于刷新第三DRAM体150的行地址选通信号。因此，从图3可以看出，对于共用同一滤波电容器的存储体的刷新绝不会在相继的时钟周期中被起动。
这个改进了的刷新顺序的好处示于图4C中。如图4C所示，电压降被足够的宽度所分隔开，从而，在电容器140上观察到下一个电压降之前，电容器140有足够的时间恢复到原先的5伏的电平。通过这种方式，在DRAM体120、130的电源输入处只发生较低的电压降。在DRAM体150、160处也能观察到相同的效果。因此，本发明的改进的刷新顺序方法可保证在任何一个DRAM体120、130、150和160上都不会发生明显的电压降。
虽然本发明的优选实施例已在上面作了详细的说明，但熟悉本技术的人们应理解，在不偏离本发明精神实质或中心特点的情况下，可对本发明作某些明显的改进。例如，本发明可以用于这样的系统，在该系统中，执行仅有RAS的刷新来代替RAS刷新之前的CAS。因此，上面的说明应该看作是说明性的而非限制性的。所以，本发明的范围应该根据下面所附的权利要求来解释。
申请人根据条约第19条修改时的声明本申请人现提交修改后的权利要求1-7以代替原始提交的权利要求1-8。
其中，权项1-3不变，权项4中，将“所述刷新包括”修改为“每一个上述‘刷新包括’”；权项5所作的修改是另一个其他的没有与第一和第二存储体共用同一个电容的存储体在第一和第二存储体进行刷新的时间之间进行刷新；原权利要求6被删除；原权利要求7和8被重编号为新权利要求6和7，该新权利要求7的修改是每一所述刷新是RAS刷新之前的CAS。
权利要求书按照条约第19条的修改1.一种刷新多个易失性存储体的方法，这些存储体共用至少一个公共的滤波电容器，该电容器用于滤除电压电源线上的电压降，所述方法包括下列步骤对和第二存储体共用上述至少一个滤波电容器的第一存储体起动一次刷新；在起动上述第一存储体的上述刷新后对不和上述第一及第二存储体共用上述至少一个滤波电容器的第三存储体起动一次刷新；以及在起动上述第三存储体的上述刷新之后刷新上述第二存储体。
2.如权利要求1所定义的一种方法，其特征在于，所述的第一、第二和第三存储体是CMOS存储体。
3.如权利要求1所定义的一种方法，其特征在于，该方法还包括下列步骤在继起动上述第二存储体的上述刷新后起动对第四存储体的刷新，其中，所说的第四存储体和上述第三存储体共用另外的滤波电容。
4.如权利要求1所定义的一种方法，其特征在于，每个上述的刷新均是在RAS刷新之前的CAS。
5.一种减少在对第一存储体和第二存储体进行刷新期间所发生的电源电压降的方法，该第一和第二存储体共用至少一个公共的电容器，其中，每当所述第一存储体或所述第二存储体发生刷新时就会在该第一和第二存储体上观察到电源电压降，并且，两次刷新周期之间的时间是这样的即对上述第一和第二存储体的立即相继的刷新比起对上述第一和第二存储体中的一个或另一个进行单次刷新会导致在上述第一和第二存储体上有更大的电源电压降，该方法包括下列步骤对和上述第二存储体共用上述至少一个电容器的上述第一存储体起动一次刷新；以及在对至少另一个其它的不和上述第一和第二存储体共用上述的至少一个电容器的存储体上有足够数量的刷新周期被起动之后对上述第二存储体起动一次刷新，从而，对上述第二存储体的上述刷新不会导致比对上述第一和第二存储体的一个或另一个进行单独一次刷新在上述第一和第二存储体上有更大的电源电压降。
6.如权利要求5所定义的一种方法，其特征在于，所说的足够数量的刷新周期是一个刷新周期。
7.如权利要求5所定义的一种方法，其特征在于，每个上述的刷新是RAS刷新之前的CAS。
权利要求
1.一种刷新多个易失性存储体的方法，这些存储体共用至少一个公共的滤波电容器来滤除电压电源线上的电压降，所述方法包括下列步骤对和第二存储体共用上述至少一个滤波电容器的第一存储体起动一次刷新；在起动上述第一存储体的上述刷新后对不和上述第一及第二存储体共用上述至少一个滤波电容器的第三存储体起动一次刷新；以及在起动上述第三存储体的上述刷新之后刷新上述第二存储体。
2.如权利要求1所定义的一种方法，其特征在于，所述的第一、第二和第三存储体是CMOS存储体。
3.如权利要求1所定义的一种方法，其特征在于，该方法还包括下列步骤在继起动上述第二存储体的上述刷新后起动对第四存储体的刷新，其中，所说的第四存储体和上述第三存储体共用另外的滤波电容器。
4.如权利要求1所定义的一种方法，其特征在于，上述的刷新包括在RAS刷新之前的CAS。
5.一种减少在对共用至少一个共同的电容器的存储体刷新期间所发生的电源电压降的方法，其中，电源电压下降是在每次发生刷新时在该存储体上观察到的，并且，两次刷新周期之间的时间是这样的，即对上述第一和第二存储体的立即相继的刷新比起对上述第一和第二存储体中的一个或另一个进行单次刷新会导致在上述第一和第二存储体上有更大的电源电压降，该上述方法包括下列步骤对和第二存储体共用至少一个电容器的第一存储体起动一次刷新；以及在足够数量的刷新周期之后起动对上述第二存储体的刷新，从而，对上述第二存储体的上述刷新并不会导致比起对上述第一和第二存储体中的一个或另一个存储体作单独的刷新时在上述的第一和第二存储体上有更大的电源电压降。
6.如权利要求5所定义的一种方法，其特征在于，在对上述第一存储体起动上述刷新和对上述第二存储体起动上述刷新之间至少有另一个存储体被刷新。
7.如权利要求5所定义的一种方法，其特征在于，所述足够数量的刷新周期是一个刷新周期。
8.如权利要求5所定义的一种方法，其特征在于，上述刷新包括RAS刷新之前的一次CAS。
全文摘要
一种在刷新周期期间内存取动态随机存取存储器(DRAM)体(120、130、150、160)的改进了的方法考虑到了顺序地存取并不共用公共滤波电容器(140、170)的DRAM体。通过这种方式，由刷新存取所引起的电压降在相继的时钟周期中不会在同一些滤波电容器上被观察到，从而，滤波电容器(140、170)在同一个电容器上发生另外一次刷新命中之前有足够的恢复时间以便把供电电压恢复到原先的电压水平。在这种方式下，可以缓解DRAM体(120、130、150、160)的电压电源输入(110)处的明显电压降。
文档编号G11C11/403GK1169205SQ96191400
公开日1997年12月31日 申请日期1996年6月27日 优先权日1995年9月14日
发明者小L·R·莫特 申请人:三星电子株式会社