用于多层电路的互连结构的制作方法
【专利说明】用于多层电路的互连结构
【背景技术】
[0001] 在过去几十年中，半导体工业已经通过缩小电路内电子元件的尺寸根本上提高了 集成电路的性能和密度。然而，许多壁皇越来越明显，这增加了进一步减小这些元件的尺寸 的难度。一种用于提高集成电路性能和面密度的潜在方案是创建包含多层互连的电路的三 维电路。
【附图说明】
[0002] 附图示出本文描述的原理的各个示例并且是说明书的一部分。示出的示例仅仅是 示例，并且不限制权利要求的范围。
[0003] 图1A-1C是根据本文描述的原理的一个示例的示意性交叉杆电路图。
[0004] 图2A-2B根据本文描述的原理的一个示例对4D和6D寻址方案的结构进行比较。
[0005] 图3A-3D根据本文描述的原理的一个示例描述6D寻址结构的各个方面。
[0006] 图4是根据本文描述的原理的一个示例的6D寻址结构的三维图。
[0007] 图5A-5B根据本文描述的原理的一个示例示出存储器的三维块周围的通孔翼 (wing)的包装。
[0008] 图6是根据本文描述的原理的一个示例使用6D寻址结构对存储器进行寻址的方 法的流程图。
[0009] 在整个附图中，相同的附图标记指示类似但不一定相同的元件。
【具体实施方式】
[0010] 一种用于提高集成电路性能和面密度的方案是创建包含多层互连的电路的三维 电路。然而，由于元件数目大大增加并且表面积减小，因此在这些三维电路内对元件进行寻 址可能是具有挑战性的。例如，三维电路可以包含由CMOS寻址电路的下层进行寻址的多层 忆阻交叉杆。由于三维电路中的忆阻器的密度，因此提供必需的寻址电路和对与3D忆阻器 电路的尺寸相当的封装（footprint)中的忆阻器进行寻址所必需的互连通孔变得具有挑 战性。进一步，随着三维电路中器件/层的数目的增加，寻址通孔/线的数目也增加。三维 电路中通孔的存在减少了可用于交叉点器件的面积。
[0011] 以下描述的原理涉及可以显著增加可以用给定数目的寻址电路和通孔进行寻址 的忆阻器器件的数目的多维寻址方案。这导致了具有更高容量和更小封装的存储器电路。 在一个实施方式中，六维（6D)寻址方案被描述为使用CMOS层级的多路复用器，并且包含类 晶体管寻址器件的级，以寻址三维电路中的存储器元件。在一些示例中，类晶体管寻址器件 是位于多层存储器电路的侧面中或上的交叉杆阵列。这些新的访问阵列可以包括可被放置 在交叉杆存储器层上的任意可控开关，诸如薄膜晶体管、热效应晶体管、负微分电阻（NDR) 器件、基于忆阻器的模拟开关或其中可使用控制线来控制两个其他导线之间的电导率的任 意器件或电路。
[0012] 在使用固定量的CMOS资源时，与4D寻址相比，此6D寻址方案可以对更多位（bit) 进行寻址。例如，使用240个CMOS/通孔单元，4D寻址方案可以对大约13Mb(604位）进行 寻址，而6D寻址可以对729Mb(306位）进行寻址。对于要访问的固定数目的位B，6D寻址比 4D寻址（V= 2B1/2)需要更少的通孔（V= 4B1/3)。该增加的布线效率使得创建更小的多层 电路成为可能。6D寻址方案另外具有减小CMOS电路所驱动的电容的优点。第三个优点是 寻址空间中不存在"空位（hole)"，意味着对于一些实施方式，在地址和物理存储器单元之 间--对应。
[0013] 在以下描述中，为了解释，阐明了许多具体细节以便透彻理解本系统和方法。然 而，对于本领域技术人员显而易见的是，可在没有这些具体细节的情况下实践本装置、系统 和方法。在说明书中对"示例"或类似语言的引用意思是结合示例描述的特定特征、结构或 特性被包括在至少该一个示例中，而在其他示例中不一定包括。
[0014] 图1是示意性交叉杆电路（100)的图。根据一个示意性示例，交叉杆电路（100) 包括被交叉杆的北/南阵列（108)相交的交叉杆的东/西阵列（106)。交叉杆中的每一个 连接至通孔（102)。交叉杆可以是纳米线、微米线或更大的线。为了方便起见，东/西交叉 杆（106)被称作行交叉杆，并且北/南交叉杆（108)被称作列交叉杆。在行交叉杆和列交 叉杆之间的每个交点处，可编程交叉点器件被夹在两个相交的交叉杆之间。例如，在行交叉 杆（104)与列交叉杆（114)相交时，可编程交叉点器件（110)被夹在行交叉杆（104)和列 交叉杆（114)之间。虽然行交叉杆（106)和列交叉杆（108)被图示为垂直相交，但是行交 叉杆（106)和列交叉杆（108)可以以任意非零角相交。说到两个交叉杆相交，意思是在从 上看时它们交叉（不是它们互相贯通），并且在它们最靠近的点处足够近，以使用可编程交 叉点器件（110)作为"肉"且使用两个交叉的交叉杆（1〇4、114)作为上面和下面的"小圆面 包"来形成三明治。
[0015] 为了写入可编程交叉点器件（110)，交叉杆（1〇4、114)之间存在电压差或其他电 刺激。所有其他交叉杆被置于中间电压处。在交叉杆（1〇4、114)之间的交点处，电压足以 改变被称作"选中的器件"的可编程交叉点器件（110)的状态。因为一个通孔处于中间电 压，因此附接至交叉杆（1〇4、114)中的任一个的剩余交叉点器件（115-120)只遇到全部施 加电压降的一部分。只遇到施加电压的一部分的交叉点器件，因为它们只被附接至一个激 活的通孔/交叉杆，所以被称作"半选中的"。半选中的交叉点器件（115-120)的状态不改 变，因为它们没有遇到完全写入电压。图1A中的未标记的交叉点器件是未选中的器件。未 选中的器件既不连接至选中的行交叉杆也不连接至选中的列交叉杆。
[0016] 为了读取给定的可编程交叉点器件（110)，可使用许多技术。根据一个示意性示 例，读取电压被施加至两个相交的交叉杆（1〇4、114)。读取电压充分低于写入电压，使得在 读取操作期间可编程交叉点器件的状态不存在显著的改变。通过施加读取电压以及测量流 过在交叉杆（1〇4、114)之间的交点处的可编程交叉点器件（110)的电流量，可确定可编程 交叉点器件（110)的状态。
[0017] 在一个示例中，包含在交叉杆电路（100)中的可编程交叉点器件（110)可以是忆 阻器存储器单元。不像闪存，忆阻存储器单元不包含场效应晶体管（FET)，并且这提供了建 立具有多个层的忆阻交叉杆存储器的可能性，因此通过在Z方向或垂直方向上堆叠而不是 通过越来越难做到的减少存储器单元的横向尺寸来增加存储器密度。
[0018] 图1B是示意性交叉杆层（125)的图，交叉杆层（125)具有两组P个纳米线交叉杆， 两组P个纳米线交叉杆在P2个交叉点相交。可编程交叉点器件（110,图1A)被放置在交叉 杆之间的每个交点处。图1C是示意性交叉杆堆叠（130)的图，交叉杆堆叠（130)形成在下 面的CMOS层（132)上以创建计算机可读存储器（131)。交叉杆堆叠（130)包括Q个交叉杆 层（125)。如下面所讨论，此交叉杆堆叠（130)可以包含多种互连结构，包括互连结构使得 每个可编程交叉点器件（110,图1A)被唯一寻址并且连续的地址空间内的每个地址访问可 编程交叉点器件（110,图1A)。在一个示例中，交叉杆堆叠（130)具有P个层（Q=P)和P3 个交叉点器件，每层具有2P2个交叉杆。这是PXPXP交叉杆堆叠。在其他示例中，交叉杆 堆叠（130)可以包含更多或更少的层，并且地址和交叉点器件