增大α来确定最佳读取电压，其中，所述α与逻辑I的增量对应。
[0075]如果逻辑I的数量等于参考值Rn，则存储控制器110选择正常读取电压RV作为与分布谷对应的最佳读取电压。换言之，这可以被视为分布谷的位置没有改变的情况。如果SLC数据S_Data中包括的逻辑I的数量比参考值Rn少I至5，则存储控制器110使与分布谷对应的最佳读取电压减小α。如果SLC数据S_Data中包括的逻辑I的数量比参考值Rn少6至10，则存储控制器110使与分布谷对应的最佳读取电压减小β。如果SLC数据S_Data中包括的逻辑I的数量比参考值Rn少11至20，则存储控制器110使与分布谷对应的最佳读取电压减小γ。如果SLC数据S_Data中包括的逻辑I的数量比参考值Rn少500，则存储控制器110使与分布谷对应的最佳读取电压减小ω。
[0076]存储控制器110基于分布谷检测表115中逻辑I的增量来确定分布谷的偏移程度。在本发明构思的实施例中，利用逻辑I的增量来确定分布谷的偏移程度。然而，本发明构思不限于此。例如，在本发明构思的其他实施例中，可以基于逻辑I与SLC数据S_Data的所有比特的比例的变化来确定分布谷的偏移程度。逻辑I的增量或比例的变化可以用作用于确定分布谷的偏移程度的参数。然而，可以将逻辑O的数量或相对于所有数据比特的数量的比例的变化用作参数来确定分布谷的偏移程度。
[0077]用于根据逻辑O或逻辑I的数量或者根据所述比例来确定读取电压的增量或减量的调整值(例如，图6的分布谷检测表115中的信息)可根据被选择的存储单元或存储区域的地址、被选择的存储单元或存储区域的损耗平衡、被选择的存储单元或存储区域的每存储单元存储的比特的数量或者从被选择的存储单元或存储区域的编程时间流逝的时间来不同地确定。
[0078]图7是示意性地示出在读取操作期间施加到被选择的字线的读取电压的图。图7示出了存储3比特MLC数据(在下文中，称作TLC数据)的存储单元的阈值电压分布。
[0079]如果在三级单元(TLC)编入三页的数据，则存储单元的阈值电压可以被包括在与八个状态对应的阈值电压分布中的一个中。例如，TLC可以具有属于擦除状态EO以及七个编程状态Pl至P7中的一个的阈值电压。TLC的阈值电压可以因时间的流逝、单元之间的干扰等的各种因素而变化。由于所述变化，阈值电压分布可以重叠成使其难以精确地识别阈值电压分布的程度。
[0080]可以向被选择的存储单元的字线提供正常读取电压RV3和RV7以读取TLC的MSB页。首先，利用正常读取电压RV7来感测存储单元，然后利用正常读取电压RV3来感测它们。混合(或组合)感测到的数据值，混合的结果被输出为MSB页数据。将利用多个读取电压感测到的SLC数据混合的过程称为烹制(cooking)。在本发明构思的实施例中，在正常读取电压RV3之前施加正常读取电压RV7。然而，本发明构思不限于此。例如，在本发明构思的其他实施例中，在正常读取电压RV7之前施加正常读取电压RV3。
[0081]在本发明构思的实施例中，非易失性存储器件120可以在感测并锁存MLC数据时执行烹制，并且可以备份利用正常读取电压RV3和RV7中的一个感测到的SLC数据。例如，当接收到被选择的存储单元的MSB页读取请求时，非易失性存储器件120可以保存在MSB页读取过程期间执行的SLC读取操作的结果，或者将其存储在特定的锁存器中。例如，在MSB页读取过程期间利用读取电压RV7感测到的SLC数据可以保存或备份在特定的锁存器中，页缓冲器123(参见图4)中包括所述特定的锁存器。特定的锁存器可以存储保存或备份的SLC数据，直至请求读取重试或者接收到另一页读取指令。
[0082]如果检错结果表明通过烹制得到的MSB页数据无法纠正，则存储控制器110向非易失性存储器件120请求保存或备份的SLC数据，且非易失性存储器件120向存储控制器110提供锁存的SLC数据，而不额外地感测被选择的存储单元。存储控制器110可以根据逻辑I或逻辑O的数量或者逻辑I与逻辑O的比例的增大或减小来估计分布谷的偏移程度，并确定用于读取重试的最佳读取电压。
[0083]在图7中，示出了用于读取TLC的MSB页的正常读取电压RV3和RV7。本发明构思的优点可以应用于用于读取LSB页和CSB页的正常读取电压。
[0084]图8是示意性地示出根据本发明构思的实施例的在图4中示出的页缓冲器123的框图。参照图8，页缓冲器123包括多个页缓冲器电路123a、123b……123c。每个页缓冲器电路可以包括本发明构思的用于存储SLC数据S_Data的锁存器。
[0085]详细地讲，页缓冲器电路123a至123c中的每个包括感测锁存器SL、数据锁存器DLl和DL2以及缓存锁存器(cache latch)CL0响应于存储在被选择的存储单元中的多页数据中的一页数据的读取请求，来执行页缓冲器电路123a至123c的感测和锁存操作。例如，页缓冲器电路123a至123c可以在提供多个正常读取电压RV3和RV7中的每个时的时间点来感测位线BLO至BLm-1的预充电压。由感测锁存器SL感测到的数据转存(dump)至Ij数据锁存器DLl和DL2中。将关于每个正常读取电压的感测过程称为SLC读取操作。在执行多个SLC读取操作之后，执行烹制以读取MSB页。可以通过利用多个读取电压感测到的数据的烹制来得到数据的页。
[0086]在页缓冲器电路123a至123c中的每个中，数据锁存器DLl和DL2或者感测锁存器SL可以保存在SLC读取操作感测到的数据。这种操作称为SLC备份操作。当接收到特定的指令时，通过SLC备份操作保存的SLC数据S_Data可以被输出到外部装置。
[0087]图9和图10是示出在图8中示出的页缓冲器电路123a中使SLC数据S_Data备份的过程的框图。图9示出了根据本发明构思的实施例读取MLC数据的过程。尽管参照图9举例说明了页缓冲器电路123a，但是其他的页缓冲器电路123b至123c也以与参照图9描述的方式相同的方式来备份SLC数据S_Data。
[0088]首先，为了感测，对位线BLO至BLm-1预充电。根据控制逻辑器125的控制向被选择的存储单元的字线施加读取电压RV7，并且基于连接到位线BLO的存储单元是开启单元(on cell)还是关闭单元(off cell)来获得与位线BLO对应的感测节点SO处的电压。感测锁存器SL将感测节点SO处的电压存储为感测数据。接下来，将锁存在感测锁存器SL中的数据传输到数据锁存器DLl。用线(①)来表示利用读取电压RV7进行的感测和转存过程。由线(①)表示的读取操作与SLC读取单元对应。
[0089]对位线BLO至BLm-1再次预充电。
[0090]然后，根据控制逻辑器125的控制向被选择的存储单元的字线施加读取电压RV3，并且基于连接到位线BLO的存储单元是开启单元还是关闭单元来获得与位线BLO对应的感测节点SO处的电压。感测锁存器SL将感测节点SO处的电压存储为感测数据。接下来，将锁存在感测锁存器SL中的数据传输到数据锁存器DL2。用线(②)来表示利用读取电压RV3进行的感测和转存过程。由线(②)表示的读取操作与另一 SLC读取单元对应。
[0091]然后，可以执行数据烹制以将利用两个读取电压RV3和RV7感测到的数据合并成页单元。可以通过数据烹制来重新构造实际上已经由外部装置提供的数据的页。这由线(③)来表示。关于数据烹制的详细描述与本发明构思的精神和范围不直接相关，因此省略了对其的描述。将通过数据烹制得到的最终数据通过缓存锁存器CL传输到外部装置(④)。
[0092]因此，可以执行两次SLC读取操作以从3比特MLC读取MSB页。尽管执行了数据烹制，但是SLC读取操作中的至少一个SLC读取操作的结果可以保存在数据锁存器DLl中。如果从外部装置提供了特定的指令，则非易失性存储器件120可以将存储在数据锁存器DLl中的SLC数据转存到缓存锁存器CL中，从而将SLC数据输出到外部装置。
[0093]图10示出了输出保存在数据锁存器DLl中的备份的SLC数据的过程。当确定MSB页数据无法纠正时，存储控制器110(参照图3)向非易失性存储器件120请求备份的SLC数据S_Data，并且非易失性存储器件120向存储控制器110提供在数据锁存器DLl中备份的SLC数据S_Data，而不访问存储单元。存储控制器110基于与由此传输的SLC数据S_Data相关的逻辑I或逻辑O的增量或减量来确定分布谷的偏移程度。然后，存储控制器110可以向非易失性存储器件120发出读取重试指令，从而利用与检测到的分布谷对应的读取电压来执行被选择的存储单元的读取操作。控制逻辑器125可以响应于读取重试指令来重置页缓冲器123的数据锁存器。
[0094]在本发明构思的实施例中，页缓冲器电路123a具有在MLC数据读取过程期间将至少一个SLC页数据进行备份的功能。然而，本发明构思不限于此。例如，在发明构思的其他实施例中，可以将通过执行两次的感测操作锁存的两个SLC数据备份。
[0095]图11是示意性地示出根据本发明构思的实施例的非易失性存储器件120的数据读取方法的流程图。参照图11，非易失性存储器件120可以响应于来自外部装置的读取指令或读取模式来感测并输出MLC数据，或者可以输出备份的SLC数据，而没有感测操作。在接收到来自外部装置的读取指令R_CMD时，非易失性存储器件120可以开始读取操作或者输出备份的SLC数据S_Data。
[0096]在步骤SI 10中，非易失性存储器件120从存储控制器110接收读取指令R_CMD和地址。读取指令R_CMD可以包括关于将被地址选择的存储单元的读取模式。
[0097]在步骤S120中，非易失性存储器件120的操作可以根据指明的读取模式来分叉。当存储控制器110所请求的读取模式是MLC模式时，方法行进到步骤S130。当存储控制器110所请求的读取模式是SLC模式时，方法行进到步骤S170。SLC读取模式可以是当存储控制器I1检测到无法纠正的错误时对非易失性存储器件120指定的模式。
[0098]在步骤S130中，非易失性存储器件120感测由地址选择的存储单元。S卩，非易失性存储器件120可以利用多个正常读取电压RVi来执行多个SLC读取操作。
[0099]在步骤S140中，非易失性存储器件120将利用多个正常读取电压RVi感测到的数据存储在数据锁存器中。可以将利用任何正常读取电压感测到的数据存储在位于页缓冲器123的外部的备份锁存器中。
[0100]在步骤S150中，非易失性存储器件120可以执行烹制以将利用多个正常读取电压RVi感测到的数据合并成数据页，如参照例如图9所描述的。
[0101]在步骤S160中，将通过烹制得到的MLC数据页转存到页缓冲器电路的缓存锁存器CL中，以将所述MLC数据页输出到外部装置。
[0102]在步骤S170中，非易失性存储器件120输出备份的SLC数据S_Data，而不感测由地址选择的存储单元。即，非易失性存储器件120可以向存储控制器110提供利用多个正常读取电压RVi锁存或备份的多个SLC页中的一页。
[0103]基于由外部装置提供的读取模式，本发明构思的非易失性存储器件120可以输出通过感测操作从存储单元得到的MLC数据，或者可以输出在没有感测操作的情况下得到的备份的SLC数据S_Data。这里，备份的SLC数据S_Data可以是在当前输入的读取指令R_CMD之前执行的MLC读取操作期间备份的数据。当存储控制器110请求用于检测分布谷的SLC数据S_Data时，非易失性存储器件120跳过需要相对长的时间的感测操作，并输出先前存储在数据锁存器或备份锁存器中的SLC数据。
[0104]图12是示意性地示出根据本发明构思的实施例的存储控制器110的非易失性存储器件控制方法的流程图。参照图12，存储控制器110可以执行各种操作，包括访问非易失性存储器件120以读取存储在被选择的存储区域中的数据、检错和纠错、检测分布谷、读取重试等。
[0105]在步骤S210中，存储控制器110向非易失性存储器件120发出读取指令R_CMD。此时，读取指令R_CMD所指定的读取模式可以是MLC读取模式。非易失性存储器件120感测被选择的存储单元以输出MLC数据。
[0106]在步骤S220中，存储控制器110从非易失