性存储器件120接收MLC数据。在下面的图12的描述中，假设接收到的MLC数据是数据的页。
[0107]在步骤S230中，存储控制器110可以对接收到的MLC数据执行检错和纠错。如果接收到的MLC数据没有错误或者是可纠正的(是)，则被选择的存储区域的读取操作可结束。如果接收到的MLC数据是无法纠正的(否)，则所述方法行进到步骤S240。
[0108]在步骤S240中，存储控制器110向非易失性存储器件120请求用于检测分布谷的SLC数据。例如，存储控制器110向非易失性存储器件120发出指令，使得非易失性存储器件120输出备份的SLC数据。
[0109]在步骤S250中，存储控制器110可以执行检测分布谷的操作。S卩，存储控制器110检测关于来自非易失性存储器件120的SLC数据S_Data的逻辑I或逻辑O的增量或减量。存储控制器110根据检测到的增量或减量来估计分布谷的偏移程度，并基于估计的结果来调整读取电压。
[0110]在步骤S260中，存储控制器110向非易失性存储器件120发出读取重试指令，使得非易失性存储器件120利用调整的读取电压来感测被选择的存储单元并输出感测到的数据。
[0111]根据本发明构思的实施例，即使发生无法纠正的错误，也可以检测分布谷，而不额外地访问存储单元。因此，即使在频繁地检测到错误的情况下，也能够使非易失性存储器件120的读取速度的降低最小化。
[0112]图13是示意性地示出根据本发明构思的实施例的存储装置的操作的图。图13示意性地示出了存储控制器110与非易失性存储器件120之间的相互作用。
[0113]首先，存储控制器110向非易失性存储器件120发出读取指令R_CMD。这里，读取指令R_CMD对应于存储在被选择的存储单元中的多页数据中的一页数据。即，读取指令R_CMD可以包括读取模式(MLC模式)信息。
[0114]非易失性存储器件120响应于读取指令R_CMD执行对被选择的存储单元的读取操作。即，非易失性存储器件120执行对被选择的存储单元的MLC读取操作。这里，非易失性存储器件120可以执行对被选择的存储单元的SLC读取操作，可以备份SLC读取操作的所得数据。非易失性存储器件120可以对根据至少执行两次的SLC读取操作而锁存的数据执行烹制，以将数据合并成页。可以将合并的数据作为读取数据R_Data传输到存储控制器IlOo
[0115]存储控制器110执行对读取数据R_Data的检错和纠错。如果没有检测到错误或者错误是可纠正的，则被选择的存储单元的读取操作可以结束(是)。相反，如果读取数据R_Data是无法纠正的(否)，则存储控制器110向非易失性存储器件120请求备份的SLC数据。
[0116]响应于来自存储控制器110的请求，非易失性存储器件120向存储控制器110提供先前备份在锁存器中的SLC数据S_Data，而不感测存储单元。存储控制器110基于接收到的SLC数据S_Data的逻辑I与逻辑O的比例或者逻辑I的增量或减量来确定分布谷的偏移程度。尽管在图13中未示出，但是存储控制器110可以估计分布谷的位置并基于估计的结果执行对非易失性存储器件120的读取重试操作。
[0117]因此，非易失性存储器件120在正常读取操作期间将通过读取操作感测到的SLC数据S_Data备份在页缓冲器123或单独的锁存器中。另外，存储控制器110利用备份的SLC数据S_Data来估计分布谷的位置并调整读取电压。因此，存储控制器110和非易失性存储器件120之间的相互作用可以使数据读取速度得到改善。
[0118]图14是用于描述本发明构思的实施例的图。参照图14，示出了非易失性存储器件120的正常读取电压，该非易失性存储器件120包括存储3比特数据的存储单元(在下文中，称为TLC)。
[0119]读取电压Rl和R5被施加到选择的存储单元的字线以读取对应于LSB页的第I页。读取电压R2、R4和R6被施加到选择的存储单元的字线以读取对应于CSB页的第2页。读取电压R3和R7被施加到选择的存储单元的字线以读取对应于MSB页的第3页。
[0120]非易失性存储器件120保存SLC读取操作的结果，在SLC读取操作中利用多个读取电压来读取被选择的存储单元。即，当接收到对第2页的读取指令R_CMD时，非易失性存储器件120分别利用读取电压R2、R4和R6来执行SLC读取操作。可以在锁存器中备份SLC读取操作的结果中的至少一个，即，至少一个SLC数据。在备份至少一个SLC数据的同时，通过烹制来构造读取请求的MLC数据，并且将构造的数据输出到外部装置。可以以同样的方式将SLC数据的备份操作应用到LSB页的读取操作。
[0121]图15是示意性地示出根据本发明构思的另一实施例的存储装置200的框图。参照图15，非易失性存储器件220可以在伴随有MLC读取操作的情况下备份SLC数据S_Data。非易失性存储器件220根据存储控制器210的请求向存储控制器210提供关于备份的SLC数据S_Data中包括的逻辑I的数量的信息Yi。
[0122]存储控制器210可以向非易失性存储器件220发出读取指令R_CMD。存储控制器210可以执行对从被选择的存储区域读取的数据R_Data的检错和纠错。如果检测到无法纠正的错误，则存储控制器210向非易失性存储器件220请求SLC数据中包括的关闭单元或开启单元的数量。即，存储控制器210向非易失性存储器件220请求备份的SLC数据中包括的逻辑I或逻辑O的数量。存储控制器210通过基于来自非易失性存储器件220的比特计数Yi估计分布谷的偏移程度来确定最佳读取电压。
[0123]非易失性存储器件220响应于来自存储控制器210的读取指令R_CMD来感测被选择的单元区域。非易失性存储器件220锁存感测到的数据并将感测到的数据输出为读取数据R_Data。另外，非易失性存储器件220可以对读取读取数据R_Data时得到的多个SLC数据中的至少一个进行备份。如果存储控制器210请求备份的SLC数据S_Data，则非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑I或逻辑O的数量进行计数。非易失性存储器件220可以包括对SLC数据S_Data中包括的逻辑I或逻辑O的数量进行计数的比特计数器227。
[0124]如果检测到无法纠正的错误，则存储控制器210请求来自非易失性存储器件220的备份的SLC数据S_Data中包括的逻辑I或逻辑O的数量。在下面的描述中，可以将备份的SLC数据S_Data中包括的逻辑I或逻辑O的数量称为比特计数。响应于这样的请求，非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑I或逻辑O的数量进行计数，而没有额外的感测操作。存储控制器210可以使用备份的SLC数据S_Data中包括的逻辑I或逻辑O的数量(S卩，比特计数Yi)来估计分布谷的变化。存储控制器210估计分布谷的位置并确定与估计的位置对应的最佳读取电压。存储控制器210可以包括被构造成基于逻辑O或逻辑I的相对量来确定分布谷的偏移程度的表215。
[0125]在本发明构思的实施例中，可以在不额外地感测被选择的区域的情况下提供对于非易失性存储器件220的存储单元的最佳读取电压，从而能够使确定读取电压所需要的时间最少化。换言之，可以改善存储系统的性能。
[0126]图16是示意性地示出根据本发明构思的另一实施例的在图15中示出的非易失性存储器件的框图。参照图16，非易失性存储器件220包括存储单元阵列221、行解码器222、页缓冲器223、输入/输出缓冲器224、控制逻辑器225、电压产生器226以及比特计数器227。除了比特计数器227以外，非易失性存储器件220与在图4中示出的非易失性存储器件基本相同。以下省略了对与图4中的组件相似的组件的描述。
[0127]非易失性存储器件220执行对被选择的存储单元的MLC读取操作。在MLC读取操作期间，页缓冲器223可以在特定的锁存器中备份SLC数据S_Data，或者可以保存SLC数据S_Data。可以通过烹制来合并通过MLC读取操作存储在数据锁存器中的数据，可以通过输Λ /输出缓冲器224将合并的数据输出到外部装置。
[0128]如果存储控制器210请求比特计数Yi，则向比特计数器227提供备份的SLC数据S_Data。比特计数器227对提供的SLC数据S_Data中包括的逻辑I或逻辑O的数量进行计数并将计数的值输出为比特计数Yi。输入/输出缓冲器224可以将比特计数Yi作为二进制值输出到存储控制器210。
[0129]图17是示意性地示出根据本发明构思的另一实施例的存储装置的操作的图。图17示意性地示出了在图15中示出的存储控制器210与非易失性存储器件220之间的相互作用。
[0130]首先，存储控制器210向非易失性存储器件220发出读取指令R_CMD。这里，读取指令R_CMD对应于存储在被选择的存储单元中的多页数据中的一页数据。即，读取指令R_CMD可以包括读取模式(MLC模式)信息。
[0131]非易失性存储器件220响应于读取指令R_CMD执行对被选择的存储单元的读取操作。即，非易失性存储器件220执行对被选择的存储单元的MLC读取操作。这里，非易失性存储器件220可以执行对被选择的存储单元的SLC读取操作，可以备份SLC读取操作的所得数据。非易失性存储器件220可以对根据至少执行两次的SLC读取操作而锁存的数据执行烹制，以将数据合并成页。可以将合并的数据作为读取数据R_Data传输到存储控制器210。
[0132]存储控制器210可以执行对读取数据R_Data的检错和纠错。如果没有检测到错误或者错误是可纠正的，则被选择的存储单元的读取操作可以结束(是)。相反，如果读取数据R_Data是无法纠正的(否)，则存储控制器210向非易失性存储器件220请求开启单元计数(或关闭单元计数)。
[0133]非易失性存储器件220对先前备份在锁存器中的SLC数据S_Data中包括的逻辑I的数量进行计数，而不感测存储单元。非易失性存储器件220向存储控制器210提供表示逻辑I的数量的信息Yi。
[0134]因此，在正常读取操作期间，非易失性存储器件220在页缓冲器223或单独的锁存器中对通过读取操作感测到的SLC数据S_Data进行备份。非易失性存储器件220对备份的SLC数据S_Data中包括的逻辑I的数量进行计数并将计数的值输出到存储控制器210。存储控制器210估计与开启单元计数对应的分布谷的偏移程度。此时，存储控制器210可以使用分布谷检测表215。存储控制器210和非易失性存储器件220之间的相互作用可以使数据读取速度得到改善。
[0135]图18是示意性地示出本发明构思的实施例可以应用到的各个多级单元的阈值电压分布的图。图18的上部分⑴示出了 2比特MLC的阈值电压分布，图18的下部分(II)示出了 4比特MLC的阈值电压分布。
[0136]在上部分(I)中，读取电压RVl和RV3是用于从2比特MLC读取MSB页的读取电压。在下部分(II)中，读取电压RV2、RV7和RV13是用于从4比特MLC读取MSB页的读取电压。读取电压可以是用于MLC读取操作的读取电压。在本发明构思的实施例的非易失性存储器件中，可以在单独的锁存器中或者在页缓冲器的数据锁存器中对在MLC读取过程期间产生的多个SLC数据进行备份。
[0137]对存储控制器请求SLC数据以检测分布谷做出响应，非易失性存储器件输出备份的SLC数据S_Data，而没有单独的感测操作。
[0138]图19是示意性地示出根据本发明构思的又一实施例的存储装置的框图。参照图19，存储装置300包括存储控制器310和非易失性存储器件320。在读取操作期间，存储控制器310被构造成基于读取数据来将被选择的区域的读取电压最优化，而不额外地感测被选择的区域(或被选择的存储单元)。
[0139]存储控制器310可以响应于主机请求来控制非易失性存储器件320。在接收到来自主机的读取请求时，存储控制器310可以控制非易失性存储器件320，从而感测并输出相应的位置处的数据。即，存储控制器310可以发出被选择的存储单元的读取指令R_CMD。
[0140]存储控制器利用响应于读取指令而从被选择的存储区域读取的数据来检测分布谷。即，响应于读取指令R_CMD，非易失性存储器件