一种基于阻变存储单元rram的存储电路的制作方法
【技术领域】
[0001] 本发明涉及一种基于阻变存储单元RRAM的可替代eFUSE技术的存储电路。
【背景技术】
[0002] 随着信息时代的飞速发展，集成电路的发展也愈发迅速，设计水平的日益提高，超 大规模集成电路和片上系统芯片的功能及逻辑复杂度也不断地增加。另一方面，为了追求 低功耗，高集成度，芯片的制造工艺也愈发复杂，这使得芯片在制造过程中更为容易出现缺 陷，尤其在存储器芯片中，芯片在出厂后不可避免的存在或多或少的损坏存储单元，或有缺 陷的逻辑功能，使得良品率降低，增加了芯片设计开发成本。所以在芯片开发中，一般会加 入冗余单元以实现后续对缺陷部分的替换，使得芯片可以被修复以提高产品成品率。
[0003] 阻变存储单元（RRAM)是一种新型的非易失性数据存储技术，其特点在于利用一 种能够在特殊条件下发生电阻改变的金属氧化物作为存储单元。图1为阻变存储单元的示 意图。
[0004] eFuse技术是基于多晶硅熔丝特性的技术。利用多晶硅熔丝初始阻值很小的特性， 当大电流持续流过多晶硅熔丝时，多晶硅熔丝会被永久熔断，阻值成倍增加，反之则保持导 通状态。eFUSE单元通过判断多晶硅熔丝熔断的断裂与导通，识别为数字信号的0或1。从 而实现了对信息的存储。
[0005] 在存储器开发过程中，利用eFUSE技术。在芯片出厂测试过程中，统计发现芯片 的具体功能问题或损坏单元地址，之后对照这些测试信息，通过对预先设计在片内的相关 eFUSE电路进行编程，从而实现芯片内部具体逻辑功能的切换和改动，或者通过编程eFUSE 以存储具体的错误地址信息，然后芯片内部的地址替换逻辑可以依照存储的错误信息，在 外部访问错误地址时，自动对照和映射地址，实现对相应冗余存储空间的访问，以替换原先 的缺陷空间。
[0006] 虽然利用eFUSE技术能够较为方便的对芯片内部进行相应的修复或功能调整改 动，一定程度上修复一些存在缺陷的芯片。但是，这种测试依然还是存在以下不足：
[0007] 1、eFUSE技术虽然成熟，但并不是所有工艺线都支持该技术。对于基于某些不支 持eFUSE技术的工艺开发的芯片，不能利用该技术来实现上述功能。
[0008] 2、eFUSE技术支持芯片出厂后的eFUSE编程以改变内部电路，但该操作为一次性 编程，所以仅有一次机会去修复相关电路，有一定的局限性。
【发明内容】
[0009] 为了解决现有的eFUSE技术工艺支持性有限、只能进行一次修复的局限性的技术 问题，本发明提供一种基于阻变存储单元RRAM的存储电路，可替代eFUSE技术，能够实现多 次编程操作的存储技术。
[0010] 本发明的技术解决方案：
[0011] -种基于阻变存储单元RRAM的存储电路，其特殊之处在于：包括行控制模块、列 控制模块、存储阵列、指令译码器以及测试模块，所述存储阵列包括多个存储单元和标志位 存储单元，所述存储单元包括RRAM单元、敏感放大器、参考电阻电路以及数据通路；所述标 志位存储单元用于存储体现多个存储单元是否被写过的标志位；所述敏感放大器的一端连 接RRAM，另一端连接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端 信号，使之最终在高电压态或低电压态，实现对数据的锁存；所述参考电阻电路用于向敏感 放大器提供一个参考电阻；所述数据通路用于通过输出端口 fuseq实现输出数据的0、1输 出给待修复电路和测试模块；
[0012] 所述指令译码器用于接收操作指令并完成对操作指令的译码，发送给行控制单元 和列控制单元；
[0013] 所述行控制单元的输出端与存储阵列中各行存储单元的位线端开关swc_bl、源端 开关swc_sl和字线端vwl连接，所述列控制单元的输出端与存储阵列中各列存储单元的位 线端bl、源端si、连接；
[0014] 所述测试模块一方面用于读取存储阵列中当前存储的数据信息，以判断该次修复 操作的修复信息是否成功写入；另一方面在需要时测试存储阵列中的存储单元，通过判断 当前阻变值大小以确认阻变单元功能是否正确，从而将有功能异常或存在损坏的存储单元 筛选出来。
[0015] 上述敏感放大器为互相反馈串联的环路反相器，所述敏感放大器的输入端与RRAM 的位线连接。
[0016] 上述参考电阻电路由阻值固定的电阻单元和NMOS三级管串联组成，所述参考电 阻电路连接在敏感放大器的输出端。
[0017] 上述数据通路包括上拉电路和下拉电路，
[0018] 所述上拉电路包括通过漏端连接的PMOS管Pl和PMOS管P2,其中PMOS管P2为弱 上拉管；所述PMOS管Pl的栅端连接数据输出使能en，所述PMOS管P2的漏端连接输出端 P fuseq ；
[0019] 所述下拉电路包括通过漏端连接的NMOS管nl和NMOS管n2,所述NMOS管n2的栅 端连接qb端，所述NMOS管nl的栅端连接数据输出使能en，所述NMOS管nl的源端与PMOS 管Pl的漏端连接。
[0020] 上述参考电阻电路提供的参考电阻位于RRAM的高阻值和低阻值之间。
[0021] 上述行控制模块包括译码电路、行组合逻辑电路以及行选通电路，所述译码电路 的输出端与行组合逻辑电路的第一输入端连接，所述行组合逻辑电路的第二输入端与指令 译码器连接，所述行组合逻辑电路的第三输入端与选通电路的输出端连接，所述行选通电 路的第一输入端与指令译码器连接，所述行选通电路的第二输入端接字线操作电压（Vset_ wl、Vreset_wl、Vread_wl)，所述译码电路的输入端接外部输入的行地址信号rowadd(为）， 所述行组合逻辑电路的输出端与存储阵列连接。
[0022] 上述列控制模块包括列选通电路和列组合逻辑电路，所述列选通电路的第一输入 端接指令译码器，所述列选通电路的第二输入端接擦除操作所需的位线操作电压Vset_bl 和编程操作所需的源端操作电压Vresetjl ;所述列选通电路的输出端与列组合逻辑电路 的第一输入端连接，所述组合逻辑电路的第二输入端接外部输入的数据信号din，所述列组 合逻辑电路的第三输入端接指令译码器，所述列组合逻辑电路的输出端与存储阵列连接。
[0023] 上述测试模块包括测试地址译码电路、输出选择通路电路和三态驱动电路。
[0024] 上述存储阵列包括9*6个存储单元。
[0025] 本发明所具有的优点：
[0026] 1、本发明方案通过对存储单元阵列进行编程操作即可实现多位配置数据的存储。
[0027] 2、本发明通过对存储单元阵列的擦除操作可以清除之前的配置数据，实现对配置 数据的再次编程，具有多次编程的功能，提高了芯片的修复机会。
[0028] 3、本发明提供了配置信息读取功能，使测试人员可以读取判断本次修复信息的配 置是否成功，提高了修复成功率。
[0029] 4、本发明提供了对各单元RRAM电阻值的读取功能，便于测试人员分析RRAM单元 自身性能，提供了冗余阵列的可测性，简化了测试结果的分析。
[0030] 5、本发明能够可靠地替代eFUSE技术，对于无 eFUSE工艺支持的芯片设计，提供了 芯片后期修复的可行性。
【附图说明】
[0031] 图1为阻变存储单元的示意图；
[0032] 图2为本发明存储单元的原理框图；
[0033] 图3为本发明存储单元具体电路示意图；
[0034] 图4为本发明基于阻变存储单元RRAM的存储电路的原理框图；
[0035] 图5为本发明八个存储单元组成存储阵列示意图；
[0036] 图6为多数据存储阵列示意图；
[0037] 图7为本发明行控制模块电路示意图；
[0038] 图8为本发明列控制模块电路示意图；
[0039] 图9为本发明测试模块电路示意图。
【具体实施方式】
[0040] 本发明片内多数据存储方案如图2所示，主要包括存储阵列、指令译码器、行控制 模块、列控制模块和测试模块。
[0041] 指令译码器为组合逻辑电路，用于接收操作指令并完成对操作指令的译码，以实 现对内部存储阵列的相应操作。本发明中的操作指令主要包括set (写0)、reset (写1)、 read (读存储数据）、readr (读RRAM单元组织）四种操作。Set与reset指令目的是为了 对选中的RRAM单元分别进行低阻操作和高阻变操作以实现数据0或1的写入。由于RRAM 单元的可重复操作性，操作人员可以通过set/reset指令对阵列中的存储单元实现多次的 写操作。测试模块一方面用于读取存储阵列中当前存储的数据信息，以判断该次修复操作 的修复信息是否成功写入，以提高修复的成功率。另一方面在需要时测试存储阵列中的存 储单元，通过判断当前阻变值大小以确认阻变单元功能是否正确，从而将有功能异常或存 在损坏的存储单元筛选出来，提高测试修复效率。
[0042] Readr指令目的是测试所选中的RRAM单元中阻变电阻Rcell的阻值，测试人员可 以在需要时测试某个存储单元，通过blmon端口的电路判断当前阻变值大小以确认阻变单 元功能是否正确，然后将有功能异常或存在损坏的存储单元挑选出来，后续修复过程中使 用时忽略这些单元，提高了修复准确性，提供了方案的可测试性。Read指令目的是读取最终 编程于阵列当中的具体数据fuseq，通过fusemon端口，测试人员可以获知本次写操作最终 存储的数据值，已确认本次配置内容是否如预期，具体指令如表1 [0043] 表1操作指令列表
[0045] 存储阵列包括各多个存储单元和标志位存储单元，单个存储单元的结构如图3、4 所示，存储单元包括RRAM单元、敏感放大器、参考电阻电路以及数据通路；标志位存储单元 用于存储体现多个存储单元是否被写过的标志位；敏感放大器的一端连接RRAM，另一端连 接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端信号，使之最终在 高电压态或低电压态，实现对数据的锁存；参考电阻电路用于向敏感放大器提供一个参考 电阻；数据通路用于通过输出端口 fuseq实现输出数据的0、1输出给待修复电路和测试模 块；存储阵列模块为多个存储单元组成的阵列，是用于存储数据的主体。每个存储单元可 存储一位数据信息。如果需要存储多位数据信息，即需要用多位存储单元拼接组成多位的 存储阵列，通常情况下数据操作多以8位为一个字节（BYTE)单元进行处理，所以图5为存 储8位数据信息时阵列的结构，其中每个fusecell即为一个存储单元，通过8个存储单元 的fuseq端口即可存取每位存储数据，以此做为一个整体即可实现一个字节（BYTE)的数据 存储。同时在此8位阵列结构额外加入了一个存储单元作