半导体器件及其操作方法
【专利说明】半导体器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年6月16日提交的申请号为10-2014-0072892的韩国专利申请的优先权，该韩国专利申请以参阅方式全文并入本申请。
技术领域
[0003]本发明的各实施例涉及用于记录操作半导体器件的信息的技术。
【背景技术】
[0004]图1是说明典型的存储器件的修复操作的框图。
[0005]参照图1，存储器件包括单元阵列110、行电路120和列电路130。单元阵列110包括多个存储单元。行电路120激活基于行地址R_ADD选择的字线。列电路130访问(读取或写入)基于列地址C_ADD选择的位线的数据。
[0006]行熔丝电路140将对应于单元阵列110的故障存储单元的行地址存储为修复行地址REPAIR_R_ADD。行比较电路150将存储在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件的外部(外部源)输入的行地址R_ADD进行比较。当修复行地址REPAIR_R_ADD与行地址R_ADD —致时，行比较电路150控制行电路120以激活冗余字线，而不是由行地址R_ADD指定的字线。
[0007]列熔丝电路160将对应于单元阵列110的故障存储单元的列地址存储为修复列地址REPAIR_C_ADD。列比较电路170将存储在列熔丝电路160中的修复列地址REPAIR_C_ADD与从存储器件的外部输入的列地址C_ADD进行比较。当修复列地址REPAIR_C_ADD与列地址C_ADD —致时，列比较电路170控制列电路130以选择冗余位线，而不是由列地址C_ADD指定的位线。
[0008]常规熔丝电路140和160通常使用激光熔丝。激光熔丝根据熔丝是否被切断而存储逻辑高电平的数据或逻辑低电平的数据。当激光熔丝在晶片阶段中时，激光熔丝可以被编程。但是，一旦晶片被安装在封装上，熔丝不能再被编程。此外，由于其节距限制，激光熔丝占据大量的芯片面积。
[0009]为了克服这些缺陷，美国专利US6940751、US6777757、US6667902、US7173851 和US7269047公开了将例如电熔丝阵列电路、NAND闪速存储器、N0R闪速存储器、可擦除可编程只读存储器(EPR0M)、电可擦除可编程只读存储器(EEPR0M)、铁电随机存取存储器(FRAM)、磁阻随机存取存储器(MRAM)等的非易失性存储电路安装在存储器件内以及在非易失性存储电路中存储修复信息的技术。
[0010]图2是说明在存储器件中使用的存储修复信息的非易失性存储电路的框图。
[0011]参照图2，存储器件包括多个存储库ΒΚ0至BK3、修复信息寄存器210_0至210_3、配置信息寄存器210_4、配置电路220和非易失性存储电路201。
[0012]修复信息寄存器210_0至210_3被分别用于存储库ΒΚ0至BK3，并且存储修复信息。配置信息寄存器210_4存储配置信息。
[0013]非易失性存储电路201替代行熔丝电路140和列熔丝电路160。非易失性存储电路201存储修复信息，该修复信息包括对应于所有存储库ΒΚ0至BK3的修复地址。另外，非易失性存储电路201存储用于操作存储器件的配置信息。非易失性存储电路201可以是电熔丝阵列电路、NAND闪速存储器、N0R闪速存储器、EPROM、EEPROM、FRAM、MRAM等中的一种。
[0014]修复信息寄存器210_0至210_3中的每一个分别为它们相对应的存储库ΒΚ0至BK3存储修复信息。修复信息寄存器210_0存储存储库ΒΚ0的修复信息，并且修复信息寄存器210_2存储存储库BK2的修复信息，以此类推。配置信息寄存器210_4存储在配置电路220中使用的配置信息。配置电路220可以基于存储在配置信息寄存器210_4中的配置信息来设定用于存储器件的操作的内电压电平和延时。修复信息寄存器210_0至210_3以及配置信息寄存器210_4仅当提供电力时可以存储修复信息。从非易失性存储电路201传送存储在修复信息寄存器210_0至210_3和配置信息寄存器210_4中的修复信息和配置信息。当启动信号BOOTUP被激活时，非易失性存储电路201将修复信息和配置信息传送至修复信息寄存器210_0至210_3和配置信息寄存器210_4。
[0015]由于非易失性存储电路201在阵列中，所以读取存储在该电路中的数据需要用预定的时间。简言之，由于存储在非易失性存储电路201中的数据不会被立刻读取，因此不可能通过直接使用存储在非易失性存储电路201中的数据执行修复操作。因此，存储在非易失性存储电路201中的修复信息和配置信息被传送至修复信息寄存器210_0至210_3和配置信息寄存器210_4，并且存储在修复信息寄存器210_0至210_3和配置信息寄存器210_4中，并且存储在修复信息寄存器210_0至210_3和配置信息寄存器210_4中的数据用于存储库ΒΚ0至BK3的修复操作以及配置电路220的设置操作。存储在非易失性存储电路201中的修复信息和配置信息被传送至修复信息寄存器210_0至210_3和配置信息寄存器210_4的过程被称为启动操作。当启动操作完成时，存储器件可以只执行正常操作，使得修复信息寄存器210_0至210_3和配置信息寄存器210_4被设置并且准备好以运行。
[0016]为了将用于操作在非易失性存储电路201中的存储器件的信息(例如修复信息和不同的配置信息)编程，(1)存储器件必须通过由测试装置执行的测试，并且(2)测试结果必须从存储器件传送至测试装置，并且(3)必须分析测试结果并且基于测试结果生成的信息必须编程在非易失性存储电路201中。这些处理需要大量的时间，并且当成千上万的存储器件被测试时，分析成千上万的存储器件的测试结果并且在成千上万的存储器件中编程不同的信息是复杂且费时的。
【发明内容】
[0017]本发明的实施例涉及用于在半导体器件中的非易失性存储电路中基于半导体器件的测试结果进行信息编程的技术。
[0018]根据本发明的实施例，一种半导体器件包括:锁存电路，其适于存储测试结果；非易失性存储电路，其适于存储用于所述半导体器件的操作的信息；解码单元，其适于通过使用一个或更多个控制信号生成一个或更多个内部编程命令；以及控制单元，其适于当所述内部编程命令被激活时，响应于存储在所述锁存电路中的所述测试结果对所述非易失性存储电路中信息进行编程。
[0019]所述锁存电路可以存储合格(pass)或故障(failure)信息。所述内部编程命令可以包括合格编程命令和故障编程命令。
[0020]当所述合格编程命令被启用并且合格信息存储在所述锁存电路中时，所述控制单元可以对所述非易失性存储电路中从所述半导体器件的所述外部输入的信息进行编程，并且当所述合格编程命令被激活并且故障的信息存储在所述锁存电路中时，所述控制单元可以不对所述非易失性存储电路中从所述半导体的外部输入的信息进行编程。当所述故障编程命令被启用并且故障的信息存储在所述锁存电路中时，所述控制单元可以对所述非易失性存储电路中从所述半导体器件的外部输入的信息进行编程，并且当所述故障编程命令被启用并且合格的信息存储在所述锁存电路中时，所述控制单元可以不对所述非易失性存储电路中从所述半导体器件的外部输入的信息进行编程。
[0021]根据本发明的