一种基于阻变存储单元rram的存储单元及存储方法
【技术领域】
[0001] 本发明涉及一种基于阻变存储单元RRAM的存储单元及存储方法。
【背景技术】
[0002] 随着信息时代的飞速发展，集成电路的发展也愈发迅速，设计水平的日益提高，超 大规模集成电路和片上系统芯片的功能及逻辑复杂度也不断地增加。另一方面，为了追求 低功耗，高集成度，芯片的制造工艺也愈发复杂，这使得芯片在制造过程中更为容易出现缺 陷，尤其在存储器芯片中，芯片在出厂后不可避免的存在或多或少的损坏存储单元，或有缺 陷的逻辑功能，使得良品率降低，增加了芯片设计开发成本。所以在芯片开发中，一般会加 入冗余单元以实现后续对缺陷部分的替换，使得芯片可以被修复以提高产品成品率。
[0003] 阻变存储单元（RRAM)是一种新型的非易失性数据存储技术，其特点在于利用一 种能够在特殊条件下发生电阻改变的金属氧化物作为存储单元。图1为阻变存储单元的示 意图。
[0004] eFuse技术是基于多晶硅熔丝特性的技术。利用多晶硅熔丝初始阻值很小的特性， 当大电流持续流过多晶硅熔丝时，多晶硅熔丝会被永久熔断，阻值成倍增加，反之则保持导 通状态。eFUSE单元通过判断多晶硅熔丝熔断的断裂与导通，识别为数字信号的0或1。从 而实现了对信息的存储。
[0005] 在存储器开发过程中，利用eFUSE技术。在芯片出厂测试过程中，统计发现芯片 的具体功能问题或损坏单元地址，之后对照这些测试信息，通过对预先设计在片内的相关 eFUSE电路进行编程，从而实现芯片内部具体逻辑功能的切换和改动，或者通过编程eFUSE 以存储具体的错误地址信息，然后芯片内部的地址替换逻辑可以依照存储的错误信息，在 外部访问错误地址时，自动对照和映射地址，实现对相应冗余存储空间的访问，以替换原先 的缺陷空间。
[0006] 虽然利用eFUSE技术能够较为方便的对芯片内部进行相应的修复或功能调整改 动，一定程度上修复一些存在缺陷的芯片。但是，这种测试依然还是存在以下不足：
[0007] 1、eFUSE技术虽然成熟，但并不是所有工艺线都支持该技术。对于基于某些不支 持eFUSE技术的工艺开发的芯片，不能利用该技术来实现上述功能。
[0008] 2、eFUSE技术支持芯片出厂后的eFUSE编程以改变内部电路，但该操作为一次性 编程，所以仅有一次机会去修复相关电路，有一定的局限性。
【发明内容】
[0009] 为了解决现有的eFUSE技术工艺支持性有限、只能进行一次修复的局限性的技术 问题，本发明提供一种新的基于阻变存储单元RRAM的存储单元，可替代eFUSE技术，能够实 现多次编程操作的存储技术。
[0010] 本发明的技术解决方案：
[0011] -种基于阻变存储单元RRAM的存储单元，其特殊之处在于：包括敏感放大器、参 考电阻电路以及数据通路；
[0012] 所述敏感放大器的一端连接RRAM，另一端连接参考电阻电路，敏感放大器根据两 端电阻阻值感应出q端信号和qb端信号，使敏感放大器最终在高电压态或低电压态，实现 对数据的锁存；
[0013] 所述参考电阻电路用于向敏感放大器提供一个参考电阻；
[0014] 所述数据通路用于通过输出端口 fuseq实现输出数据的0、1输出。
[0015] 上述敏感放大器为互相反馈串联的环路反相器，所述敏感放大器的输入端与RRAM 的位线连接。
[0016] 上述参考电阻电路由阻值固定的电阻单元和NMOS三级管串联组成，所述参考电 阻电路连接在敏感放大器（sense)的输出端。
[0017] 上述数据通路包括上拉电路和下拉电路，
[0018] 所述上拉电路包括通过漏端连接的PMOS管Pl和PMOS管P2,其中PMOS管P2为弱 上拉管；所述PMOS管Pl的栅端连接数据输出使能en，所述PMOS管P2的漏端连接输出端 P fuseq ；
[0019] 所述下拉电路包括通过漏端连接的NMOS管nl和NMOS管n2,所述NMOS管n2的栅 端连接qb端，所述NMOS管nl的栅端连接数据输出使能en，所述NMOS管nl的源端与PMOS 管Pl的漏端连接。
[0020] 上述参考电阻电路提供的参考电阻位于RRAM的高阻值和低阻值之间。
[0021 ] -种基于阻变存储单元RRAM的存储方法，其特殊之处在于：包括如下步骤：
[0022] 1】阻变操作：
[0023] 对RRAM进行编程和擦除操作，RRAM即实现低阻阻变或高阻阻变，RRAM的可变电阻 Rcell将固定的保持在高阻值或低阻值状态；
[0024] 2】初始化数据操作：
[0025] 将RRAM的字线wl打开，将敏感放大器的q端信号和qb端信号下拉到地，实现对 敏感放大器两端信号的复位初始化；
[0026] 3】数据感应操作
[0027] 开通敏感放大器工作，同时参考电阻电路开始工作提供一个参考电阻，经过敏感 放大器的q端信号和qb端信号产生竞争：
[0028] 电阻较小的一端会被下拉至地，另一端相应的变为高电平；
[0029] 最终会保持在高电压态或低电压态，实现对数据的存储；
[0030] 4】存储数据的输出：
[0031] 通过数据通路将存储数据传输至输出端口 fuseq。
[0032] 参考电阻电路提供的参考电阻阻止位于RRAM的高阻值和低阻值之间。
[0033] 步骤3】具体为
[0034] 当RRAM阻变值为高阻时，经过数据感应后，阻值较小的qb端信号变为0,而q端变 为高电平；
[0035] 当RRAM阻变为低阻时，阻值较小的q端信号变为0, qb端信号则为高电平。
[0036] 步骤4】具体为：
[0037] 当数据输出使能en无效时，输出端口 fuseq会被导通的PMOS管Pl上拉至高电平， 输出端口 fuseq保持缺省数据1，此时P2管也导通上拉；
[0038] 当数据输出使能信号en有效时，NMOS管nl导通，PMOS管Pl关断，NMOS管n2的 状态取决于来自敏感放大器的qb信号：
[0039] 若qb为高电平，则NMOS管n2导通，输出端□ fuseq到地的通路即导通，输出端口 fuseq被下拉到地，输出端口 fuseq由缺省数据1变为数据0,同时PMOS管p2关断；
[0040] 反之若qb为低电平，则NMOS管n2不导通，此时输出端口 fuseq依旧保持缺省数 据1，同时PMOS管P2保持上拉导通，输出端口 fuseq继续保持数据1。
[0041] 本发明所具有的优点：
[0042] 1、本发明通过对RRAM单元进行编程操作即可实现配置数据的存储，完成芯片的 修复或调节工作。
[0043] 2、本发明通过对RRAM单元的擦除操作可以清除之前的配置数据，实现对配置数 据的再次编程，具有多次编程功能，提供芯片的多次修复机会。
[0044] 3、本发明提供了配置信息读取功能，使测试人员可以读取判断本次配置是否成 功，提高了修复成功率。
[0045] 4、本发明能够可靠地替代eFUSE技术，对于无 eFUSE工艺支持的芯片设计，提供了 芯片后期修复的可行性。
【附图说明】
[0046] 图1为阻变存储单元的示意图和工作条件；
[0047] 图2为本发明存储电路的原理框图；
[0048] 图3a为RRAM单元电路示意图；
[0049] 图3b为RRAM操作方式示意图；
[0050] 图4为本发明敏感放大器结构示意图；
[0051] 图5为本发明参考电阻电路的结构示意图；
[0052] 图6为本发明数据通路的结构示意图；
[0053] 图7为本发明存储电路整体电路示意图；
[0054] 图8为RRAM单元操作流程示意图；
[0055] 图9为初始化数据流程操作示意图；
[0056] 图IOa为高阻态时数据感应操作流程示意图；
[0057] 图IOb为低阻态时数据感应操作流程示意图；
[0058] 图IOc为控制操作序列示意图。
【具体实施方式】
[0059] 本发明基于RRAM单元，结合其可变电阻特性，加入参考电阻电路，敏感放大器，数 据通路等模块实现对数据〇、1的存取，替代eFUSE单元实现对芯片后期的修复和调节功能， 并提供具有可调试性的存储策略实现在存储器芯片修复过程中的应用。
[0060] 如图2为该发明单元的模块示意图，包括RRAM单元、敏感放大器、参考电阻电路、 数据通路。fuseq为数据输出端口，en为数据输出使能，bl、si、wl为RRAM单元的位线端、 源端、字线端。
[0061] RRAM单元为传统的ITlR存储单元结构，如图3a，其中rcell为可变电阻，bl、sl、 wl分别为RRAM单元的位线端、源端、字线端，根据RRAM的操作方式如图3b，通过给bl、sl不 同操作电压，可变电阻在满足阻变条件即可相应的向高阻值状态或低阻值状态转换。swc_ bl为位线端开关，sWC_sl为源端开关，该两者相当于sl、bl的开关，用于全局控制RRAM的 端口信号。其中：
[0062] V (bl，si) =V(bl)-V(sl)为RRAM单元两端的电压差，当RRAM存储单元两端绝对 电压差V(bl，Si)大于阻变阈值时（假设阈值为IV)，其可变电阻的阻值将发生低阻变（SE