静态存储器装置及其数据读取方法
【技术领域】
[0001]本发明涉及一种静态存储器装置，且特别涉及一种静态存储器装置的数据读取方法。
【背景技术】
[0002]请参照图1，图1绘示已知的静态存储器装置的方块图。静态存储器装置100为静态随机存取存储器装置，包括多个记忆胞111?11M、多个虚拟记忆胞(du_y memorycells) 121?122以及感测放大器130。记忆胞111?11M形成存储器阵列110，并通过位线BL1以及BL1B与感测放大器130相耦接。另外，与虚拟记忆胞121?122耦接的虚拟位线DBL连接至反相器INV1的输入端，反相器INV1的输出端则耦接至感测放大器130并提供用以启动感测放大器130的感测放大操作(sensing and amplifying operat1n)的启动信号ΕΝ。
[0003]当静态存储器装置100执行数据读取操作时，虚拟位线(dummy bit line)DBL传送的信号的电压电平会对应被拉低，并通过对应被拉高的启动信号ΕΝ来启动感测放大器130的感测放大操作。在此同时，感测放大器130会针对位线BL1以及BL1B上的信号的差进行感测以及放大的操作，并藉以获得读出数据。
[0004]然而，当静态存储器装置100发生工艺参数的不匹配(process mismatch)现象时，可能产生虚拟位线DBL传送的信号发生变化的速度远快于位线BL1以及BL1B上的信号发生变化的速度的状况，这样一来，会发生感测放大器130被启动时，因位线BL1以及BL1B上的信号的差小于感测放大器的失配电压(offset voltage)而发生无法获得正确的读出数据的情况。而这种情况在静态存储器装置100接收具有较低电压值的操作电压时更为严重。
【发明内容】
[0005]本发明提供一种静态存储器装置及其数据读取方法，有效降低数据读取错误的发生的可能。
[0006]本发明的静态存储器装置包括多个记忆胞、多个虚拟记忆胞、感测放大器以及放电电流调整器。多个记忆胞排列成记忆胞阵列，记忆胞阵列耦接多条位线。多个虚拟记忆胞耦接至虚拟位线，并分别具有多个放电端点以对虚拟位线进行放电。感测放大器耦接位线以及虚拟位线，依据虚拟位线上的信号以启动对位线上的信号进行感测放大操作，并藉以产生读出数据。放电电流调整器耦接至放电端点的至少其中之一的至少一受控放电端点，并依据记忆胞所接收的操作电压以调整至少一受控放电端点上的放电电流。
[0007]本发明的静态存储器装置的数据读取方法中，其中的静态存储器装置包括多个虚拟记忆胞，且虚拟记忆胞分别具有多个放电端点。数据读取方法的步骤包括:在静态存储器装置进行数据读取操作时，调整放电端点中的至少其中之一的受控放电端点上的放电电流，其中，放电端点可对虚拟位线进行放电。并且，提供虚拟位线上的信号以启动感测放大器，并使感测放大器对多条位线上的信号进行感测放大操作，且藉以产生读出数据。
[0008]基于上述，本发明藉由在数据读取操作进行时，依据操作电压来调整一个或多个的虚拟记忆胞中放电端点对虚拟位线进行放电操作的放电电流，并藉此延迟虚拟位线上的信号。因此，感测放大器的被启动的时间点可以随着操作电压的大小而得到适应性的调整，因操作电压过低而致使的感测放大器过早被启动而发生数据读取错误的状态可以有效被避免，维持静态存储器装置可以正常的运作。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0010]图1绘示已知的静态存储器装置的方块图。
[0011]图2绘示本发明一实施例的静态存储器装置的示意图。
[0012]图3A以及图3B分别绘示本发明实施例的放电电流调整器的不同实施方式的示意图。
[0013]图4绘示本发明实施例的偏压调整器的实施方式的示意图。
[0014]图5A?图?绘示的本发明实施例的分压电路的实施方式示意图。
[0015]图6绘示本发明另一实施例的静态存储器装置的示意图。
[0016]图7A以及图7B分别绘示本发明实施例的虚拟记忆胞的实施方式的示意图。
[0017]图8绘示本发明一实施例的静态存储器装置的数据读取方法的流程图。
[0018]【符号说明】
[0019]100、200、600:静态存储器装置
[0020]111 ?11M、211 ?21M、611 ?61M:记忆胞
[0021]121、122、221 ?22N、621 ?62N:虚拟记忆胞
[0022]130,230,630:感测放大器
[0023]110、210、610:存储器阵列
[0024]240:放电电流调整器
[0025]BL1、BL1B:位线
[0026]DBL:虚拟位线
[0027]CDT1?CDTN:放电端点
[0028]GND:参考接地电压
[0029]VDD:操作电压
[0030]INV1 ?INV3:反相器
[0031]EN:启动信号
[0032]DWL1?DWLN、DWL:虚拟字线信号
[0033]301、302:放电电流调整器
[0034]310,320:偏压调整器
[0035]VR1、VR2:可变电阻
[0036]VB:偏压电压
[0037]MUMA1 ?MA3、MB1 ?MB4、MC1 ?MC4、MD1 ?MD3、ME1 ?ME3、MN1 ?MN6、MP1 ?MP2:晶体管
[0038]PT、NT:端点
[0039]410:分压电路
[0040]SET:设定信号
[0041]DWLA1:虚拟字线
[0042]S810?S820:数据读取方法的步骤
【具体实施方式】
[0043]请参照图2，图2绘示本发明一实施例的静态存储器装置的示意图。静态存储器装置200包括记忆胞211?21M、虚拟记忆胞221?22N、感测放大器230以及放电电流调整器240。记忆胞211?21M排列成记忆胞阵列210，且记忆胞211?21M皆为静态随机存取存储器的记忆胞，另外，记忆胞阵列210耦接多条位线BL1、BL1B。虚拟记忆胞221?22N则耦接至虚拟位线DBL，并且，虚拟位线DBL耦接至感测放大器230。感测放大器230另耦接至位线BL1、BL1B,并依据虚拟位线DBL上的信号以启动对位线BL1、BL1B上的信号进行感测以及放大的操作，并藉此获得读出数据。
[0044]在另一方面，虚拟记忆胞221?22N分别具有放电端点⑶T1?⑶TN。放电端点⑶T1?⑶TN可使虚拟位线DBL上的信号分别通过其中虚拟记忆胞221?22N中的电路进行放电操作。其中，放电端点CDT1?CDTN中的至少一个或多个的受控放电端点(在本实施例中，受控放电端点为放电端点CDT1以及CDT2)耦接至放电电流调整器240，而放电电流调整器240可调整受控放电端点(放电端点CDT1以及CDT2)与参考接地电压GND间所产生的放电电流。
[0045]未耦接至放电电流调整器240的放电端点(例如放电端点CDTN)则直接耦接至参考接地电压GND。
[0046]在操作细节上，当静态存储器装置200执行数据读取操作时，虚拟记忆胞221?22N会依据分别接收的虚拟字线信号DWL1?DWLN而使虚拟位线DBL与放电端点CDT1?CDTN间的放电操作开始进行。在此同时，放电电流调整器240开启放电端点CDT1以及CDT2参考接地电压GND间的放电电流的调整机制。在静态存储器装置200接收具有较低电压