专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件、掩模及形成或设计它们的方法，更具体说，涉及在通路位置或其附近设置的工艺辅助结构。
在半导体制造工艺中，利用各种工艺步骤和它们的顺序可以得到非平面形貌结构的半导体器件。为了提供希望的器件功能，需要这些形貌结构。然而，结构引起的形貌偏差在半导体制造工艺中及最终半导体器件产品的工作中存在一定的问题。
特别是在制造期间通路位置处会遇到这些问题。例如，印刷通路的曝光能量和过程必须适应抗蚀剂的最大厚度，尽管抗蚀剂的厚度是变化的。由于较厚的抗蚀剂，随高宽比增大，腐蚀速率降低，所以会发生滞后(lag)问题，因而这个问题会导致同一管芯上各部分的过腐蚀和钻蚀。此处所使用的开口的高宽比是开口的深度与开口的宽度的比率。
另一问题包括在使用相移掩模时的“旁瓣(side lobing)”。在辐射通过相移掩模时，辐射中的二次峰值在将印刷于抗蚀剂的结构边缘附近发生。抗蚀剂需要较高水平的辐射，以曝光抗蚀剂较厚区域的抗蚀剂。然而，如果辐射水平太高，二次峰值会超过曝光抗蚀图形需要的能量水平。由于这些一般发生在图形的边缘附近，所以称作“旁瓣”。如果较厚抗蚀剂需要的最小曝光量大于旁瓣发生前的最大曝光量，则这种工艺行不通。
上述问题在先沟槽后通路(TFVL)制造过程中特别明显，上述过程是一种形成用于互连等的双镶嵌开口的工艺，这种工艺中在通路开口之前先形成沟槽。
图1示出了抗蚀剂厚度偏差的例子。图1中，半导体器件工件100的一部分包括绝缘层102，绝缘层102中先前已形成有窄沟槽103和宽沟槽105。由于半导体器件工件100包括例如单晶半导体晶片、绝缘体上半导体衬底、或任何其它适用于形成半导体器件的衬底等半导体器件衬底(未完全示出)，所以是常规半导体器件工件。正如所属领域技术人员所知道和理解的，半导体器件衬底可以包括不同的层和结构，如果特殊情况需要的话，包括有源、无源、绝缘、导电或其它元件。
抗蚀层104形成于绝缘层102上和沟槽103和105中。由于沟槽的形状和位置、抗蚀层104的粘度(在涂敷时)及其它流体机械特性，抗蚀层104的最上表面不平，在宽沟槽105和窄沟槽103中具有不同厚度。对应于通路位置构图抗蚀层104，这些位置是指将形成通路的位置。随着沟槽宽度的增大，沟槽中抗蚀剂厚度减小。例如，窄沟槽103中的抗蚀剂104的厚度A大于宽沟槽105中的抗蚀剂104的厚度B。
在抗蚀层104内形成开口106和108，对应于通路位置。在形成开口106和108之前，与将形成抗蚀剂开口108处的抗蚀层104的厚度(例如约1.7微米)相比，将形成抗蚀剂开口106处的抗蚀层104的厚度更厚(例如约2.5微米)。按某些技术，在形成开口106时，曝光抗蚀层104需要的辐射能量大于使用相移掩模时将看到旁瓣之前的最大能量。
即便可以形成抗蚀剂开口106和108，也会发生严重的腐蚀滞后。形成抗蚀剂开口106和108后，腐蚀绝缘层102，形成一般与底层导体(未示出)连接的通路开口。由于抗蚀剂开口108的高宽比小于抗蚀剂开口106的高宽比，所以抗蚀剂开口108下，绝缘层102的腐蚀更快。与抗蚀剂开口106相比，较低的高宽比会使腐蚀剂和腐蚀产物更容易进入和留在抗蚀剂开口108。结果，对于绝缘层102来说，需要不同的时间量去除抗蚀剂开口106和108下的绝缘层。问题可能包括不能完全清除抗蚀剂开口106下的绝缘层102或者过腐蚀位于抗蚀剂开口108下的底层导体(未示出)。即便形成相当窄的开口，并且可以通过这样的开口清除绝缘层102，在清除绝缘层102时，相当宽的开口也会变得太宽。
下面利用实例介绍本发明，本发明不限于各附图，各附图中类似的参考标记表示类似的部件，其中图1是现有技术的半导体器件衬底的剖面图，所说半导体器件衬底具有带有沟槽的ILD层和形成于ILD层上和沟槽中的抗蚀层；图2-7是根据本发明实施例形成的半导体器件的一部分的剖面图；图8是像图2-7那样形成的布线结构的通路位置附近的工艺辅助结构的一个实施例的俯视图；图9-12是通路位置附近的工艺辅助结构的替代实施例的俯视图；图13是沿布线结构的几个通路的一个位置处工艺辅助结构的实施例的示图；图14是某通路位置附近具有工艺辅助结构的半导体器件衬底的俯视图；图15是根据本发明实施例测量大小和布设工艺辅助结构的工艺流程图；图16是具有位于宽沟槽内的通路的半导体器件衬底的放大俯视图，其中不同的工艺辅助结构根据图15的工艺形成并设置通路附近；图17是根据本发明实施例例示布局中工艺辅助结构和多个布线结构的俯视图；及图18和19是半导体器件衬底的剖面图，示出了绝缘层流动操作期间附加工艺辅助结构的效果。
所属领域的技术人员可以理解，各图中的部件只是为了例示和清楚，未按比例画。例如，各图中的某些部件的尺寸可以相对于其它部件被放大，以便于更好地理解本发明的各实施例。
可以用半导体器件内布线结构的通路位置处或附近的至少一种工艺辅助结构，改善处理或提高随后处理期间的处理裕度。对于本发明的至少某些实施例来说，工艺辅助结构有助于通路位置上的可流动层更均匀。一般说，这会有助于通路开口的形成。当在工艺辅助结构之上形成抗蚀层时，器件内大多通路位置上抗蚀层将具有更均匀厚度。当在通路位置之上形成绝缘层时，器件内大多通路位置上绝缘层将具有更均匀厚度。抗蚀剂曝光或通路开口腐蚀期间的更好控制允许更大的处理裕度。这里所介绍的实施例示出了设置工艺辅助结构的灵活性。本发明由权利要求书限定，阅读了以下说明后，可以更好地理解本发明。
除非另有说明，这里所用术语“致密”和“密度”是指半导体器件或工件特定区域的结构(例如布线结构、栓塞、栅极、和其它有源和无源元件)密度。例如，与器件的较低密度区(例如周围没有布线结构或通路的沟槽)相比，半导体器件的较高密度区具有被位于特殊区域的结构(例如布线结构、通路等)占据的更大面积。
如图2-7所示形成双镶嵌布线结构。在该特定实施例中，将用沟槽在先、通路在后的双镶嵌工艺形成布线结构。关于本说明书中所用的作为导体的布线结构包括互连部分和通路部分。互连部分在半导体器件内横向传输电位或信号，通路部分在半导体器件内纵向转输电位或信号。这里所用的通路位置是布线结构的通路部分所在或随后将形成通路部分的位置的俯视位置。因此，在指衬底的俯视图时，通路位置和通路部分可以互换。
图2是半导体器件工件220的一部分的示图，半导体器件工件220可以包括单晶半导体衬底、绝缘体上半导体衬底、或用于形成半导体器件的任何其它衬底。在工件220的一部分内或由该部分形成场隔离区222和掺杂区230。掺杂区是源、漏或源/漏区(电流运载电极)。栅介质层224和栅极(控制电极)226叠于掺杂区230的某些部分上和位于两掺杂区230之间的工件220的一部分上。沿栅介质层224和栅极226的侧面形成侧壁间隔层228。
在工件220和所示出的晶体管的栅结构上形成第一层间介质(ILD)层232。构图第一ILD层，形成包括导电栓塞236的开口234。形成并构图第二绝缘层240，使之包括互连沟槽242。在绝缘层240上和沟槽242中淀积导电层。进行例如化学机械抛光等平面化工艺，去掉位于沟槽242外的导电层部分，形成图2所示的互连244和246。互连244和246构成与半导体器件的其它部分(未示出)的电连接。在互连244和246上形成腐蚀停止或帽盖层248。并在腐蚀停止层248上形成第二ILD层202。
第一ILD层232、绝缘层240和第二ILD层202一般至少包括氧化物、氮化物、氮氧化物或介质常数低于约3.8的低k材料中的一种。腐蚀停止层或帽盖层248一般包括与第二ILD层202不同的材料，以便在通过第二ILD层202腐蚀时能够实现工艺的终点检测或铜扩散阻挡。导电栓塞236和互连244和246主要包括掺杂的硅、钨、铝、铜等。这里所用“主要”是指至少一半。因此，至少一半导电栓塞236和互连244和246由上列材料之一构成。一般说，导电栓塞236和互连244和246包括粘附或阻挡膜。层248可以是帽盖层，以降低互连244和246内的铜迁移到工件220的几率。至此形成半导体器件的工艺都是常规工艺。
按常规方式构成第二ILD层202，该层包括图3所示的沟槽203和205。沟槽203和205对应于将形成布线结构的互连部分的区域。沟槽203和205的长度延伸到图3内或外。沟槽203具有与沟槽203和205相同层次上形成的所有沟槽的最小宽度，而沟槽205具有最大宽度。在非限制性例子中，沟槽203的宽度为约0.8微米，沟槽205的宽度至少为5.0微米。显然，沟槽203和205的宽度可以更宽或更窄。例如，沟槽203可以比约0.3微米更窄，沟槽205的宽度可以比约11.0微米更宽。
沟槽203和205类似于参考图1讨论的沟槽103和105。然而，与现有技术不同，在布局中加入了工艺辅助结构210。工艺辅助结构210的存在不会严重影响形成沟槽203和205的处理(印刷和腐蚀工艺)。该特定实施例中，工艺辅助结构210包括在沟槽203端部附近的沟槽，它横向沿其三侧包括沟槽203。关于工艺辅助结构的形状和尺寸等细节以后将讨论。
如图4所示，在绝缘层202的上部及沟槽203和205内和工艺辅助结构210内，形成一般作为可流动膜涂敷的可选粘附层(未具体示出)和光致抗蚀层204。工艺辅助结构210有助于减小沟槽203内和其附近的抗蚀层204的厚度，其一端对应于通路位置84。如果不存在工艺辅助结构210的话，平顶线212表示抗蚀层204，就像图1所示的现有技术的情况一样。
利用包括如石英等透明基片52的掩模50，构图抗蚀层204，如图5所示，在一个实施例中，单元54是硅化钼。单元54是允许约5-10％辐射强度到达抗蚀层204的衰减器。掩模具有相移区56，该区对应于其下由于至少一些辐射穿过单元54而产生至少一些破坏性界面的位置。辐射58用于选择性曝光抗蚀层204。典型条件下，不会有充分的辐射穿过单元54和相移区56附近。在离开相移区56的其它区域中，辐射59穿过，并曝光底下的抗蚀层204内的区域51。被曝光的区域51对应于通路位置，随后布线结构的通路部分将形成于其下。该实施例中，采用正型抗蚀剂。在另一实施例中，采用负型抗蚀剂，掩模50需要具有为负型抗蚀剂调整的图形。采用正型和负型抗蚀剂的原理及为此的掩模调整都是所属领域的公知技术。
由于在沟槽203和205内抗蚀层204具有更均匀的厚度，所以曝光沟槽203和205内的抗蚀层204需要的辐射量几乎相同。由于曝光沟槽203内的抗蚀层204需要的最小辐射比图1中沟槽103的低，所以更均匀的厚度提高了处理裕度。会发生在使用相移掩模时采用较高辐射水平条件下的旁瓣的几率显著降低。曝光后显影抗蚀层204，去掉抗蚀层204的曝光部分51。抗蚀层204的更均匀厚度使得工件上抗蚀剂开口的高宽比更一致。因此，与图1所示的现有技术相比，显著减轻了腐蚀滞后和其它与腐蚀有关的问题的严重性。另外，减小了开口尺寸的偏差。
然后，腐蚀第二ILD层202和层248，限定开口62，如图6所示。互联244和246的某些部分沿开口62的底部被暴露出来。虚线示出了沟槽203和205底部水平面，对应于互连和随后形成的布线结构的通路部分的边界。然后，去掉抗蚀层204。
在绝缘层202上形成至少一层导电膜，完全填充开口62、沟槽203和205、工艺辅助结构210。进行例如化学机械抛光等平面化工艺，去掉位于开口62、沟槽203和205及工艺辅助结构210外的导电膜部分，如图7所示。在工艺辅助结构(沟槽)210内形成电浮置导体70。在沟槽203和205及开口62内形成布线结构75和77。布线结构75和77的每一个都是双镶嵌导电结构，包括互连部分72和通路部分74。布线结构75和77中的虚线表示互连部分72和通路部分74的分界线。在绝缘层202和布线结构75和77上形成钝化层79，于是形成基本上完成的半导体器件。
尽管未示出，但形成了其它电子元件，并构成了与它们的电连接，例如栅极226和其它掺杂区230。实际上，可以添加其它ILD层和布线结构级。这些ILD层和布线结构级都利用与第二ILD层202和布线结构75和77类似的工艺形成。
图8是布线结构75和电浮置导体70的俯视图，电浮置导体70是套环形结构，沿其三个侧面横向包围通路部分74(由布线结构75内的隔出的“X”表示)。互连部分72形成于互连沟槽203内，通路部分74形成于先前介绍的开口62内。从上部看时，互连部分72具有一定厚度(延伸到图8的纸面里面)和最小宽度86。其厚度对应于沟槽203的深度。在一个特定实施例中，其厚度约为0.6微米，最小宽度86约为0.8微米。显然，也可以是其它厚度和最小宽度。
套环形结构70的外部长度和宽度可以为使其外缘离开通路部分74一定距离，其中所说距离不大于约100微米或该套环形结构附近的互连部分72的厚度或最小宽度的约150倍。所说距离可以是其它尺寸，包括约50、20或9微米，或者是该套环形部分附近的互连部分72的厚度或最小宽度86的约50倍、30倍或15倍。套环形结构70的外部横向尺寸一般不小于约3微米。
与通路部分74相邻的套环形结构70的内部尺寸为使套环形结构70与布线结构75隔开不大于约10微米或该套环形结构70附近的互连部分72的厚度或最小宽度的约15倍。与外部尺寸类似，内部尺寸也可以采用其它值，包括约5或2微米，或者，为套环形结构70附近的互连部分72的厚度或最小宽度86的约9倍、4倍、2倍或1.5倍。
在该特定实施例中，套环形结构70是单工艺辅助结构的例子。俯看时，套环形结构70的至少一侧具有侧边尺寸。一般说至少为约3微米，但不大于约100微米。与工艺辅助结构的其它方面类似，也可以采用其它尺寸。例如，在其它设计中，侧边尺寸可以为约6-30微米，在一特定实施例中，侧边尺寸为20微米。
现在注意一下抗蚀层204(图4)相对于图8所示套环形结构70的位置的厚度。为了帮助理解图4和8的相互关系，套环形结构70对应于沟槽210，互连部分72对应于沟槽203。抗蚀层204在位于通路位置处的沟槽203之外和与之直接相邻的位置84处具有第一厚度，在位置82处具有第二厚度。位置82在沟槽203外并与之相邻，离开最近的通路位置(包括对应于通路部分74)或另一互连至少约50微米。第一厚度一般不大于第二厚度的约95％，常常不大于第二厚度的约92％。在再一实施例中，第一厚度可以为不大于第二厚度的约89％甚至85％。两测量点间的距离可以更大(例如约90微米)。
关于第二厚度，在离最近通路位置或另一互连的距离增大到大于约50微米例如约90微米时，第一和第二厚度差不会明显改变。对于被隔离通路(离其它通路和互连约50微米的几个通路)来说最需要工艺辅助结构，用于总线或电源布线来的多个通路几乎不需要工艺辅助结构。
可以采用替代实施例，参见图9，与先前介绍的布线结构75类似，布线结构700包括互连部分702和通路部分704。采用弧形工艺辅助结构706代替图8所示的直线型工艺辅助结构210。弧形工艺辅助结构706的中心点位于通路部分704内(从上面看时)，该工艺辅助结构沿三侧横向包围通路部分704。即便不是全部，多数情况下，就工艺辅助结构210介绍的尺寸同样适用于工艺辅助结构706。
参见图10，工艺辅助结构806是套环形结构，是布线结构800附近的相邻布线结构808的延伸。布线结构800包括互连部分802和通路部分804。套环形结构806包围通路部分804的三面。相邻布线结构808例如接地、处于另一电源电位或与有源电路电连接。图10所示的虚线示出了工艺辅助结构806的边界。实际上，工艺辅助结构806包括布线结构808的互连部分的横向延伸。对于工艺辅助结构806来说，不存在接触或其它导电或有意的电用途。套环形结构806的尺寸基本上与其它实施例的工艺辅助结构相同，除套环形结构806的至少一个外缘尺寸可以变为将形成为相邻布线结构808的延伸的套环形结构需要的范围。
参见图11，工艺辅助结构506是设置于布线结构500的通路部分504附近的布线结构500的两相对侧的每一侧上的成对结构。通路部分504位于互连部分502的中间位置，而不是前面图中介绍的末端。成对结构506位于布线结构500的每一侧上，具有与前述实施例类似的尺寸(外部尺寸和与通路部分504的间隔)。或者，成对结构506可以是布线结构500的延伸(与以下结合图12介绍的类似)或相邻布线结构(未示出)的一部分作为延伸。如果另一布线结构(未示出)位于布线结构500一侧的附近，则不需要沿该侧的结构506，或可以沿另一布线结构设置结构506，以便各项的顺序是第一工艺辅助结构506、布线结构500、另一布线结构和第二工艺辅助结构506。
参见图12，替代的工艺辅助结构400是放大的焊盘结构406的部分。放大的焊盘结构406是在通路位置404处布线结构400的延伸。布线结构400具有互连部分402和通路部分404。放大的焊盘结构406具有从通路位置410延伸出的外部尺寸。该外部尺寸可以与结合图8所介绍的相同。除不与布线结构400隔开外，放大的焊盘406与图8中的套环形结构70类似。虚线408对应于延伸到通路位置410的互连部分402的形状。放大的焊盘结构406由与布线结构400相同的材料构成，例如主要是铝、铜或其它金属或其它导电材料。放大的焊盘结构406位于与互连部分402相同的层内，处于与互连部分402相同的半导体器件级。
参见图13，布线结构612与另一布线结构614隔开距离616。该距离一般至少为约10微米。在另一实施例中，该距离可以是约20、30、50、100微米或更大。
布线结构612包括互连部分606和通路部分605。从图13的俯视图可以看出，通路部分605具有横向宽度和横向长度，占据横向面积。该实施例中，横向宽度是通路部分605的横向宽度和长度中的最小横向尺寸。横向长度除以横向宽度至少为2，横向面积的值至少约最小横尺寸值的5倍。在一特定实施例中，横向宽度约为0.8微米，横向长度为4.0微米。该实施例中，工艺辅助结构不需要设置于通路605附近，因此在通路部分605的约10微米范围内，没有工艺辅助结构。在另一实施例中，工艺辅助结构可以离最近的工艺辅助结构20、30、50或100微米或更远。
布线结构614包括互连部分602和通路部分603。每个通路部分具有横向宽度和横向长度，占据横向面积。该实施例中，横向宽度和横向长度大致相同(例如为0.6微米)，因此，每个都是通路部分603的最小横向尺寸的例子。对于每个通路部分603来说，横向长度除以横向宽度不大于约5，横向面积的值不大于横向尺寸的最小值的约10倍。关于这些尺寸，在通路位置附近至少可以采用一个工艺辅助结构。作为布线结构614的一部分的工艺辅助结构608位于它们的最近通路部分603的10微米范围内。显然，在其它实施例中，工艺辅助结构和该通路部分间的距离可以是相对于结合图8例举的套环形工艺辅助结构70和互连部分74间的间隔尺寸确定的距离。在图13中，布线结构614中的虚线表示工艺辅助结构608和互连部分602间的边界。工艺辅助结构608可以具有较不平常的形状，但仍可以实现它们的用途。另外，与工艺辅助结构806类似，工艺辅助结构608并不想用于电用途，在特定实施例中，它们的存在为的是减小将形成通路部分603的通路位置附近的抗蚀剂厚度。
对于图14所示布局，工艺辅助结构的用途甚至更明显。半导体器件衬底900包括布线结构908和910。布线结构910至少包括一个宽布线结构、许多相互靠近隔开的窄布线结构或它们的组合。布线结构910的互连宽度至少为同一级形成的所有其它布线的最小互连宽度的约4倍。尽管未示出，但布线结构910包括许多通路部分。在观察由位于布线结构的通路部分的任何一个的约20微米范围内的所有点界定的区域时，如果结构密度(在互连部分级)至少约为10％，则不需要工艺辅助结构。由于每种结构密度和布线结构910的互连宽度的缘故，工艺辅助结构一般不用于布线结构910的通路部分。如果要使用，则它们可以位于布线结构910外拐角附近，尽管图14中未示出。
被隔离的布线结构908包括互连部分902和通路部分904。利用对于布线结构910的结构密度检测的相同尺寸的区域，在没有工艺辅助结构的条件下，在互连级被隔离布线结构的结构密度不大于约50％。布线结构908的互连宽度不大于同一级形成的所有其它布线的最小互连宽度的约20倍。由于互连宽度和结构密度的缘故，工艺辅助结构906加到通路部分904附近互连部分级的布局中，每个工艺辅助结构906都具有与前面所讨论的同样尺寸。注意，工艺辅助结构906只加到通路位置附近，而不沿着互连部分902的整个长度。尺管未标出，但另一垂直的实线表示与布线结构908一样具有互连部分、通路部分和工艺辅助结构的其它被隔离布线结构。
当抗蚀剂在通路部分904附近衬底900的沟槽内在衬底900上流动时，衬底900的被隔离区域中的工艺辅助结构906影响抗蚀剂的厚度(未具体示出)。应理解，为了介绍制造过程的目的，术语“流动”包括在衬底900上设置材料的所有步骤，包括但不限于涂敷、回流、旋涂等等。另外，尽管这里的介绍主要涉及抗蚀剂厚度和抗蚀流动，但采用影响厚度的工艺辅助结构的相同思想可应用于其它方面，例如为提高层间介质(ILD)和其它材料的厚度均匀性。
图15是在选择的通路位置测量大小的工艺流程。如上述相对图14所讨论的，由于许多通路位置是总线或高浓度的窄布线结构的一部分，所以不需要进行加工。至少一半通路位置不需要任何工艺辅助结构。在许多实施例中，大约所有通路位置中的90-95％不需要工艺辅助结构。因此，图15所示方法一般只用于多数被隔离通路位置(所有通路位置中的5-10％)。
参见图15，采用方法1000，在布线结构的相对被隔离通路位置处或附近，设置、间隔和尺寸加工辅助结构。根据用途工艺辅助结构可形成为先前所介绍形状或其它形状。另外，工艺辅助结构可以包括花砖或花砖与其它工艺辅助结构的组合。在该实施例中，可以采用花砖和其它形状的工艺辅助结构。方法1000从需保证有或希望有一个或多个工艺辅助结构的每个通路位置的识别开始。对每个通路位置都要进行方法1000。例如在形成用于掩蔽级的数据库时，进行方法1000，所说掩蔽级允许形成一个或多个工艺辅助结构。
按方法1000，框1002包括测量所选通路位置处通路部分的尺寸，以导出通路位置处或其附近一个或多个工艺辅助结构的最大横向尺寸。测量框1002可以根据上述工艺辅助结构的外部尺寸测量通路部分的大小，例如不小于约3微米，不大于约100微米或与该通路部分有关的互连部分的厚度或最小宽度的约150倍。
在框1004，根据前述工艺辅助结构的内部尺寸测量与该通路部分有关的互连部分的大小，例如以便所测互连部分尺寸与工艺辅助结构的内部尺寸匹配，等同于每侧上导体的尺寸延伸不大于约10微米，或不大于该通路部分附近互连部分的厚度或最小宽度的约4倍或该通路位置的最小横向尺寸的4倍。然后，框1004的特定测量将取决于工艺辅助结构设计规则、容差和希望的效果。如果需要，必须保证框1004可以提供工艺辅助结构的需要。一般说，框1004的测量达到了远小于框1002的程度。
在框1006，减去框1004的所测量互连部分，从而在所测互连部分区域中不设置结构。该操作对应于在工艺辅助结构和互连部分之间形成空间。如果工艺辅助结构不与互连部分隔开(例如图12的布线结构400)，则框1004和1006是任意的。
然后，在框1008估计花砖区。如上所述，例如花砖等虚拟结构作为工艺辅助结构。与上述其它工艺辅助结构类似，各花砖将形成在同一级，并采用与布线结构的互连部分相同的材料。因此，花砖区经常是器件的希望结构，将包括在例如可以是与形成工艺辅助结构有关的相同数据库和级的数据库和希望掩蔽级中。与现有技术的贴砖设计不同，只在需要的地方贴砖，一般说，是在被隔离通路附近。因此，只选择性贴砖。用于花砖区的测量框1008受设计规则和半导体器件产品的规格制约，都是所属领域的技术人员公知的和可以理解的。
然后在框1010，从框1008的所测花砖区中减去来自框1004的第二所测互连部分。在下一框1012中，从框1008的所测花砖区中减去作为工艺辅助结构的尺寸的框1002的所测通路部分。
最后，在框1014，汇集工艺辅助结构的特定结果、互连部分和包括在花砖区中的工艺辅助结构与在OR逻辑框1014相同掩蔽级掩蔽层结构得到的所有结果。对于在器件的被隔离和某些被半隔离区域中的所有通路位置，重复包括逻辑框1014的方法1000，得到掩蔽级的数据库。
参见图16，根据由方法1000得到的数据库和掩蔽级，例示工艺辅助结构设计包括在半导体器件衬底1100内。工艺辅助结构包括工艺辅助结构1106和花砖1108。被隔离通路部分1104和互连部分1102是布线结构1105的一部分。根据这里所介绍的尺寸的位置依据，通路部分1104被套环形工艺辅助结构1106横向包围。花砖1108位于与工艺辅助结构1106相邻的花砖区内。该例中，互连部分1102不同于工艺辅助结构1106，并与之隔开，工艺辅助结构1106不同于花砖区中的花砖1108并与之隔开。尽管图16中未示出(由于图示比例的缘故)，但工艺辅助结构1106与布线结构1105是隔开的。用于形成具有这些区别的这些结构的掩蔽级的数据库按照方法1000建立(图15所示)。
图16的右侧上，工艺辅助结构1106的花砖区包括比工艺辅助结构1106其它侧上少的花砖1108。这是由于与花砖区的过大面积重叠的工艺辅助结构1104附近的导体1110的缘故。按照方法1000的逻辑框1014，重叠的所测结构根据掩蔽级的设计规则和希望的结果通过OR操作集成。对于掩蔽级的数据库来说，包括OR操作的结果。
如图16所示，包括结构1106和花砖1108的工艺辅助结构的设置是灵活的。这些结构不需要绕通路位置对称设置。另外，其它布线结构可以平分相邻布线结构的贴砖图形。注意，工艺辅助结构一般设置在通路位置附近，但不需要沿着整个布线结构。信号线(未示出)可以靠近图16的上部位于布线结构1105之下或之上。由于在这些位置没有工艺辅助结构，所以与沿布线结构的整个长度具有工艺辅助结构的器件相比，只有很小的电容耦合到信号线。耦合到信号线的很小电容一般会使器件操作速度更快。
参见图17，该图示出了相对于半导体器件衬底1200的其它结构的另一例示的工艺辅助结构1206。该例子中，多个布线结构1205包括互连部分1202，并终止于多个通路部分1204内。由于布线结构1205的非常邻近，所以只邻近不与其它布线结构或其它结构(未示出)相邻的通路部分1204附近的布线结构1205的侧面，设置单个单元工艺辅助结构1206。花砖区内的多个花砖1208邻近工艺辅助结构1206和布线结构1205设置。
图17的例子示出了衬底1200上多个结构的集成和可能布局设计。具体说，方法1000(图10中示出)允许用于形成多个结构的掩蔽层的数据库的集成和建立。当然，带有例如包括工艺辅助结构、导体、通路、花砖和其它结构的大量可能结构的许多其它布局，可以沿用方法1000和这里所介绍的实施情况。
在再一实施例中，其它被隔离结构附近的工艺辅助结构可以允许更高的处理裕度。该实施例中，通过进行流动工艺，至少局部形成绝缘层，同时先前形成的导体位于绝缘层下。图18包括半导体器件衬底190，场隔离区192位于半导体器件衬底190上。同时用与也是导体的字线相同的材料形成被隔离导体194。被隔离导体194和字线196包括图18中未示出的晶体管的栅极。被隔离导体194和字线196一般包括硅、难熔金属、难熔金属氮化物或这些材料的任意一种或多种的组合。
在场隔离区192、被隔离导体194和字线196上形成氧化层197。氧化层197利用包括涂敷操作(旋涂)或淀积和流动(回流)操作的流动工艺至少局部形成。由于在被隔离导体194附近没有同一级工艺辅助结构或其它结构，所以氧化层197具有在被隔离导体上的厚度198。字线196处的区域具有比被隔离导体194处及其附近区域更高的结构密度。氧化层197具有明显比厚度198厚的厚度199。由于被隔离导体194上的氧化物比字线上的会更快被去除，所以难以随后形成到达被隔离导体194和字线196的通路。这种差别会引起对被隔离导体194或字线196处的电开口的过腐蚀损伤(由于较厚的氧化物)。
图19中，在被隔离导体914附近附加工艺辅助结构有助于减小厚度偏差问题。厚度202较接近厚度199。因此，能够在两种类型的结构之间更一致地对被隔离导体194和字线196腐蚀通路。
上述说明中，结合特定实施例介绍了本发明，然而，所属领域的技术人员应理解，可以在不背离以下权利要求书所记载的本发明范围的情况下，做出各种改进和变化。因此，说明书和附图应被认为是例示性的，而非限制性的，所有这些改进都将包含在本发明的范围内。
以上就特定实施例介绍了有益效果、其它优点和问题的解决方案。然而，可以使任何有益效果、优点或问题的解决方案更明显的有益效果、优点、问题解决方案和任何因素，将不构成为任何或所有权利要求的重要、希望或基本特征或因素。这里所用术语“包括”或任何其它变化都是非排除性包括，所以包括一系列单元的工艺、方法、产品或设备都不仅仅包括这些单元，而是可以包括其它未表明的单元或该工艺、方法、产品或设备所固有的单元。
权利要求
1.一种半导体器件，包括具有互连部分(72,702,802,502,402,602,902,1102,1202)和通路位置(84,74,704,804,504,404,603,904,1104,1204)的导体(75,700,800,500,400,614,908,1105,1205)，其中互连部分具有厚度和最小宽度；及在所说通路位置附近的第一组至少一个工艺辅助结构(210,70,706,806,506,406,608,906,1106,1206)，其中第一组的外缘与所说通路位置具有第一距离，其中第一距离不大于约100微米或所说厚度或最小宽度的150倍。
2.根据权利要求1的半导体器件，其中第一组至少一个工艺辅助结构与所说导体隔开第二距离，其中第二距离不大于约10微米或所说厚度或最小宽度的15倍。
3.根据权利要求1的半导体器件，其中至少一个工艺辅助结构包括单个工艺辅助结构，其中单个工艺辅助结构具有大于3微米且不大于约100微米的侧边尺寸。
4.一种半导体器件，包括具有通路位置(84,74,704,804,504,404,603,904,1104,1204)的导体(75,700,800,500,400,614,908,1105,1205)；及在所说通路位置附近的单个工艺辅助结构(210,70,706,806,506,406,608,906,1106,1206)，其中单个工艺辅助结构具有至少约3微米且不大于约100微米的侧边尺寸；并与所说导体隔开一定距离，其中所说距离不大于所说通路位置的最小横向尺寸的约4倍。
5.一种半导体器件第一导体具有第一互连部分和第一通路位置，其中第一互连部分在第一通路位置附近具有第一互连宽度；第一通路位置具有第一横向长度，第一横向宽度和为第一横向长度与第一横向宽度的乘积的第一横向面积；在与第一互连部分相同的层上测量第一结构密度(908)，第一结构密度(908)包括由位于离开第一通路部分约20微米的点界定的第一区；及第一工艺辅助结构(906)处于与第一导体相同的层，位于第一通路位置的约10微米范围内；及第二导体具有第二互连部件和第二通路位置，其中第二互连部分在第二通路位置附近具有第二互连宽度；第二通路位置具有第二横向长度，第二横向宽度和为第二横向长度与第二横向宽度的乘积的第二横向面积；在与第二互连部分相同的层上测量第二结构密度(910)，第二结构密度(910)包括由位于离开第二通路部分约20微米的点界定的第二区；及在第二导体的同一层上和第二通路部分的约10微米范围内没有工艺辅助结构，其中半导体器件具有从以下组中选出的特征第一横向长度除以第一横向宽度不大于约5，第二横向长度除以第二横向宽度至少约为2；第一横向面积值不大于最小横向通路尺寸值的约10倍，第二横向面积值是最小横向通路尺寸的至少约5倍；第一互连宽度不大于最小互连宽度的约20倍，第二互连宽度至少是最小互连宽度的约4倍；及第一结构密度不大于约50％，第二结构密度至少约为10％。
6.一种形成半导体器件的方法，其特征在于在衬底上形成互连结构，其中所说互连结构包括具有通路位置(74)的第一互连结构(72)；及通路位置附近的第一互连结构至少离开同一级其它互连结构约50微米；及在衬底上和互连结构上流动膜(204)，其中所说膜在通路位置(84)处的第一互连结构上具有第一厚度；所说膜在与通路位置(82)隔开的第一互连结构上具有第二厚度；及第一厚度不大于第二厚度的约95％。
7.根据权利要求6的方法，其中第一和第二厚度测量点至少相隔约50微米。
8.一种形成掩蔽级的数据库的方法，其特征在于识别具有互连部分(72,702,802,502,402,602,902,1102,1202)和通路位置(84,74,704,804,504,404,603,904,1104,1204)的导体(75,700,800,500,400,614,908,1105,1205)，其中所说导体包括一互连部分，互连部分具有一厚度和最小宽度；及在数据库中插入信息，其中所说信息对应于所说通路位置附近的第一组至少一个工艺辅助结构(210,70,706,806,506,406,608,906,1106,1206)，其中第一组的外缘与所说通路位置具有第一距离，其中第一距离不大于约100微米；或所说厚度或最小宽度的约150倍。
9.根据权利要求8的方法，其中第一组至少一个工艺辅助结构与所说导体隔开第二距离，其中所说第二距离不大于约10微米；或所说厚度或最小宽度的约15倍。
10.根据权利要求8的方法，其中至少一个工艺辅助结构包括单个工艺辅助结构，其中所说单个工艺辅助结构具有大于3微米且不大于约100微米的侧边尺寸。
全文摘要
布线结构的通路位置处,具有至少一个工艺辅助结构,可以改善处理或提高处理裕度。有助于使通路位置上的可流动层更均匀,有助于形成通路开口。当在工艺辅助结构上形成抗蚀层,和在通路位置上形成绝缘层时,抗蚀层和绝缘层在器件内多数通路位置上具有更均匀的厚度。抗蚀剂曝光或通路开口腐蚀期间的更好控制允许更高的工艺裕度。这里所述实施例示出了设置工艺辅助结构的灵活性。
文档编号H01L23/522GK1301040SQ00135490
公开日2001年6月27日 申请日期2000年12月21日 优先权日1999年12月22日
发明者爱德华·O·特拉维斯, 塞加·切达, 布拉德利·P·史密斯, 瑞奇·田 申请人:摩托罗拉公司