专利名称：不易失存储器的制作方法
技术领域：
本发明涉及不易失存储器，特别是涉及把强介电体用于栅极部的单电子晶体管存储器。
图8示出历来的单电子晶体管存储器的剖视结构图。对单电子晶体管的不易失存储器件的尝试，有靠例如如图8中所示的，在单电子晶体管与其栅极间把浮置电极81平面配置在基板上的结构而成功的例子等(参照Chen等的Appl.Phys.Lett.71,2038,1997,S.Tiwari等的Appl.Phys.Lett.68,1377(1996)或L.Guo等的Tech.Dig.Int.Electron Devices Meet.,541(1993))。这些存储器动作利用Fowler-Nordheim(FN)电子发射来进行读出·写入。此一结构具有存储器在高温下也可以容易地保持储存内容这样的特征。
作为写入动作，首先源极1·漏极2间电压设置为0，接着在栅极7上施加电压，如果超过规定电压则成为F/N型电子发射。借此在浮置电极81与岛电极3之间产生栅极电场，控制源极1·漏极2间电流。接着作为读取动作，首先如果在源极1·漏极2之间施加偏置电位则电子在绝缘层4、5产生隧道效应，蓄积在岛电极3内。测量此时的源极1·漏极2间电流，借此能够高灵敏度地读取储存信息。
但是，由于FN型电子发射在栅极与浮置电极间的壁垒层电子产生隧道效应而需要比较高的电场强度，所以消耗电力加大，无法避免电场应力对壁垒层引起的劣化，改写次数有限。此外，历来比较大的电阻分量使响应速度也有极限(约ms)。也就是说，在历来的单电子存储器中由于通过电荷在栅极绝缘膜产生隧道效应而动作，所以器件的提高可靠性、降低消耗电力、高速动作等有困难。
本发明的目的在于，把强介电体用于栅极部，实现避免电荷的栅极绝缘膜隧道效应现象的元件动作，借此实现器件的提高可靠性、降低消耗电力、高速动作。
更详细地说，本发明的目的如下。
·作为储存写入和擦除机构利用强介电体的极化，借此靠原子级的极化响应，使高速动作成为可能。
·把单电子晶体管用于电荷的读出，借此使微少电荷·低消耗电力下的动作成为可能。
·电流没有必要在栅极绝缘膜产生隧道效应，借此使高耐久性(主要取决于强介电体的耐久性)、器件尺寸的微小化成为可能。
·用已被确认的半导体制造方法(3层保护膜并且3角度AI蒸气沉积法(参照Y.Nakamula等的Jpn.J.Appl.Phys.35.1465(1996))等)，借此不需要绝缘膜(膜厚方向·水平方向)的精密控制，蒸气沉积的AI电极的质量不容易受其积层表面的影响，与Si的强介电体存储器工艺相比，使制造工艺容易简便。
·作为栅极层结构设置低介电率层(SiO2)，借此阻止强介电体膜的高介电率引起的栅极电容的增加。
·把强介电体层成长用在下部金属栅极上，借此来提高强介电体层的平坦性·结晶性。
·设置扩散壁垒层，借此在强介电体层的热处理过程中防止强介电体成分向Si的热扩散。
·此外，采用积层结构，借此提高器件的集成度。
在本发明中作为解决这些课题的手段，主要是把强介电体用于不易失存储器(特别是单电子晶体管存储器)的电荷蓄积部。在不易失存储器中，如果在电容部分用强介电体材料，则由于写入靠强介电体的极化翻转，所以成为非常高速的动作速度(几纳秒)，此外由于也不需要电子在壁垒层产生隧道效应用的高电场，所以在降低消耗电力和提高耐久性方面非常有效。
如果用本发明的第1解决手段，则提供一种不易失存储器，设有栅极，配置在前述栅极上的强介电体层，以及配置在前述强介电体层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
如果用本发明的第2解决手段，则提供一种不易失存储器，设有栅极，配置在前述栅极上的强介电体层，配置在前述强介电体层上的低介电率层，以及配置在前述低介电率层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
如果用本发明的第3解决手段，则提供一种不易失存储器，设有配置在前述栅极上的强介电体层，配置在前述强介电体层上的上部栅极，配置在前述强介电体层上的低介电率层，以及配置在前述低介电率层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
附图的简要说明
图1是用来说明根据本发明的强介电体单电子晶体管存储器的动作原理的剖视图。
图2是根据本发明的强介电体单电子晶体管存储器的第1实施例的剖视图。
图3是根据本发明的强介电体单电子晶体管存储器的第1实施例的等效电路图。
图4是根据本发明的强介电体单电子晶体管存储器的第2实施例的剖视图。
图5是根据本发明的强介电体单电子晶体管存储器的第3实施例的剖视图。
图6是根据本发明的强介电体单电子晶体管存储器的第2和第3实施例的等效电路图。
图7是根据本发明的强介电体单电子晶体管存储器的电流·电压特性图。
图8是历来的单电子晶体管存储器的剖视结构图。
实施发明的最佳形态(1)本发明的基本构成图1示出用来说明根据本发明的强介电体单电子晶体管存储器的动作原理的剖视图。此一器件设有源极1，漏极2，岛电极3，绝缘层4和5，强介电体层6，栅极7，基板8。
在源极1·漏极2间施加规定的偏置电压，如果使栅极电压变化，则按照几十nm以下的尺寸的岛电极3内量化的静电能级，源极1·漏极2间电流离散地流过。此时的源极1·漏极2间电流的通·断可以通过在栅极7施加1/2单元电荷来实现，单电子晶体管具有高的电流灵敏度特性。如果靠栅极电压在强介电体层6上引发极化，则其电场加在岛电极3上。可以通过单电子动作高灵敏度地测定此时的源极1·漏极2间的电流。电荷的保持通过强介电体层6内的极化来进行，即使去除电源也能够保持储存内容。强介电体层6的极化方向也可以由源极1·漏极2间电流的大小来判定。
(2)第1实施例图2中示出根据本发明的强介电体单电子晶体管存储器的第1实施例的剖视图。此一存储器设有在基板8上形成的扩散壁垒层10，在扩散壁垒层10上形成的栅极7，在栅极7和扩散壁垒层10上形成的强介电体层6，在强介电体层6上形成的源极1和漏极2，在源极1和漏极2之间形成的岛电极3，岛电极3与源极1之间的绝缘层4，以及岛电极3与漏极2之间的绝缘层5。
岛电极3、源极1和漏极2，可以用例如Al和Ti来形成。源极1和漏极2用具有例如几十mm左右的宽度和厚度的金属来形成。此外，岛电极3按例如几十nm以下的尺寸来形成。绝缘层4、5可以用例如氧化Al或氧化Ti来形成。包含Al的岛电极3、源极1、漏极2的单电子晶体管在同一平面上形成。强介电体层6可以用例如PbTiO3,PbZrxTi1-xO3,(Pb,Sr)TiO3,(Pb1-YSrY)(Ti1-x)ZrxO3,SrBi2Ta2O9,BaTiO3,Bi3Ti4O12,LiNbO3,SrBi2TaxNb1-xO9，中的某一种来形成。强介电体层6例如介电率ε＞100。强介电体层6在本例子中与岛电极3、源极1、漏极2区域相接，而且遍及栅极7和栅极7周围的扩散壁垒层10地相接。
栅极7用例如Pt或RhOx来形成，配置在强介电体层6之下，控制向岛电极3的电子的出入。栅极7膜厚可以制成例如实质上50nm以下。栅极7配置于在基板上形成的扩散壁垒层10上。再者，由于如果施加栅极电位，则栅极电位也使电荷蓄积于岛电极3，所以通常的单电子晶体管可以设置消除此一引发的电荷用的另一个栅极。扩散壁垒层10可以制成例如实质上20nm以上的TiOx的膜厚。
图3中示出根据本发明的强介电体单电子晶体管存储器的第1实施例的等效电路图。由于栅极电压直接加在强介电体层6上，所以栅极层的膜厚仅考虑强介电体层6，在以下条件下来确定。
①经由强介电体层6施加的栅极电压Vg有时超过强介电体内部的极化所需要的最低电位。此次也可以假定强介电体的耐压极限(Ec)=50kV/cm来估计此一最低电位。此一条件为
Vg＞Ec×膜厚(dg)根据膜厚dg，最低所需Vg的值由Ec与dg之积给出。如果按此一条件，则虽然如果极力减小膜厚则可以降低栅极电压，消耗电力也可以降低，但是有必要还考虑器件工艺上的以下条件。
②根据薄膜成长上的制约，最小膜厚为dg＞1000(例如PbTiO3或者PbZrxTi1-xO3的场合)dg＞2000(例如SrBi2Ta2O9=SBT的场合)因而，估计的栅极电压在1000下为0.5V，在2000下为1.0V。但是在此一实施例中，栅极电容加大，例如在PbTiO3(ε～500)的场合为Cg～1300aF，在SBT(ε～200)的场合为Cg～500aF，与历来的金属结合型单电子晶体管的栅极电容～10-1aF以下(参照Nakamura等的Jpn.J.Appl.Phys.35,L1465,1996)相比大3个数量级以上。由于单电子晶体管的动作极限温度由kT=e2/2C来求出，所以在上述栅极电容中，为了单电子晶体管的读取动作，mK以下的动作温度是必要的。(再者，‘～’表示‘’。)(3)第2实施例图4中示出根据本发明的强介电体单电子晶体管存储器的第2实施例的剖视图。此一存储器设有在基板上形成的扩散壁垒层10，在扩散壁垒层10上形成的栅极7，在栅极和扩散壁垒层10上形成的强介电体层6，在强介电体层6上形成的低介电率层12，在低介电率层12上形成的源板1和漏极2，在源极1与漏极2之间形成的岛电极3，岛电极3与源极1之间的绝缘层4，以及岛电极3与漏极2之间的绝缘层5。
低介电率层12，可以用例如SiO2或Si3N4来形成。低介电率层12(例如ε～4的SiO2)的作用，阻止强介电体膜的高介电率引起的栅极电容的增加，进而极力降低从岛电极3漏电的电力线引起的电容分量，防止单电子晶体管的动作极限温度(kT=e2/2C)的降低。其他构成要素与第1
一般来说强介电体容易产生微尺寸的晶粒。另一方面，在平坦的金属膜上容易单晶化。根据这些性质，如图4中所示，在强介电体的形成中途在基板上存在着阶梯敷层的场合，据信仅在金属栅极上形成单晶引起的晶粒，在金属栅极以外的扩散壁垒层上形成结晶性差而不表现出强介电性的层。因而，由于仅金属栅极上的强介电体的晶粒部分被极化，所以集成化的场合的邻接的元件的分离，能够以金属栅极的尺寸为元件单位，集成化是可能的。
(4)第3实施例图5中示出根据本发明的强介电体单电子晶体管存储器的第3实施例的剖视图。此一存储器设有在基板上形成的扩散壁垒层10，在扩散壁垒层10上形成的下部金属栅极14，在下部金属栅极14和扩散壁垒层10上形成的强介电体层6，在强介电体层6上形成的低介电率层12，在强介电体层2上形成的上部金属栅极15，在低介电率层12上形成的源极1和漏极2，在源极1与漏极2之间形成的岛电极3，岛电极3与源极1之间的绝缘层4，以及岛电极3与漏极2之间的绝缘层5。
与第2实施例的不同之处在于，在强介电体层6的上部和下部配置Pt等的上部金属栅极15和下部金属栅极14。低介电率层12(例如ε～4的SiO2)的作用，阻止强介电体膜的高介电率引起的栅极电容的增加，进而极力降低从岛电极3漏电的电力线引起的电容分量，防止单电子晶体管的动作极限温度(kT=e2/2C)的降低。此外，强介电体层6包含晶粒部分61和非结晶部分62。
在第2实施例中，虽然使下部的栅极上的单晶晶粒与一个单电子晶体管元件相对应，仅靠下部的栅极引起强介电体的极化而进行写入动作，但是实际上仅靠下部的栅极的形状来进行晶粒尺寸的形状控制未必能说是容易的，有时可以预期晶粒尺寸或晶粒间的边界产生分散，写入时的电场分布不均匀等引起的写入出错。因此在第3实施例中，在任意的单电子晶体管元件的正下方，为了更有效地进行蓄积电荷的区域的限定，新追加上部金属栅极15，仅使夹在上部和下部金属栅极14和15间的强介电体层6的晶粒部分61极化，进行写入操作。结果，即使强介电体晶粒尺寸或其边界多少变形，电场强度分布也更集中，能够更准确地产生限定于单电子晶体管的正下方的极化，进而提高元件的分离，可以抑制集成化的场合的误动作。
(5)栅极层的膜厚和材料的确定方法强介电体层6的材料的选择和膜厚，第2和第3实施例一起按以下的考虑来确定。
图6中示出根据本发明的强介电体单电子晶体管存储器的第2和第3实施例的等效电路图。也就是说，这是图4和图5中所示的单电子晶体管的等效电路。这里，忽略源极1、漏极2各电极与接地间电容，仅考虑栅极电容。等效电路的特征在于栅极7与岛电极3间成为两个串联电容器(C1、C2)。确定膜厚(d1、d2)的条件如下所示。
①经由C1、C2施加的栅极电压Vg(=V1+V2)之内，V2超过强介电体层6内部的极化所需要的最低电位。此次假定强介电体的耐压极限(Ec)=50kV/cm来估计此一最低电位。此一条件为V2＞Ec×膜厚(d2)根据膜厚d2，最低所需V2的值由Ecd2给出。
②根据薄膜成长上的制约，最小膜厚为d2＞1000(例如PbTiO3或者PbZrxTi1-xO3的场合)
d2＞2000(例如SrBi2Ta2O9=SBT的场合)d1＞100(SiO2的自然氧化膜厚以上)在这些条件下，找出使V1+V2最小的d1和d2的组合。
由于栅极电压Vg为Vg=V1+V2=V2(V1/V2+1)所以可以根据在条件1中给出V2与C1、C2之比给出V1/V2的来计算。根据C1、C2的介电率和膜厚，成为Vg=Ecd2(ε2d1/ε1d2+1)=Ec(ε2d1/ε1+d2)(1)这里，d1、d2的选定取决于在式(1)中对Vg贡献的大小，由于根据介电率的大小关系(ε2＞＞ε1)，实际上(第1项)＞＞(第2项)，所以d1的贡献大。因而虽然可以使d1减少，但是因为条件②的限制而存在着极限。在条件②下，选择现实的d1、d2的组合时由式(1)所求出的Vg如果追求成为实用上妥当的范围10V以下的条件则成为以下所示。
·在PbTiOx(ε2～500)的场合为d1=100,d2=1000,Vg=6.8V·在SBT(ε2～200)的场合为d1=200,d2=2000,Vg=6.0V在上述膜厚条件下，作为把岛电极3假定成点电荷的场合的粗略的估计，单电子晶体管的岛电极3栅极电容为0.2aF，强介电体层6的抗电场施加时所蓄积的电荷量为～1.2aC(=8e,SBT的场合)，～1.4aC(=9e,PbTiOx的场合)，所引发的极化为0.4μC/cm2(SBT的场合)，0.5μC/cm2(PbTiOx的场合)。因此，不仅是与历来的单电子晶体管(参照Chen等的Appl.Phys.Lett.71,2038,1997或Nakamura等的Jpn.J.Appl.Phys.35,L1465,1996)或强介电体的特性(参照上本康裕，应用物理第67卷，第11号，1257,1998或Mihara等的Jpn.J.Appl.Phys.34.5233,1995)相差甚远的值，而且是能够充分动作的范围。
(6)动作说明像以上这样确定的器件结构的存储器动作说明如下。图7中示出根据本发明的强介电体单电子晶体管存储器的电流·电压特性图。第1～第3实施例进行基本上同样的动作。
单电子晶体管固有的特征在于以电子数个单位读取源极1·漏极2间电流。在单电子晶体管中，静电电容C非常小，静电电容C的数量级接近于电子电荷的数量级。在把栅极电压固定的场合，源极1·漏极2间的电流·电压特性成为阶梯形，一边重复与比例恒定，电流值一边上升。在这种状态下，不清楚是否进行电子数个单位的读出。因此，使栅极电压变化。此时源极1·漏极2间电位保持恒定。
如果使栅极电位变化，则可以控制源极1·漏极2间电流。也就是说，在某个栅极电位下可以使源极1·漏极2间电流流过(图7的高状态)，此外在某个栅极电位下可以阻止源极1·漏极2间电流(图7的低状态)。高状态与低状态的数相当于岛电极3内的量化能级。于是，扫描栅极电位而判定高(通)和低(断)。
在本发明的场合，靠栅极7的施加电压使蓄积在强介电体层6上的电荷一口气扫描栅极直到某个恒定电位。但是，在本发明的场合成为破坏读出，因为读取后以前的电荷不再蓄积，所以给出新的栅极电位而把电荷蓄积于强介电体层6(写入)，可以保持到下次读出。
作为写入的具体的动作，首先源极1·漏极2间电压设定成0，接着在栅极7上施加电压Vg，如果强介电体层6的电位V2增大到抗电场以上，则在强介电体层6上引起极化，产生的内部电荷Qg作为不易失电荷蓄积起来(写入)。在第1实施例中，强介电体层6的电场作为栅极电场直接加在岛电极3上，控制源极1·漏极2间电流。另一方面，在第2和第3实施例中，内部电荷Qg分别与强介电体层6和低介电率层12同量，低介电率层12的电场作为栅极电场直接加在岛电极3上，控制源极1·漏极2间电流。
接着，如果作为读取的具体的动作，首先在源极1·漏极2间施加偏置电位，则电子在绝缘层4、5上产生隧道效应而蓄积在岛电极3内。由于此一蓄积电荷产生的静电势能在nm尺度的岛电极3内量化，所以可观测的源极1·漏极2间电流Isd反映量化能量，对于栅极电位周期性变化。源极1·漏极2间电流Isd对栅极电位的周期波形成为例如图7那样，根据与写入动作时所引发的内部电荷Qg相对应的栅极电位，可以读取储存信息的0(低)或1(高)。0和1的判定也可以使读取的周期尖峰的数对应于0、1，如果噪声低，则个别地对应于尖峰，还能够进行多值储存。在此一场合，可以把原理上相当于1/2单元电荷的栅极电压=e/2Cg作为最小单位来测定源极1·漏极2间电流Isd，能够高灵敏度地读取。
此外，擦除动作在栅极7上施加与写入时相反电压来进行。以上虽然主要针对单电子晶体管存储器进行了说明，但是本发明也可以运用于这些以外的不易失存储器。
工业实用性如果用本发明，则像以上这样，把强介电体用于栅极部，避免电荷的栅极绝缘膜隧道效应现象的元件动作，借此可以实现器件的提高可靠性、降低消耗电力、高速动作。
更详细地说，本发明达到如下效果。
·作为储存写入和擦除机构利用强介电体的极化，借此靠原子级的极化响应，使高速动作成为可能。
·把单电子晶体管用于电荷的读出，借此使微少电荷·低消耗电力下的动作成为可能。
·由于电流没有必要在栅极绝缘膜产生隧道效应，所以使高耐久性(主要取决于强介电体的耐久性)、器件尺寸的微小化成为可能。
·用已被确认的半导体制造方法(3层保护膜并且3角度AI蒸气沉积法(参照Y.Nakamura等的Jpn.J.Appl.Phys.35.1465(1996))等)，借此不需要绝缘膜(膜厚方向·水平方向)的精密控制，蒸气沉积的AI电极的质量不受其积层表面的影响，与Si的强介电体存储器工艺相比，使制造工艺变得容易简便。
·作为栅极层结构设置低介电率层(SiO2)，借此可以阻止强介电体膜的高介电率引起的栅极电容的增加。
·把强介电体层成长用在下部金属栅极上，借此可以提高强介电体层的平坦性·结晶性。
·设置扩散壁垒层，借此可以在强介电体层的热处理过程中防止强介电体成分向Si的热扩散。
·此外，采用积层结构，借此可以提高器件的集成度。
权利要求
1．一种不易失存储器，设有栅极，配置在前述栅极上的强介电体层，以及配置在前述强介电体层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
2．一种不易失存储器，设有栅极，配置在前述栅极上的强介电体层，配置在前述强介电体层上的低介电率层，以及配置在前述低介电率层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
3．一种不易失存储器，设有栅极，配置在前述栅极上的强介电体层，配置在前述强介电体层上的上部栅极，配置在前述强介电体层上的低介电率层，以及配置在前述低介电率层上，分别经由绝缘层夹在源极和漏极之间，与前述栅极电气上结合的岛电极。
4．如权利要求3中所述的不易失存储器，其特征在于，其中前述强介电体层包括在前述栅极上形成的晶粒部分，和在前述栅极以外的位置上形成的非结晶部分。
5．如权利要求1至权利要求4中的任一项中所述的不易失存储器，其特征在于，其中设有在基板上形成的扩散壁垒层，前述栅极配置在前述扩散壁垒层上。
6．如权利要求5中所述的不易失存储器，其特征在于，其中前述扩散壁垒层被指定成实质上20nm以上的TiOx的膜厚。
7．如权利要求1至权利要求6中的任一项中所述的不易失存储器，其特征在于，其中前述栅极用Pt或RhOx来形成。
8．如权利要求1至权利要求7中的任一项中所述的不易失存储器，其特征在于，其中前述强介电体层用PbTiO3,PbZrxTi1-xO3,(Pb,Sr)TiO3,(Pb1-YSrY)(Ti1-x)ZrxO3,SrBi2Ta2O9,BaTiO3,Bi3Ti4O12,LiNbO3,SrBi2TaxNb1-xO9，中的某一种来形成。
9．如权利要求2至权利要求9中的任一项中所述的不易失存储器，其特征在于，其中前述低介电率层用SiO2或Si3N4来形成。
10．如权利要求8或9中所述的不易失存储器，其特征在于，其特征在于，前述强介电体层用PbZrxTi1-x或(Pb1-YSrY)(Ti1-x)ZrxO3来形成，其膜厚实质上为100nm左右，而且前述低介电率层用SiO2或Si3N4来形成，其膜厚实质上为10nm以下。
11．如权利要求8或9中所述的不易失存储器，其特征在于，其特征在于，前述强介电体层用SrBi2Ta2O9来形成，其膜厚实质上为200nm左右，而且前述低介电率层用SiO2或Si3N4来形成，其膜厚实质上为20nm以下。
12．如权利要求1至权利要求11中任一项所述的不易失存储器，其特征在于，其中前述岛电极，源极和漏极用Al或Ti来形成。
13．如权利要求1至权利要求12中任一项所述的不易失存储器，其特征在于，其中前述强介电体层与前述岛电极、源极、漏极区域相接，而且遍及前述栅极和前述栅极周围的扩散壁垒层地相接。
全文摘要
实现器件的提高可靠性、降低消耗电力、高速动作。如果在源极(1)·漏极(2)间给出某个偏置电压并使栅极电压变化,则按照在岛电极(3)内量化的静电能级,在源极(1)·漏极(2)间离散地流过电流。此时的源极(1)·漏极(2)间电流的通·断可以通过在栅极上施加1/2单元电荷来进行。如果靠栅极电压在强介电体层(6)上引发极化,则其电场加在岛电极(3)上。可以高灵敏度地测定此时的源极(1)·漏极(2)间的电流。电荷的保持靠强介电体层6内的极化来进行,即使去除电源也能够保持储存内容。
文档编号H01L29/78GK1322379SQ00802054
公开日2001年11月14日 申请日期2000年9月8日 优先权日1999年9月30日
发明者大塚洋一, 曾根纯一, 蔡兆申, 中村泰信, 安井孝成 申请人:科学技术振兴事业团, 日本电气株式会社