氮化物半导体器件的制作方法

专利名称：氮化物半导体器件的制作方法
技术领域：
本发明涉及一种光发射器件，如发光二极管(LED)和激光二极管(LD)，一种光电探测器，如太阳能电池和光学传感器，以及用于电子设备的其它氮化物半导体器件，如，晶体管和功率器件(它由分子式如InXAlYGa1-X-YN，0≤X，0≤Y，X+Y≤1表示)。
背景技术：
氮化物半导体器件已被实际开发，用于高发光的蓝色LED和纯绿色LED，以构成全色LED显示器、交通信号和图像扫描器的的光源。LED器件主要包含蓝宝石基片、GaN制成的缓冲层、掺杂Si的GaN制成的n接触层、由InGaN单个量子阱(SQW)结构或由包含InGaN的多量子阱(MQW)结构构成的激活层、由掺杂Mg的AlGaN构成的P覆层，以及由掺杂Mg的GaN构成的P接触层，其中，将那些层依次形成在基片上。LED器件有优良的光电特性，例如，在正向电流20mA情况下，蓝色的LED具有450nm的峰值波长，5mW的发光强度，以及9.1％的外部量子效率，而绿色LED具有520nm的峰值波长，3mW的发光强度，以及6.3％的外部量子效率。
由于多量子阱结构具有多个微带，即使对于小的电流，每一微带也有效地发光，这是改善器件特所期望的，例如，具有多量子阱结构特性的激活层的LED器件具有比单量子阱结构大的发光强度。
例如，日本专利申请JP10-135514中描述了具有多量子阱结构之激活层的LED器件，它包括具有不掺杂GaN之阻挡层和不掺杂InGaN之阱层的光发射层，还包括具有能带隙比激活层的阻挡层大的覆层，以便改善发光效率和发光强度。
然而，作为用于照明灯的光源以及/或者暴露于直接的阳光外部显示器，普通LED器件的发光强度是不够的。很久以来即感到需要有发光强度得到改善的、具有量子阱结构之激活层的光发射器件，但是这种具有较高发光强度的LED器件还是不适用。
另外，氮化物半导体构成的器件具有分层结构，它在抗静电电压方面可能是天生较差的。因此，即使比人能够感受到的电压低得多的100V静电电压，也可能轻易地损坏氮化物半导体器件。在处理该器件方面，实质上存在损坏器件特性的风险，例如，在将它取出抗静电的袋子，以及将它装配到产品中的情况下。因此，期望改进器件的静电耐压，以减低上述风险，从而提高氮化物半导体器件的可靠性。
本发明的第二目的是提供一种具有被改进之耐静电电压特性的氮化物半导体光发射器件。
通过有如下面将要描述的本发明第(1)至(14)项内容所述的第一氮化物半导体器件可以实现第一目的。
(1)一种氮化物半导体器件，它包括基片和介于该基片与一激活层间的n区氮化物半导体分层结构，其特征在于包含InaGa1-aN(0≤a＜1)的多量子阱结构的激活层；在激活层上成形的p型多膜层，该p型多膜层包括含Al的第一氮化物半导体膜，具有不同于第一氮化物半导体膜成分的第二氮化物半导体膜，至少第一和第二氮化物半导体膜之一含有p型杂质；在p型多膜层上形成的p型低掺杂层，它具有比p型多膜层低的p型杂质浓度；以及在p型低掺杂层上形成的p接触层，它具有比p型多膜层更高的p型杂质浓度。
(2)按照(1)项所述的氮化物半导体器件，其中p型低掺杂层是AlsGa1-sN(0＜s＜0.5)制成的，而且p型低掺杂层具有比p型多膜层小的Al成分比。
(3)按照(1)项所述的氮化物半导体器件，其中p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)构成的层的多膜分层结构形成的，而且p型低掺杂层的Al成分比小于p型多膜层的Al成分比。
(4)一种氮化物半导体器件，它包括基片和介于该基片与一激活层之间的n区氮化物半导体分层结构，其特征在于包含InaGa1-aN(0≤a＜1)的多量子阱结构的激活层；在激活层上形成的p型单一分层的层，并由包含p型杂质的AlbGa1-bN(0≤b≤1)制成；在p型单一分层的层上形成的p型低掺杂层，它具有比p型单一分层的层更低的p型杂质浓度；以及在p型低掺杂层上形成的p接触层，它具有比p型单一分层的层更高的p型杂质浓度。
(5)按照(4)项所述的氮化物半导体器件，其中p型低掺杂层由AlsGa1-sN(0＜s＜0.5)制成，而且p型低掺杂层具有比p型单一分层的层更小的Al成分比。
(6)按照(4)项所述的氮化物半导体器件，其中p型低掺杂层由AlsGa1-sN(0＜s＜0.5)制成，而且p型低掺杂层的平均Al成分比小于p型单一分层的层的平均Al成分比。
(7)按照(1)至(6)项中之一所述的氮化物半导体器件，其中在p型多膜层和p接触层内包含的杂质或者在p型单一分层的层和p接触层内包含的杂质被扩散进入p型低掺杂层。
(8)按照(1)至(3)和(7)项之一所述的氮化物半导体器件，其中多膜层具有在5×1017/cm3至1×1021/cm3范围内的p型杂质浓度。
(9)按照(4)至(7)项之一所述的氮化物半导体器件，其中单一膜层具有在5×1017/cm3至1×1021/cm3范围内的p型杂质浓度。
(10)根据(1)至(9)项之一所述氮化物半导体器件，其中低掺杂层具有小于1×1019/cm3的p型杂质浓度。
(11)按照(1)至(10)项之一所述的氮化物半导体器件，其中p接触层具有在1×1018/cm3至5×1021/cm3范围内的p型杂质浓度。
(12)根据(1)至(11)项之一所述的氮化物半导体器件，其中n区氮化物半导体分层结构包括n区多膜层，该层具有未掺杂的氮化物半导体构成的下层膜，掺杂n型杂质的中间膜，以及由不掺杂的氮化物半导体构成的上层膜。
(13)根据(1)至(12)之一所述氮化物半导体器件，其中n区氮化物半导体分层结构还包括在基片上依次形成的不掺杂的GaN层和包含n型杂质的n接触层。
(14)根据(13)项所述氮化物半导体器件，其中不掺杂GaN层、n接触层以及n型第一多膜层的总厚度在2至20微米范围内。
因此，本发明的第一氮化物半导体器件包含p型层(p型多膜层或P型单一分层的层)、低掺杂层以及p接触层，它们依次淀积在激活层上(在器件的p区)。p型层、低掺杂层以及p接触层中的每一层被调整到分别具有稍为中等掺杂、低掺杂和高掺杂的p型杂质浓度。p型杂质浓度的组合分布导致发光强度和耐静电电压的提高。
虽然p型层通常用作覆层，但是它并不限定于此，即使p型层不用作覆层它也将在本发明的范围内。
另外，p型低掺杂层由AlsGa1-sN(0＜s＜0.5)构成，而且具有比p型层的Al成分比小的Al成分比(在此是指p型层是多膜层的平均Al成分比)，所以低掺杂层可以变薄，同时有利于保持发光强度和静电耐压。因此，低掺杂层的制造步骤可以缩短。
根据本发明的第一氮化物半导体器件，p型低掺杂层可以由包括AlsGa1-sN(0＜s＜0.5)所构成的层的多膜层形成的，其中p型低掺杂层的平均Al成分比设定为小于p型多膜覆层的平均Al成分比。
p型低掺杂层包含p型杂质，这不仅是因为在制作过程中来自杂质气源的杂质流入p型低掺杂层，而且是因为在制作过程中相邻的p覆层内的杂质扩散进入p型低掺杂层。因此，通过调整p型低掺杂层的p型杂质浓度，可以轻易地调整p覆层的p型杂质浓度。
如上面描述的，p覆层(p型多膜层或p型单一分层的层)，将低掺杂层以及p接触层调整到分别具有相当于中等掺杂、低掺杂和高掺杂的p型杂质浓度，另外，最好使它们分别落在5×1017/cm3至1×1021/cm3，不足1×1018/cm3，以及1×1018/cm3至5×1021/cm3范围内。因此，给出本发明的第一氮化物半导体器，它的件发光强度和静电耐压得到改善。
本发明的第一氮化物半导体器件最好包括n区氮化物半导体分层结构，该结构包括n区多膜层，具有未掺杂的氮化物半导体构成的下层膜，掺杂有n型杂质的中间膜，以及由不掺杂的氮化物半导体构成的上层膜，从而导致静电耐压的提高。
另外，本发明的第一氮化物半导体器件最好包含n接触层和不掺杂层，它们生长在基片上，并在第一n区多膜层下面，从而减低静电耐压。
为了更进一步降低静电耐压，本发明的第一氮化物半导体器件，将不掺杂GaN层、n接触层以及第一n区多膜层的总厚度设定为属于2至20微米范围之列，最好是3至10微米，4至9微米尤好。
应予说明的是，术语不掺杂层是指没有故意地掺入杂质的层。即使该层包含由于相邻层扩散或由于来自材料和生产设备的污染造成的杂质，该层仍然归为不掺杂层。即使具有来自相邻层的杂质的扩散的层，常可能具有沿厚度方向的杂质分布梯度。
另外，应予说明的是，具有不同的成分的层是指，比如彼此由不同的元素构成的层(比如二元的和三元的化合物元素)、彼此具有不同的成分比的层、以及彼此具有不同的能带隙的层。在该层是由多膜层形成的情况下，成分比和能带隙被取平均值。
此外，各种测量方法可以适合用于测量杂质浓度，例如，可以采用二次离子质谱分析法。
通过下面将描述的本发明的(15)至(28)项内容所述的第二氮化物半导体器件可以实现第二目的。
(15)一种氮化物半导体器件，它包括基片、多量子阱结构的激活层、介于基片和激活层之间的n区氮化物半导体分层结构、由p型氮化物半导体构成并形成在激活层上的第一p型层、以及在第一p型层上形成的p接触层，其中在第一p型层和p接触层之间插入p型低掺杂层；以及p型低掺杂层具有从p接触层起逐渐减低的p型杂质浓度，并且最小p型杂质浓度不足1×1019/cm3。
由于本发明的第二氮化物半导体器件包括介于p接触层和第一p型层之间的低掺杂层，可以改善静电耐压。
(16)按照(15)项所述的氮化物半导体器件，其中p型低掺杂层由不掺杂氮化物的半导体制成，而且在p接触层和第一p型层内包含的杂质扩散入p型低掺杂层。
(17)根据(16)所述氮化物半导体器件，其中p型低掺杂层具有调整为致使最小的p型杂质浓度小于1×1019/cm3的厚度。
(18)按照(15)至(17)项所述的氮化物半导体器件，其中激活层由至少一层包括由InaGa1-aN(0≤a＜1)所构成的多量子阱结构构成。
(19)按照(15)至(18)项所述的氮化物半导体器件，其中p型低掺杂层是通过交替地叠层彼此具有不同的成分的两种膜形成的多膜层。
因此，可以改善发光强度以及静电耐压，导致对于多种产品扩展了具有多量子阱结构的激活层的氮化物半导体器件的应用。
(20)按照(15)至(19)所述的氮化物半导体器件，其中第一p型层包含Al。
(21)按照(20)所述的氮化物半导体器件，其中第一p型层是通过叠层包含Al的第一氮化物半导体膜和具有不同于第一氮化物半导体膜的成分的第二氮化物半导体膜形成的p型多膜层构成的，而且至少第一和第二氮化物半导体膜中之一包含p型杂质，从而使第一p型层具有宽的能带隙。
(22)按照(20)或(21)所述的氮化物半导体器件，其中p低掺杂层是由GaN制成的。
(23)按照(20)或(21)项所述的氮化物半导体器件，其中p型低掺杂层由AlsGa1-sN(0＜s＜0.5)制成，而且p型低掺杂层具有比p型多膜层小的Al成分比。
(24)按照(20)或(21)项所述的氮化物半导体器件，其中p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)构成的层的多膜分层结构形成的，而且p型低掺杂层的Al的平均成分比小于p型多膜层的Al平均成分比。
(25)按照(24)项所述的氮化物半导体器件，其中p型低掺杂层由通过交替地叠置AlsGa1-sN(0＜s＜0.5)构成的层和GaN构成的层形成。
(26)根据(15)至(25)项之一所述的氮化物半导体器件，其中n区氮化物半导体分层结构包括n区多膜层，它具有未掺杂的氮化物半导体构成的下层膜、掺杂有n型杂质的中间膜、以及由不掺杂的氮化物半导体构成的上层膜。
(27)根据(15)至(26)项之一所述氮化物半导体器件，其中n区氮化物半导体分层结构更进一步包括包含n型杂质的n接触层，以及插入在基片和n接触层之间的不掺杂GaN层。
(28)根据(27)项所述氮化物半导体器件，其中n型第一多膜层是形成在n接触层上，而不掺杂GaN层、n接触层以及n型第一多膜层的总的厚度在2至20微米范围内。


图1是根据本发明实施例示出其分层结构的LED器件的示意剖面图；图2是在本发明的低掺杂层、中掺杂p覆层以及高掺杂p接触层内p型杂质浓度的分布的示意曲线图；图3是平均静电耐压与低掺杂层的杂质浓度的曲线图(对100个抽样的平均电压)。
根据本发明实施例1的氮化物半导体器件涉及本发明的第一氮化物半导体器件，而且第一氮化物半导体器件的结构不限制为以下描述的实施例。本发明可以应用到包含下述结构的任何氮化物半导体器件，它至少包含中等掺杂的P覆层(p型多膜层或p型单一分层的层形成的)，以低p型杂质浓度掺杂的p型低掺杂层，以及以高p型杂质浓度掺杂的高掺杂p接触层，其中那些分层是相继的生长在激活层上。
如图1所示，实施例1的氮化物半导体器件包含基片1；缓冲层2；不掺杂的GaN层3；掺杂n型杂质的n接触层4；具有不掺杂的下层膜5a、掺杂n型杂质的中间膜5b、以及不掺杂的上层膜5c的第一n区多膜层5；具有第三和第四氮化物半导体膜的第二多膜层6；多量子阱结构的激活层7；由p型多膜层或p型单一分层的层构成的p覆层8；掺杂低浓度p型杂质的低掺杂p型层9；以及掺杂高浓度p型杂质的高掺杂接触层10。其中那些层是按照这种顺序形成在基片上的。
氮化物半导体器件还包含在n接触层4上形成的n电极12，淀积在p接触接触10上的p电极11。
以下将描述根据实施例1的氮化物半导体器件的每一层的细节。
根据本发明，基片1可以是由绝缘材料制成，例如具有由C-、R-或A-面代表的主要的表面的蓝宝石或尖晶石(MgAl2O4)，或半导体材料SiC(包括6H，4H或3C)、Si、ZnO、GaAs、GaN等。
另外，缓冲层2可以是由以分子式GadAl1-dN(在此0＜d≤1)表示的氮化物半导体制成。然而，由于随着Al成分比为小，缓冲层具有更好的结晶度，所以缓冲层2最好具有小的Al成分比，最好由GaN制成。
缓冲层2可以具有调整在0.002至0.5微米范围的厚度，最好是在0.005至0.2微米范围内，在0.01至0.02微米范围内尤好，以使缓冲层2的氮化物半导体具有优良的结晶形态，从而改进将生长在缓冲层2上的氮化物半导体层的结晶度。
缓冲层2的生长温度调整为属于200至900℃范围内之列，较好是在400至800℃的范围内，以使生成的缓冲层2展现优良的多晶性。缓冲层2反过来充当籽晶，以改进要生长在缓冲层2上的氮化物半导体层的结晶度。
在较低温度生长的缓冲层2可以不是必要的，因此可以根据基片1材料的类型以及/或者使用的生长方法除去它。
接下来，通过在缓冲层2上淀积GaN，并且不对GaN层掺杂n型杂质，在缓冲层2上形成不掺杂的GaN层3。生长在缓冲层2上的不掺杂的GaN层3可以是以优良的结晶度形成的，这反过来使随后淀积在不掺杂GaN层3上的n接触层4具有优良的结晶度。不掺杂GaN层3具有不薄于0.01微米的厚度，最好不薄于0.5微米，不薄于1微米尤好。如果不掺杂GaN层3具有上面说明的厚度，则不掺杂GaN层3上所要相继生长的其它层具有优良的结晶度。虽然不掺杂的GaN层3的厚度上限对于本发明可以不是必要的，并且因此也未予指定，但是考虑到制造效率，它应是可适当地调整的。而且，不掺杂GaN层3的最上限厚度最好是调整为使不掺杂GaN层3、n接触层4以及第一n区多膜层5的总的厚度设定为属于3至20微米范围内之列(最好是3至10微米，4至9微米尤好)，以便改善耐静电电压特性。
根据本发明，以n型杂质掺杂的n接触层4包括浓度不小于3×1018/cm3的n型杂质，而且最好是不小于5×1018/cm3。在n接触层4中较高浓度的n型杂质的使用，对于降低Vf(正向电压)和阈电流是有效的。另一方面，如果n型杂质的浓度偏离上面规定的范围，Vf将几乎不降低。由于n接触层4被形成在具有低浓度n型杂质和优良的结晶度的不掺杂GaN层3上，因而，即使它包含较高的n型杂质浓度，n接触层也具有优良的结晶度。虽然本没有明确要求在n接触层4内n型杂质浓度的最高浓度限制，但是最高的限制最好是不大于5×1021/cm3，其使得接触层4能够起到接触层的作用。
n接触层4可以是由以一般分子式IneAlfGa1-e-fN表示的材料形成(在此0≤e，0≤f，以及e+f≤1)。然而，使用GaN或下标f不大于0.2的AlfGa1-fN是有益的，也即可以容易地获得具有最小化晶体缺陷的氮化物半导体层。虽然不限定于此，n接触层4的厚度可以在0.1至20微米范围内，最好是在1.0至10微米范围内，以使在上面形成n电极12的n接触层4能以低的电阻率形成，从而降低Vf。
而且，最好将n接触层的最高厚度调整为使不掺杂GaN层3、n接触层4以及第一n区多膜层5的总的厚度设定为属于3至20微米范围内之列(最好是3至10微米，4至9微米尤好)，其使得耐静电电压特性得以改善。
通过形成相对地厚的第一n层多膜层5，可以省略n接触层4。
接下来，根据实施例1，第一n区多膜层5包括不掺杂的下层膜5a、掺杂n型杂质的中间膜5b和不掺杂的上层膜5c共三层膜。应注意到根据本发明，在第一多膜层5中可以包括其它膜。而且，第一n区多膜层5可以与激活层接触，做为选择，在激活层和第一n区多膜层之间可以插入另一层。在如实施例1那样，在n区中形成第一n区多膜层的情况下，器件特性，如发光强度和耐静电电压，可以改善。因此，不言而喻第一n区多膜层5真正地有助于改善耐静电电压特性。
包括下层膜5a至上层膜5c的氮化物半导体可以由以分子式IngAlhGa1-g-hN(0≤g＜1，0≤h＜1)表示的各种成分的氮化物半导体形成，并且最好是由GaN成分构成。而且第一n区多膜层5的每一层膜的成分可以是相同的或不同的。
虽然第一n区多膜层5的厚度可以属于175至12000埃的范围内之列，但最好在1000至10000埃范围内，在2000至6000埃范围内尤好。
另外，最好按上述的范围调整第一n区多膜层5的厚度，除此之外，不掺杂的GaN层3、n接触层4和第一n区多膜层5的总的厚度落在3至20微米的范围内(最好是在3至10微米范围内，在4至9微米范围内尤好)，这使得静电耐压将改善。
通过调整下层膜5a、中间膜5b和上层膜5c的每一个的厚度，第一n区多膜层5的总的厚度可以调整为落在上面提到的范围内。
虽然根据本发明对组成第一n区多膜层5的下层膜5a、中间膜5b和上层膜5c的每一层的厚度没有明确的限定，第一n区多膜层5的这些膜的每一厚度对器件特性稍微有不同的影响。因此，为了优化器件特性，考虑到最受三层膜中的每一厚度的影响的器件特性，每一层膜厚度的优选范围可以是通过固定两层膜并且逐渐地改变另外一个膜的厚度来确定。
即使第一n区多膜层5的每一膜单独可能不影响静电耐压，但是第一n区多膜层5的膜的组合作为一个整体可以改进多种器件特性。特别是，与此类膜结合的第一n区多膜层5可以大大地改善器件的发光强度和静电耐压。这样的效果在包括第一n区多膜层5的器件实际制造出之后，可以得到验证。在下文中将描述，在给出每一层膜的一些特殊的厚度情况下，受每一层膜不同的厚度影响的器件特性变化的趋向。
下层膜5a的厚度落在100至10000埃的范围内，最好是在500至8000埃的范围内，在1000至5000埃的范围内尤好。随着下层膜5a逐渐变厚，静电耐压变高，而在10000埃附近Vf急速地增加。另一方面，随着下层膜5a变薄，Vf降低，同时静电耐压降低，由于静电耐压较低，所以在厚度不足100埃处生产率趋向降低。由于提供下层膜5a以改善由掺杂n型杂质的接触层4造成恶化的结晶度，所以最好按500至8000埃的厚度生长下层膜5a，以便有效地改善随后将形成在下层膜上的那些层的结晶度。
掺杂n型杂质的中间膜5b的厚度落在50至1000埃的范围内，最好是在100至500埃的范围内，在150至400埃的范围内尤好。使掺杂n型杂质的中间膜5b足够高，以增强发光强度的载流子浓度。没有中间膜5b的光发射器件具有比有这个膜情况下小的发光强度。相反于此，中间膜5b的厚度超过1000埃，发光强度降低。同时，随着中间膜5b变厚，静电耐压提高，但是与厚度超过50埃相比，随着厚度小于50埃，它也降低。
不掺杂的上层膜5c的厚度落在25至1000埃的范围内，最好是在25至150埃的范围内。在第一n区多膜层中的不掺杂的上层膜5c形成与最相邻的激活层6接触，防止电流泄漏。在此，上层膜5c的厚度不足25埃，它不能有效地防止电流泄漏。另外，这里的上层膜5c厚度超过1000埃，则Vf增加而静电耐压降低。
如上所述，考虑到特别是受下层膜5a至上层膜5c中的任一个影响的器件特性，组合形成第一n区多的膜层5的每一层膜的厚度被调整为每个器件特性都同样地最佳，特别是发光强度和静电耐压被最佳化。而且，下层膜5a、中间膜5b和上层膜5c中的每一层的厚度被调整为落在上述的范围内，根据本发明的前述的具有不同的p型杂质浓度的三个p型层与第一n区多膜层5适当地结合，使发光强度、产品可靠性，以及器件产品的静电耐压可以改善。
换言之，第一n区多膜层5的每一膜的厚度被确定为使器件特性被最佳化，这是从本发明的p型的三个层和第一n区多膜层5之间的关系，对应于波长变化的激活层的成分，器件技术要求需要的条件，例如取决于LED器件的尺寸规格和结构等方面考虑的。
第一多膜层5的每一膜由可以按照分子式IngAlhGa1-g-hN(0≤g＜1，0≤h＜1)的成分构成，并且可以是与其它膜相同的或不同的。然而，根据本发明，第一多膜层5的膜具有In和Al的成分比是小的，最好是由AlhGa1-hN制成，以便改善它的结晶度并且降低Vf，由GaN制成尤好。在此，第一n区多膜层5由AlhGa1-hN制成，Al的成分比可以被调整为落在0≤h＜1的范围内，正如上面提到的，由于Al的成分比较小，那么结晶度可以改善而Vf被降低。
中间膜5b具有不小于3×1018/cm3的n杂质浓度，并且最好是不小于5×1018/cm3的n杂质浓度。它的n杂质浓度的上限较好是不大于5×1021/cm3，在此，中间膜5b具有在该范围内的n杂质浓度，可以以相当优良的结晶度生长膜，从而当保持高发光强度的时候减低Vf。
n型杂质元素是按照元素周期表从IVB或VIB中选择的，例如Si、Ge、Se，S和O，最好用Si、Ge或S作为n型杂质。
在激活层被形成在第一n区多膜层5上的情况下，通过形成GaN的上层膜5c，与激活层6形成接触的第一n区多膜层5的上层膜5c可以担当阻挡层。
换言之，在第一n区多膜层5中的下层膜5a和上层膜5c，它们实际上与另一层接触，它们可以被形成为具有有关其它层的另一功能的一部分。
另外，根据本发明，不掺杂的单一分层的层可以被用于代替第一n区多膜层5。虽然单一分层的层可由按总分子式IngAlhGa1-g-hN(0≤g＜1，0≤h＜1)表示的氮化物半导体制成，在不掺杂的单一分层的层中包含的In和Al的成分比是很小的，并且它最好是用AlhGa1-hN构成的，由GaN构成尤好。在此，不掺杂的单一层的层5是由AlhGa1-hN制造的，Al的成分比可以被调整为落在0≤h＜1的范围内。Al的成分比应该是小的，因为当Al的合成比较小时，结晶度可以改善并且Vf降低。在生长不掺杂单一分层的层的情况下，静电耐压不像生长第一n区多膜层5的情况下那样好，但是比常规的器件的那些情况好。其它的器件特性几乎是与生长第一n区多膜层5的情况下一样好的。
虽然没有明确限定单一分层的层厚，但是最好落在1000至3000埃的范围内。
根据本发明，接下来，第二n区多膜层6是由第三氮化物半导体膜和具有不同于第三氮化物半导体的成分的第四氮化物半导体膜构成。至少每个第三和第四氮化物半导体膜之一被做为选择叠置(总共至少两层膜)。最好是三种膜并且最好至少两种膜(至少四层膜)交替地叠置。
第二n区多膜层6的第三和第四膜中的至少一个被设定为具有100埃或更小的厚度，最好是70埃或更小，50埃或更小尤好。另外，第二n区多膜层6的第三和第四膜都被设定为具有100埃或更小的厚度，最好是70埃或更小，50埃或更小尤好。第二n区多膜层6是用将会是超晶格结构的薄膜形成的，以使第二n区多膜层6的结晶度增强从而提高发光强度。
至少第三和第四膜之一具有100埃或更小的厚度，这比临界的弹性厚度薄，以使结晶度改善。在此，这样的薄膜的结晶度改善，然后在该薄膜上成形的另一膜也可以以改善的结晶度形成，以使第二n区多膜层作为一个整体具有优良的结晶度，从而提高发光强度。
而且，第三和第四膜都有100埃或更小的厚度，它们都比临界的弹性厚度薄，所以与形成单个分层的层的情况或第三和第四膜之一具有临界弹性厚度的情况相比，进一步提高氮化物半导体膜的结晶度。在此，第三和第四氮化物半导体膜两者的厚度都是70埃或更小，第二n区多膜层6是超晶格结构形成的，所以可以获得更进一步改善的结晶度。由于第二n区多膜层6担当缓冲层，在第二区多膜层6上形成的激活层7可以是以很高的结晶度形成的。
如上所述，本发明具有不同p型杂质浓度的三层与第一和第二n区多膜层结合，所以可以获得具有很高的发光强度和低的Vf的光发射器件。这种原因尚无清楚地解释，但是推测上说，在第二n区多膜层上形成的激活层的结晶度被改善。
在第二n区多膜层6中的夹持第四氮化物半导体膜的相邻的两个第三氮化物半导体膜具有彼此相同的厚度或不同的厚度。
在第二n区多膜层6中的夹持第三氮化物半导体膜的相邻的两个第四氮化物半导体膜具有彼此相同的厚度或不同的厚度。
特别是，第三和第四氮化物半导体膜分别是用InGaN和GaN制造的，随着第三氮化物半导体膜靠近激活层，InGaN的每个第三氮化物半导体膜的厚度可以是厚的或薄的，以使第二n区多膜层的折射率可以是实质上并且逐渐地变化的。因此，生成的氮化物半导体层获得与它具有实质上梯度成分的情况相同的效果。按这样形成的器件要求光束波导象一激光器件，光束波导是由多膜层形成的，所以激光束的模式可以调整。
而且，在第二n区多膜层6的夹持第四氮化物半导体膜的相邻的两个第三氮化物半导体膜具有彼此相同的成分或不同的成分。
另外，在第二n区多膜层6的夹持第三氮化物半导体膜的相邻的两个第四氮化物半导体膜具有彼此相同的或不同的第三组元素的成分比。
特别是，第三和第四氮化物半导体膜分别是用InGaN和GaN制造的，随着第三氮化物半导体膜靠近激活层，InGaN的每个第三氮化物半导体膜的In成分比逐渐地增加或减少，以使这样形成的氮化物半导体的第二n区多膜层实质上具有梯度成分而且它的折射率可以是不同的。应予说明的是，随着In成分比降低，折射率也降低。
第二n区多膜层6可以被形成为与激活层间隔开，最好与激活层接触。与激活层接触形成的第二n区多膜层6有助于增强发光强度。
在此，第二n区多膜层6与激活层形成接触，它的接触激活层的第一叠层(阱层或阻挡层)的第一膜可以是第三氮化物半导体膜或第四氮化物半导体膜，而且没有明确的限定第三和第四氮化物半导体膜的分层的顺序。虽然图1示出与激活层7形成接触的第二n区多膜层6，另一n型氮化物半导体层可以插入在激活层7和第二n区多膜层6之间。
第三氮化物半导体膜是用包含In的氮化物半导体制造的，或者最好是InkGa1-kN(0＜k＜1)的三元的化合物，特征是下标k最好是不大于0.5，不大于0.2尤好。另一方面，第四氮化物半导体膜可以是由任何相配的氮化物半导体制造，它不同于第三氮化物半导体膜的氮化物半导体。虽然没有明确的限定，但是第四氮化物半导体膜可以是用以分子式InmGa1-mN(0≤m＜1，且m＜k)表示的二元的或三元的化合物制造，它具有比第三氮化物半导体膜更高的能带隙，以具有优良的结晶度。第四氮化物半导体膜最好可由GaN制造，以便具有优良的结晶度。因此，第三和第四氮化物半导体膜最好分别由InkGa1-kN(0＜k＜1)和InmGa1-mN(0≤m＜1，和m＜k)制造(GaN尤好)。第三和第四氮化物半导体膜分别由InkGa1-kN(k≤0.5)和GaN制造尤好。
第三和第四两者，或其中任何一个，可以是掺杂n型杂质的，或是没有掺杂的。为了改善它的结晶度，膜最好是可以调节掺杂的，最好两者都是不掺杂的。应注意到在此第三和第四氮化物半导体膜都是掺杂的，它们的杂质浓度可以是彼此不同的。
应予说明的是，其中任一个以n型杂质掺杂的第三和第四氮化物半导体膜的层被称为调节掺杂层，这样的调节掺杂层有助于更高的发光强度。
按照元素周期表从IV或VI组中选择的如Si、Ge、Sn和S被用作n型杂质，最好使用Si或Sn作为n型杂质。杂质浓度被调整为将不大于5×1021/cm3，最好是不大于1×1020/cm3。如果杂质浓度大于5×1021/cm3，氮化物半导体膜的结晶度将变差，从而减低了发光强度。这也适用于该层为调节掺杂的情况。
根据本发明，多量子阱结构的激活层7是由包含In和Ga的氮化物半导体形成的，最好是InaGa1-aN(其中0≤a＜1)。另外，虽然激活层7可以是用n型或p型杂质掺杂的，但最好是不掺杂(不用添加杂质)，以致可以获得具有窄到发射波长一半宽的强的光带对光带的光放射。激活层7可以用n型杂质或p型杂质中的任一种掺杂，甚至可用两者掺杂。在此激活层7是以n型杂质掺杂的，与不掺杂的激活层7相比，可以进一步增强光带对光带光发射强度。另一方面，激活层7是用p型杂质掺杂的，所以峰值波长朝向能级小到0.5eV以及使光谱的半宽度加宽的方向偏移。用n型和p型两种杂质掺杂的激活层具有比只是以p型杂质掺杂的激活层发出的光更大的发光强度。特别是，其中形成用p型掺杂物掺杂的激活层，激活层较好具有n型电导率，作为一个整体是用n型掺杂剂例如Si在其中掺杂。为了生长具有优良的结晶度的激活层，激活层较好是不用杂质掺杂，那就是说，不掺杂。
另外，根据实施例1，具有单一量子阱结构形成的激活层的器件具有如多量子阱结构的激活层几乎一样好的静电耐压，虽然前者具有的发光强度小于后者的发光强度。
形成激活层7的阻挡层和阱层的分层顺序可以由阱层开始并以阱层终止，或以阱层开始并且以阻挡层终止。做为选择，顺序可以以阻挡层开始和以阻挡层结束或以阻挡层开始并且以阱层终止。阱层有调整为不大于100埃的厚度，最好是不大于70埃，不大于50埃尤好。虽然没有明确的限定，阱层厚度的最低的限制可能符合单个原子层的厚度，并且最好不小于10埃。如果阱层大于100埃，发光强度将难以增加。
另一方面，阻挡层的厚度被调整到不大于2,000埃，最好不大于500埃，不大于300埃尤好。虽然没有明确的限定，可使阻挡层厚度的最低限制符合单个原子层的厚度，并且最好是不小于10埃。如果阻挡层的厚度落在上面规定的范围内，可以方便地增加发光强度。另外，并未将激活层7的总厚度明确限制为特定的值，但是激活层7可以具有的总膜厚度，可以是考虑到所期望的最终结果LED器件的波长，通过调整叠层的阻挡层和阱层的数量以及/或者它们的分层顺序得到的。
根据本发明，p覆层8是作为具有p型杂质的多膜层或单个分层的层形成的，以使它的浓度可以包含处于p型低掺杂层9和高掺杂p接触层10之间的中间浓度(中等掺杂)。
下文将描述用多膜层(超晶格结构)制造的p覆层8。用多膜层制造的p覆层在下文中称作多膜p覆层。
组成多膜p覆层的膜是包含Al的第一氮化物半导体膜和具有与第一氮化物半导体膜不同的成分的第二氮化物半导体膜。第一和第二氮化物半导体膜中的至少一种包括p型杂质。将在下文中改为描述第一和第二氮化物半导体膜彼此具有不同成分的情况，这是由于它们彼此具有不同的能带隙。
根据本发明，通过交替地叠层第一氮化物半导体膜和具有大于第一氮化物半导体膜的能带隙的第二氮化物半导体膜可以形成多膜p覆层8。至少第一和第二氮化物半导体膜之一包含p型杂质，并且p型杂质浓度可以是相同的或不同的。
第一和第二氮化物半导体膜的厚度被调整到100埃或更小，最好是70埃或更小，在10至40埃范围内尤好。两个膜的厚度可以是相同的或不同的。每一层膜具有上述范围内的厚度，使每一层厚度比临界弹性厚度薄，从而与氮化物半导体层的厚的层相比具有优良的结晶度。因此，可以生长掺杂p型杂质的具有较高载流子浓度和被降低的电阻率的p层，以便可以降低Vf和阈值。多膜层是通过叠层具有上面规定的膜厚度的多个两种类型(作为一对)膜生长的。第一和第二氮化物半导体膜中的任何一个是用比其它膜更多的时间淀积的。特别是，第一氮化物半导体膜首先并且也是最后叠层的。并且可以通过调整第一和第二氮化物半导体膜的厚度和叠层数，设定多膜p覆层8的总厚度。虽然没有明确限定多膜p覆层8的总厚度为2000埃或更小，但最好是1000埃或更小，500埃或更小尤好。层的总厚度落在上述范围内，所以它的发光强度可以增加并且Vf可以降低。
第一氮化物半导体膜是由至少包含Al并以分子式AlnGa1-nN(在此0＜n≤1)表示的氮化物半导体形成的。同时，第二氮化物半导体膜由二元或三元化合物氮化物半导体形成的，例如AlpGa1-pN(在此0≤p＜1以及n＞p)或InrGa1-rN(在此0≤r≤1)。在此，p覆层8由交替地叠层第一和第二氮化物半导体膜的多膜层生成，p型多膜层的Al成分比将被称为整个该层的平均比。而且，在此，正如在下文中描述的，p型低掺杂层9是由AlsGa1-sN(在此0＜S＜0.5)形成的，或者是以包括AlsGa1-sN膜(在此0＜s＜0.5)的多膜结构生成的，多膜p覆层的Al成分比最好被调整为大于p型低掺杂层9的Al成分比，以使发光强度和静电耐压可以有利地改善。
另外，p覆层8是由超晶格结构形成的，以使器件具有改善的结晶度，降低的电阻率，以及降低的Vf。
以下将描述中等掺杂p覆层8的p型杂质浓度。
第一和第二氮化物半导体膜的p型杂质浓度可以是彼此相同的或者不同的。
首先，将描述第一和第二氮化物半导体膜的型杂质浓度彼此是不同的情况。
在此，第一和第二氮化物半导体膜的p型杂质浓度是彼此不同的，例如，具有大于第二氮化物半导体膜的能带隙的第一氮化物半导体膜的p型杂质浓度可以被调整为大于第二氮化物半导体膜的p型杂质浓度。
作为替换，具有能带隙大于第二氮化物半导体膜的第一氮化物半导体膜的p型杂质浓度可以被调整为小于第二氮化物半导体的p型杂质浓度。
如上所述，具有不同p型杂质浓度的第一和第二氮化物半导体膜的形成可以降低阈电压、Vf等。
这是因为，具有导致高载流子密度的高杂质浓度的第一氮化物半导体和具有导致在多膜p覆层8中高载流子迁移率的低杂质浓度的第二氮化物半导体膜的形成，可能引起来自具有高载流子密度的膜的大量的载流子在具有高载流子迁移率的膜中移动，以致多膜层的电阻率可以降低。因此，该器件具有如上面所提到的降低的阈电压，及Vf。
应予说明的是，在此，第一和第二氮化物半导体膜是以彼此不同的p型杂质浓度形成的，具有低的p型杂质浓度的膜最好是不掺杂的，以便可以进一步降低阈电压、Vf(正向电压)等。
在此，第一和第二氮化物半导体膜具有彼此不同的p型杂质浓度，第一氮化物半导体膜的p型杂质浓度被调整为使得多膜层的平均p杂质浓度大于低掺杂层9的p杂质浓度，并小于p接触层10的p杂质浓度。特别是，第一氮化物半导体膜的p型杂质浓度被调整为落在5×1017/cm3至1×1021/cm3的范围内，最好是5×1018/cm3至5×1020/cm3范围内。
当第一氮化物半导体膜的p型杂质浓度大于5×1017/cm3时，进入激活层7的注入效率被提高，导致更高的发光强度和较低的Vf。而且，在第一氮化物半导体的p型杂质浓度小于1×1021/cm3的情况下，结晶度显示出趋向向好。
在此，第一和第二氮化物半导体膜具有彼此不同的p型杂质浓度，第二氮化物半导体膜的p型杂质浓度被调整为使多膜层的平均p杂质浓度大于低掺杂层9的p杂质浓度，并小于p接触层10的p杂质浓度。特别是，虽然没有对其明确，但第二氮化物半导体膜的p型杂质浓度不足第一氮化物半导体膜的p型杂质浓度的十分之一，或者最好是不掺杂的。然而，第二氮化物半导体膜具有的厚度薄到以致使在第一氮化物半导体膜内的一些p型杂质扩散到第二氮化物半导体膜中。可考虑第二氮化物半导体膜的迁移率最好不大于1×1020/cm3。
而且，这也适用于可以将具有大于第二氮化物半导体膜的能带隙的第一氮化物半导体膜的p型杂质浓度调整为小于第二氮化物半导体膜的p型杂质浓度的情况。
接下来，将在下文中描述第一和第二氮化物半导体膜两者具有相同的p型杂质浓度的情况。
在这种情况下，第一和第二氮化物半导体膜的p型杂质浓度可以被调整为比p型低掺杂层9的大并且比p接触层10的p型杂质浓度小。特别是，第一和第二氮化物半导体膜的p型杂质浓度范围类似于在第一和第二氮化物半导体膜具有不同的p型杂质浓度情况下的第一氮化物半导体膜的p型杂质浓度范围。在第一和第二氮化物半导体膜有相同的p型杂质浓度的情况下，p覆层8具有小于在它们具有不同p型杂质浓度情况下的结晶度。然而，p覆层8可以容易地以高载流子密度生长，以便具有有利地增加的发光强度。
掺入上述的p覆层的p型杂质是从IIA或IIB组的元素中选择的，例如Mg、Zn、Ca以及Be，最好是Mg、Ca等。
在上述的中等掺杂的多膜p覆层8是通过交替地叠层具有不同p型杂质浓度的多个第一和第二氮化物半导体膜形成的情况下，一种具有较高掺杂的氮化物半导体膜是以p型杂质浓度叠层的，它们是p型杂质浓度向着p覆层8的端部沿着它的厚度方向逐渐地减小(较好是不掺杂)，并在p覆层8的中间附近是较高的。因此，它的电阻率可以有效地降低。
在接下来的下文中，将描述由含p型杂质的AlbGa1-bN(0≤b≤1)制造单一分层的p覆层的情况。由单独一层形成的p覆层8被称为单一分层的p覆层。
本发明描述了单一分层的p覆层8是由AlbGa1-bN(0≤b≤1)氮化物半导体形成的。并且在稍后将讨论的p型低掺杂层9是由AlsGa1-sN(0＜s＜0.5)形成的情况下，单一分层的p覆层8的Al成分比被调整为大于p型低掺杂层9的Al成分比，所以可以方便有利地获得较高的发光强度以及较大的静电耐压。另外，不包含Al的单一分层的p覆层8具有小于包含Al的p覆层的发光强度，但是具有如包含Al的p覆层一样高的静电耐压。
虽然对它没有明确的限定，但为了提高发光强度以及降低Vf，单一分层的p覆层8的厚度是2000埃或更小，最好是1000埃或更小，在500至100埃的范围内尤好。
单一分层的p覆层8的p型杂质浓度被调整为落在5×1017/cm3至1×1021/cm3的范围内，最好是在5×1018/cm3至5×1020/cm3的范围内，以使单一层具有改善的结晶度，从而有利地增加发光强度。
虽然单一分层的p覆层8的结晶度比多膜p覆层小，但几乎像它一样的好，因为是单一分层的层，所以p覆层的制造步骤可以简化。
接下来，按照本发明，以低杂质浓度掺杂的p型低掺杂层9可以是由在一般分子式InrAlsGa1-r-sN(0≤r＜1，0≤s＜1，r+s＜1)表示的多种氮化物半导体形成，最好是由三元化合物氮化物半导体，如InrGa1-rN(0≤r＜1)或AlsGa1-sN(0≤s＜1)形成；由GaN的二元氮化物化合物半导体形成尤好，这是由于结晶度的原因。因此，p型低掺杂层9是由GaN形成的，以具有改善的结晶度和增加的静电耐压。在此，p型低掺杂层9是用以分子式AlsGa1-sN(0≤s＜1)表示的三元氮化物化合物半导体制造的，三元氮化物化合物半导体的Al成分比(或层9是用多膜层制造的情况下的平均Al成分比)被调整为将小于上述多膜p覆层8或单一分层的p覆层8的平均Al成分比，以使三元氮化物化合物半导体的低掺杂层9引起受到抑制的正向电压(Vf)，而且发光强度和静电耐压改善的有如GaN制造的那样好。
另外，在p型低掺杂层9是由AlsGa1-sN(0＜s＜0.5)的氮化物半导体制造的情况下，p型低掺杂层9的Al成分比小于p覆层8的Al成分比，即使当p型低掺杂层9是比在GaN制造的情况下更薄，也可以形成具有高发光强度和静电耐压的p型低掺杂层9。因此，与GaN的p覆层8相比，生长时间可以缩短。
根据本发明的实施例1，p型低掺杂层9可以是通过交替地叠层两种类型的多个氮化物半导体膜形成为多膜层。可以得到与单一分层的层相似的特性。
在此，p型低掺杂层9可由多膜层形成，最好是一些氮化物半导体膜是用AlsGa1-sN(0＜s＜0.5)制造的，另外一些氮化物半导体膜是用GaN制造的，以使p型低掺杂层9的Al成分比的平均值被调整为小于p覆层8的平均Al成分比。
在p型低掺杂层9是由具有AlsGa1-sN(0＜s＜0.5)制成的氮化物半导体膜或具有用AlsGa1-sN(0＜s＜0.5)制造的多膜层和用GaN制造的氮化物半导体膜构成的情况下，p型低掺杂层9的结晶度可以改善并且静电耐压可以增加。
而且，在p型低掺杂层9是由多膜层形成的情况下，为改善其结晶度，每一层膜的厚度最好在几埃至100埃的范围内。
根据本发明，p型低掺杂层9的厚度在100至10000埃范围内，最好是500至8000埃，1000至4000埃尤好，以便改善发光强度和静电耐压。
另外，在p型低掺杂层9是用AlsGa1-sN(0＜s＜0.5)的氮化物半导体制造的情况下，以及p型低掺杂层9的Al成分比小于p覆层8的Al成分比，或者在p型低掺杂层9是用AlsGa1-sN(0＜s＜0.5)的氮化物半导体膜制造，以及p型低掺杂层9的成分比小于p覆层8的Al成分比的情况下，低掺杂层9的厚度的厚度在100至10000埃范围内，最好是300至5000埃，并且300至3000埃尤好。而且，在p型低掺杂层9是由AlsGa1-sN(0＜s＜0.5)的氮化物半导体制造，p型低掺杂层9的Al成分比小于p覆层8的Al成分比的情况下，即使当p型低掺杂层9比在其它情况下更薄，也可以形成具有优良的特性的p型低掺杂层9。
根据本发明，正如上面描述的，低掺杂层9的p型杂质浓度被调整为要小于p覆层8和p接触层10的p型杂质浓度。
类似于此，具有小于p接触层10和大于p覆层8的p型杂质浓度的p型低掺杂层9生长在p接触层10和p覆层8之间，以使发光强度以及静电耐压可以得到改善。
如图3所示，虽然没有明确限定低掺杂层9的p型杂质浓度，但如果它小于p覆层8和p接触层10的p型杂质浓度，则低掺杂层9的p型杂质浓度在1×1019/cm3或更小的范围内，最好在5×1018/cm3或更小，以便改善静电耐压。低掺杂层9没有p型杂质浓度的特定的最低限制，并且可以是不掺杂的。低掺杂层的p型杂质浓度取决于生长层9时的掺杂量。此外，低掺杂层9的p型杂质浓度与p覆层8的p型杂质浓度和低掺杂层9的厚度有关。因此，即使生长低掺杂层9，并按p型杂质浓度掺杂，p型杂质也从p覆层扩散进入低掺杂层9。因此，低掺杂层9的p型杂质浓度的分布具有与实施例2的图2所示的相似的分布。该分布具有一底部区，在其中最小的p型杂质浓度较好是5×1017/cm3或更大。
接下来，根据本发明，p接触层10以及上述的低掺杂层9可由以一般分子式InrAlsGa1-r-sN(0≤r＜1，0≤s＜1，r+s＜1)表示的各种氮化物半导体形成。并且，为了获得具有优良的结晶度的层，p接触层10最好由三元氮化物化合物半导体形成；由不包括In或Al的GaN的二元氮化物化合物半导体形成尤好，以使p电极可以生长为具有更好的电阻性接触，从而增加发光强度。
为了降低Vf并增加静电耐压，可使p接触层10的厚度落在0.001至0.5微米的范围内，最好在0.01至0.3微米范围内，而在0.05至0.2微米范围内尤好。
虽然可以采用类似于掺入p覆层8的多种拟掺入高掺杂p接触层10的p型杂质，但是p接触层最好掺杂Mg。在此，Mg被掺入p接触层10，可以轻易地实现p型特性和电阻性接触。如果接触层10的p型杂质浓度被调整为大于p覆层8和低掺杂层9的p型杂质浓度，对它的p型杂质浓度则没有明确的限定。但按照本发明，为抑制Vf，使p接触层10的p型杂质浓度落在1×1018/cm3至5×1021/cm3的范围内，最好在5×1019/cm3至3×1020/cm3范围内，而接近1×1020/cm3尤好。
此外，n电极12和p电极11分别被淀积在n接触层4和以p型杂质掺杂的p接触层9上。虽然对它没有明确的限定，n电极12和p电极11的材料可以分别地使用，例如W/Al和Ni/Au。(实施例2)在下文中将描述本发明的实施例2。
实施例2的氮化物半导体器件涉及根据本发明的第二氮化物半导体器件。
实施例2的氮化物半导体器件是用与实施例1的半导体器件类似的方法生长的，只是p型低掺杂层9是不掺杂的，以使p型低掺杂层9的p型杂质浓度被调整为将比p覆层8和p接触层10低，并且也具有p型杂质最小浓度为1×1019/cm3或更小的底部区。
应予说明的是，实施例2的p覆层相当于按照第二氮化物半导体器件的第一p层。
因此，根据实施例2，p型低掺杂层9是不掺杂的，以致杂质是从p覆层8和p接触层10掺杂进入p型低掺杂层9，它的p型杂质浓度被调整为将小于p覆层8和p接触层10的p型杂质浓度，而且它的p型杂质最小浓度被调整为小于1×1019/cm3。
例如图2所示，将p型杂质最小浓度参照作为在p型杂质浓度分布中的最小的杂质浓度的一个点51，如将稍后讨论的那样，它主要是按p型低掺杂层9的厚度调整的。图2示出整个p覆层8、p型低掺杂层9以及p接触层10的p型杂质浓度分布与从接触层10的表面起的厚度的比较，它是根据实验值示意画出的。
正如上面描述的，p型低掺杂层9的p型杂质浓度分布(被称为p型杂质浓度分布)取决于来自相邻层的杂质扩散，p型低掺杂层9的p型杂质浓度是随着沿着p覆层8和p接触层10的厚度远离而较小。并且在p型杂质浓度分布曲线50上，存在p覆层8和p接触层10的双晶接合面之间的杂质浓度的最小点51(p型杂质最小浓度)。
在图2所示分布曲线50中，从低掺杂层9和p接触层10之间的双晶接合面到浓度最小点51的斜率，比从低掺杂层9和p覆层8之间的接合面到浓度最小点51的斜率更为陡峭。
因此，在该分布曲线50中，浓度最小点是临近p接触层10而不是p覆层8形成的。
分布曲线中存在如上所述之斜率的差别的原因被认为是，因为相邻p覆层8的斜率是由在低掺杂层9的成长期间的扩散造成的，相反，相邻p接触层10的斜率是在低掺杂层9生长之后由扩散造成的。
如上面描述的，低掺杂层9的p型杂质浓度取决于来自相邻层的扩散的杂质，它的p型杂质浓度是受到多种条件影响的，例如相邻层的杂质浓度、生长温度、层的厚度，以及相邻层的生长速率和低掺杂层本身。因此，对于低掺杂层9的p型杂质浓度，应该适当地调整如上的生长条件。
根据本发明的实施例2，由于p覆层8和p接触层10的p型杂质浓度是为了获得所要求的器件特性确定的，因此主要应该根据p型低掺杂层9的厚度调整低掺杂层9的p型杂质浓度。例如，即使p覆层的p型杂质浓度无变化，也是p型杂质低掺杂层9越厚，低掺杂层9的浓度最小点51越低。
换言之，根据实施例2的氮化物半导体器件，考虑到p覆层8和p接触层10的p型杂质浓度，p型低掺杂层9的厚度被调整为致使p型低掺杂层9具有将被控制为小于1×1019/cm3的p型杂质浓度最小点。
另外，p型低掺杂层9具有被调整的厚度，厚的足以具有被抑制的p型杂质浓度最小点，但是最好是薄到足以具有超过5×1017/cm3的p型杂质浓度。
由于p型低掺杂层9是较厚的，那么p型杂质浓度分布具有杂质浓度不足1×1019/cm3的加宽的底部区，按照本发明，没有必要阐述这样的较宽的底部区的有利影响。
在根据实施例2的氮化物半导体器件中，因为p型低掺杂层9是作为不掺杂层形成的，所以在p覆层8、p型低掺杂层9和p接触层10之中p型杂质的分布可以分别轻易地调整为中掺杂层、低掺杂层以及高掺杂层。因此，像实施例1一样，该器件可以提高发光强度和静电耐压。
按照实施例2的器件，静电耐压可以提高的原因类似于实施例1，即p型低掺杂层9作为高电阻率层。
实施例2及实施例1的p型低掺杂层9可由一般分子式InrAlsGa1-r-sN(0≤r＜1，0≤s＜1，r+s＜1)表示的任何氮化物半导体形成，最好由三元化合物氮化物半导体，如InrGa1-rN(0≤r＜1)或AlsGa1-sN(0≤s＜1)形成，而以由GaN的二元氮化物化合物半导体形成尤好。如果p型低掺杂层9是由GaN形成的，那么它的结晶度可以改善，而且静电耐压可以提高。在此，p型低掺杂层9用以分子式AlsGa1-sN(0≤s＜1)表示的三元氮化物化合物半导体制成，它的Al成分比最好小于p型多膜层或p型单一分层的层的平均Al成分比(p覆层8的Al成分比)。因此，可以抑制正向电压(Vf)，此外，可以像p型低掺杂层9是用GaN制造的情况一样好地改善发光强度和静电耐压。
应予说明的是，可以通过叠层彼此具有不同成分的两种氮化物半导体膜的多膜层形成p型低掺杂层9，那么形成的器件具有类似于单一分层的层的特性。
而在此p型低掺杂层9是由多膜层形成的，最好是任何用AlsGa1-sN(0＜s＜0.5)制造的氮化物半导体膜，并且p型低掺杂层9的平均值Al成分比小于p覆层8的。
而且，这里的p型低掺杂层9是多膜层形成的，最好是任何由AlsGa1-sN(0＜s＜0.5)制成的氮化物半导体膜，同时其它膜是用GaN制造的，并且p型低掺杂层9的平均Al成分比小于p覆层8的。
如上面描述的，p型低掺杂层9是由具有AlsGa1-sN(0＜s＜0.5)制造的氮化物膜的多膜层，或者具有用AlsGa1-sN(0＜s＜0.5)制造的半导体膜和用GaN制造的氮化物半导体膜的多膜层形成的，以使包含Al的这些膜具有改善的结晶度和提高的静电耐压。
此外，这里的p型低掺杂层9是由多膜层形成的，每层膜的厚度被调整为小于100埃并大于几埃。
应注意到，在本发明的实践中，可以在生长p型低掺杂层9的同时附加p型杂质。
在生长p型低掺杂层9的同时附加p型杂质的情况下，p型低掺杂层9的杂质浓度具有类似于图2所示的p型杂质分布曲线，并且还有调整到较低值的最小点，例如，小于1×1019/cm3，所以可以实现与本实施例相似的效果。
在上面描述的实施例2中，氮化物半导体层的优选结构(多膜层或单一分层的层，成分和杂质浓度等)并不像上面所述及的那样，而是与实施例1相似，由该结构产生的效果也是与实施例1相似的。
根据本实施例，激活层7可以是由多量子阱结构或单量子阱结构形成的。
按照实施例2，具有单量子阱结构形成的激活层7的器件具有比由多量子阱结构形成的激活层7低的发光强度。两个器件都同样地并且实质上改进的静电耐压。
如上面描述的，在实施例2的氮化物半导体器件中，在p覆层8、p型低掺杂层9和p接触层10三层中的p型杂质浓度分布被调整为中掺杂层、低掺杂层和高掺杂层。如果p型低掺杂层9的p型杂质浓度被调整为小于p覆层8和p接触层10的p型杂质浓度，它的最小点小于1×1019/cm3，p型低掺杂层9的p型杂质浓度并不限定于此。换言之，根据本发明，在上述条件之下，p覆层8的p型杂质浓度可以是与p接触层10的p型杂质浓度相同的，或者大于它。
如此所形成的具有单量子阱结构的激活层的器件具有提高的静电耐压，并且，如此所形成的具有多量子阱结构的激活层的器件具有提高的发光强度和静电耐压。
而且，为了使p区层具有p型特性和降低的电阻率，队本发明的氮化物半导体器件执行退火步骤。由于该退火步骤在日本的专利JP-2540791中已描述，它被结合在此作为参考，在通过汽相处延生长掺杂p型杂质的氮化物基化合物半导体之后，掺杂p型杂质的氮化物基化合物半导体被热暴露在400℃的温度的气氛中，以致促使氢从氮化物镓基化合物半导体中出来，从而具有p型特性的半导体。
虽然在下文中揭示几个举例，但本发明并不特别地限定于此。
下面参照图1说明例1。
蓝宝石的基片1(C面)被设置在H2流动的MOCVD反应器内，该基片的温度被设定为1050℃，该基片1被清洁。(缓冲层2)随后，生长温度被降低到510℃，厚度约为100埃的GaN构成的缓冲层2生长在基片1上，其中以H2作为载体气体以及NH3和TMG(三甲基镓)作为材料气体流入反应器中。(不掺杂的GaN层3)在生长缓冲层2之后，仅保留TMG，并使该基片的温度增加到1050℃。在温度稳定之后，TMG和NH3的材料气体和H2的载体气体再一次流入反应器，以在缓冲层2上生长厚度1.5微米的不掺杂GaN层3。(n接触层4)
当生长温度被保持在1050℃的时候，使TMG和NH3的材料气体以及SiH4的杂质气体流入反应器，以便在不掺杂的GaN层3上生长掺杂Si之GaN、且厚度为2.265微米的n接触层4，所述Si杂质浓度为5×1018/cm3。(第一n区多膜层5)只有SiH4气体被保留而且基片温度被保持在1050℃，生长包含三层膜，即下层膜5a、中间膜5b和上层膜5c的第一多膜层5。使TMG和NH3的材料气体流入反应器，以生长厚度为2000埃的不掺杂的GaN的下层膜5a。接下来，使SiH4杂质气体附带流入该反应器，以生长掺杂具有杂质浓度为4.5×1018/cm3的Si的GaN、且厚度为300埃的中间膜5b。最后，保留杂质气体，保持生长温度，以生长厚度50埃不掺杂的GaN的上层膜5c。(第二n区多膜层6)接下来，在相同的生长温度下，生长厚度40埃的不掺杂的GaN的第四氮化物半导体膜。而且在生长温度设定为800℃之后，使TMG、TMI以及NH3的材料气体流入反应器，以生长厚度20埃不掺杂的In0.13Ga0.87N的第三氮化物半导体膜。通过重复这些步骤，交替地叠层第四和第三氮化物半导体膜十次，而且最终以40埃的厚度叠层第四氮化物半导体膜，以完成厚度为640埃的超晶格结构的第二n区多膜层6。(激活层7)为了生长激活层7，叠置用不掺杂GaN构成的厚度200埃的阻挡层，生长温度被设定为800℃，然后使用TMG、TMI以及NH3在其上淀积厚度30埃的In0.4Ga0.6N构成的阱层。这些步骤重复四次。在那上面叠置厚度200埃的不掺杂的GaN构成的另一阻挡层。激活层7具有总厚度1120埃的多量子阱结构。(中等掺杂多膜p覆层8)在生长温度设定为1050℃之后，使TMG、TMA(三甲基铝合金)和NH3的材料气体，Cp2Mg(环戊二烯基)的杂质气体，H2的载体气体流入该反应器，以叠层厚度为40埃的、以5×1019/cm3浓度掺杂Mg的p型Al0.2Ga0.8N制成的第一氮化物半导体膜。然后生长温度设定为800℃，使TMG、TMA和NH3的材料气体，Cp2Mg的杂质气体，H2的载体气体流入该反应器，以叠层厚度为25埃的、以5×1019/cm3浓度掺杂Mg的p型In0.03Ga0.97N制成的第二氮化物半导体膜。按照第一和第二氮化物半导体膜的次序重复这些步骤五次。最后，在其上叠置40埃厚度的另一第一氮化物半导体膜，以完成具有超晶格构造的、厚度为365埃的多膜p覆层8。(p型低掺杂层9)将生长温度设定为1050℃，使TMG和NH3的材料气体、H2的载体气体流入反应器，以叠置由厚度2000埃的不掺杂GaN构成的p型低掺杂层9。虽然p型低掺杂层9是用不掺杂GaN材料叠置的，当p型低掺杂层9被叠层在多膜p覆层8上的时候，在多膜p覆层8中掺杂的杂质Mg会扩散入p型低掺杂层9。此外，如上所述，当在p型低掺杂层9上叠层高掺杂p型接触层10的时候，掺杂在高掺杂p型接触层10中的杂质Mg也扩散入p型低掺杂层9。因此，低掺杂层9显示p型特性。
如图2所示，低掺杂层9的Mg杂质浓度分布具有最小值2×1018/cm3，以及与在p覆层8和低掺杂层9之间接合面相邻的p覆层8相类似的值。低掺杂层9的Mg杂质浓度的分布是，从p覆层8到与在低掺杂层9和p接触层10之间的接合面(仅在p接触层10形成前)相邻的最小值逐渐减小。(高掺杂p接触层10)将生长温度设定为1050℃，使TMG和NH3的材料气体，Cp2Mg的杂质气体，H2的载体气体流入反应器，以叠置掺杂1×1020/cm3浓度之Mg的、厚度为1200埃的p型GaN制成的P接触层。在生长p接触层10以及温度变凉到室温之后，在N2气氛中以700℃温度对晶片退火，使这些p型层具有较小的电阻率。
在退火之后，从反应器中取出所得的晶片，在p接触层10的顶表面上形成所要的掩膜，从p接触层10的一侧蚀刻晶片，使n型接触层4的表面暴露，如图1所示。
在蚀刻之后，在p接触层10的大体整个表面上相继形成含有Ni和Au的200埃的透明的p电极11，以及由Au制成的、厚度0.5微米的p电极垫12。同时，通过蚀刻步骤，在暴露的表面上形成含有W和Al的n电极12。因此，完成了LED器件。
这种LED器件具有在20mA正向电流和3.5V正向电压下发射峰值波长为520nm的光的光电特性。与那些多量子阱结构的常规LED器件相比，正向电压低了大约1.0V，而发光强度提高到2倍。所得到的LED器件具有比常规LED器件大到1.5倍的反向静电耐压和大到2倍的正向静电耐压。
常规LED器件是通过相继淀积由GaN制成的第一缓冲层、由不掺杂的GaN制成的第二缓冲层、由掺杂Si的GaN制成的n接触层，类似于例1的多量子阱结构的激活层，用Al0.1Ga0.9N制成掺杂Mg的单一分层的层，以及用GaN制成掺杂Mg的p接触层。[例2]所制成的另一个LED器件，除了激活层7是按下述被形成之外，它与例1类似。因此，不再对它做进一步的说明。(激活层7)叠置由不掺杂的GaN制成的厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.3Ga0.7N制造的厚度30埃的阱层。将这些步骤重复6次，最后，叠层另一阻挡层，使每一阱层由两个表面上的阻挡层夹持。因此，例2的激活层被生成为厚度1930埃的多量子阱结构。所得的LED器件以20mA的正向电流发射峰值波长470nm的纯蓝色光，并具有类似例1的良好的光、电特性。
再制成另一个LED器件，除激活层是按下述被形成之外，它与例1相似。因此，将不再对其作进一步解释。(激活层7)叠置由不掺杂的GaN制成的、厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.3Ga0.7N制造的、厚度为30埃的阱层。将这些步骤重复5次，最后，叠层另一阻挡层，使每一阱层由两个表面上的阻挡层夹持。因此，例3的激活层7被生成为厚度1650埃的多量子阱结构。
所生成的LED器件在20mA正向电流下发射峰值波长470nm的纯蓝色光，而且具有类似于例1的良好的光、电特性。[例4]制成另一个LED器件，除了激活层7是按下述被制成的之外，它与例1类似的。因此，不再对它做进一步解释。(激活层7)叠置由不掺杂的GaN制成的、厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.35Ga0.65N制成的厚度30埃的阱层。将这些步骤被重复6次，最后，叠层另一阻挡层，使每一阱层由两个表面上的阻挡层夹持。因此，例4的激活层7被生成为厚度1930埃的多量子阱结构。
生成的LED器件在20mA正向电流下发射峰值波长500nm的、蓝绿色光，并具有类似于例1的良好的光、电特性。[例5]制成另一个LED器件，除了激活层7是如下述所形成的之外，它与例1类似。因此，不再对它做出更进一步解释。(激活层7)叠置由不掺杂的GaN制成的、厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.35Ga0.65N制造的、厚度为30埃的阱层。将这些步骤被重复3次，最后，叠层另一阻挡层，使每一阱层由两个表面上的阻挡层夹持。因此，例5的激活层7被生成为厚度1090埃的多量子阱结构。
生成的LED器件在20mA正向电流下发射峰值波长500nm的蓝绿色光，并具有类似于例1的良好的光、电特性。[例6]制成另一个LED器件，除了不生长第二n区多膜层6之外，它与例1类似。因此，不再对那些内容做进一步解释。
得到的LED器件所具有的器件特性包括比例1小的发光强度，与例1类似的静电耐压。[例7]制成另一个LED器件，除了多膜层8被有如下述那样改动之外，它与例1类似。因此，不再对那些内容做进一步解释。(单一分层的p覆层8)将生长温度设定为1050℃，使TMG、TMA以及NH3的材料气体，以及H2的载体气体流入反应器，以5×1019/cm3的Mg杂质浓度，生长由Al0.16Ga0.84N制成的、厚度300埃的单一分层的p覆层8。
p覆层8由单一分层结构形成，而不是多膜分结构，所以器件特性，如发光强度比理想的小，但是静电耐压与例1类似。在p覆层8是由单一分层结构形成的情况下，LED器件可以比多膜分层结构形成情况下易于被制成。[例8]制成另一个LED器件，除了N接触层4和第一n区多膜层5的厚度是按下面所述被改动之外，它与例1类似。因此，不再对那些内容做进一步解释。(n接触层4)n接触层4被改变为具有2.165微米的厚度。(第一n区多膜层5)只保留SiH4气体，并使基片被维护在1050℃下，生长第一多膜层5，它包含三层膜，即下层膜5a、中间膜5b及上层膜5c。使TMG和NH3的材料气体流入该反应器，以生长不掺杂GaN的、厚度为3000埃的下层膜5a。接下来，使SiH4的杂质流入该反应器，以生长按4.5×1018/cm3杂质浓度掺杂Si的GaN制成的、厚度为300埃的中间膜5b。再次保留杂质气体，同时保持生长温度，以生长不掺杂的、厚度为50埃的上层膜5c。从而获得总厚度为3350埃的第一n区多膜层5。
生成的LED器件具有与例1相似的良好光、电特性。[例9]制成另一个LED器件，除n接触层4的厚度为4.165微米，以及不掺杂的GaN层3、n接触层4和第一n区多膜层5的总厚度为6.0微米之外，它与例8相似。因此，不再对这些内容做进一步解释。
生成的LED器件具有比例8更良好的静电耐压，并具有类似于例8的其它光、电特性。[例10]制成另一个LED器件，除p型低掺杂层的厚度为3000埃，以及最小值的Mg杂质浓度1×1018/cm3之外，它与例8类似。
生成的LED器件具有与例8相似的光电特性。[例11]制成另一个LED器件，除了包括第一和第二氮化物半导体膜的中掺杂多膜层8、高掺杂p接触层10以及低掺杂层9的Mg杂质浓度分别是1×1019/cm3、5×1019/cm3以及1×1018/cm3之外，它与例8相似。
生成的LED器件具有与例8相似的光、电特性。[例12]制成另一个LED器件，除了中等掺杂多膜p覆层8的第一氮化物半导体膜是以5×1019/cm3的Mg杂质浓度掺杂，以及第二氮化物半导体膜不掺杂之外，它与例8相似。从而，第一氮化物半导体膜具有不同于第二氮化物半导体膜的杂质浓度。中等掺杂多膜p覆层8的平均Mg杂质浓度是2×1019/cm3，与其相邻的低掺杂层9的最小Mg杂质浓度是3×1018/cm3。高掺杂p接触层10的Mg杂质浓度是1×1020/cm3。
生成的LED器件具有与例8相似的光、电特性。[例13]制成另一个LED器件，除了用Al0.05Ga0.95N制成的厚度为1000埃的p型低掺杂层9是由TMG、TMA和NH3的材料气体生长之外，它与例1相似。低掺杂层9被生长成，使低掺杂层9也具有最小的Mg浓度，这是比p覆层8和p接触层10的Mg浓度低的浓度。
生成的LED器件具有与例1相似的光、电特性。[例14]制成另一个LED器件，除了将Cp2Mg的杂质气的流速控制为使由不掺杂的GaN制成的厚度为2000埃的p型低掺杂层9生长为具有8×1018/cm3的最小Mg杂质浓度之外，它与例1相似。
生成的LED器件具有与例1相似的光、电特性。[例15]制成另一个LED器件，除了厚度为1000埃的p型低掺杂层9生长为具有最小值Mg杂质浓度6.4×1018/cm3之外，它与例8类似。
生成的LED器件具有与例8相似的光、电特性。[例16]制成另外两种LED器件，除了n接触层4的厚度分别为5.165微米和7.165微米，以及不掺杂的GaN层3、n接触层4和第一n区多膜层5的总厚度分别是7.0微米和9.0微米之外，它们与例8相似。
生成的LED器件具有比例8稍好的静电耐压，并具有与例8类似的其它光、电特性。[例17]制成另一个LED器件，除了包括由5×1019/cm3的杂质浓度掺杂Mg的第一氮化物半导体膜以及由不掺杂的Al0.2Ga0.8N制成的第二氮化物半导体膜的中等掺杂多膜p覆层8之外，它与例8相似。
生成的LED器件具有与例8大体相似的光、电特性。[例18]制成另一个LED器件，除了第一n区多膜层5包括由GaN制成的厚度为300埃的下层膜5a、由Al0.1Ga0.9N制成厚度为300埃的中间膜5b，以及厚度50埃的上层膜5c之外，它与例8类似。
生成的LED器件具有与例8大体相似并且更好的光、电特性。[例19]制成另一个LED器件，除了第一n区多膜层5包括由不掺杂的Al0.1Ga0.9N制成厚度为3000埃的下层膜5a、由Al0.1Ga0.9N制成的以5×1019/cm3的浓度掺杂的厚度为300埃的中间膜5b，以及由不掺杂的Al0.1Ga0.9N制成的厚度为50埃的上层膜5c之外，它与例8类似。
生成的LED器件具有与例8大体相似并且更好的光、电特性。[例20]制成另一个LED器件，除了第一n区多膜层5包括由不掺杂的Al0.1Ga0.9N制成厚度为3000埃的下层膜5a、由GaN制造的以5×1019/cm3的浓度掺杂的厚度为300埃的中间膜5b，以及由不掺杂的GaN制成的厚度为50埃的上层膜5c之外，它与例8类似。
生成的LED器件具有与例8大体相似并且更好的光、电特性。[例21]制成另一个LED器件，除了n接触层4是由以4.5×1018/cm3浓度掺杂Si的、厚度为4.165微米的Al0.05Ga0.95N制成的之外，它与例8类似。
生成的LED器件具有与例8大体相似的光、电特性。[例22]制成另一个LED器件，除了生长厚度为1500埃的单一分层的不掺杂GaN层替代第一n区多膜层5之外，它与例1类似。
生成的LED器件具有大体与例1相同的光、电特性，虽然静电耐压稍有降低。[例23]制成另一个LED器件，除了第二n区多膜层6包括由In0.13Ga0.87N制成以5×1018/cm3的浓度掺杂的Si第四氮化物半导体膜和第三氮化物半导体膜之外，它与例子1类似。
生成的LED器件具有与例1大体相似的光、电特性。[例24]制成另一个LED器件，除了p型低掺杂层9是通过交替地叠层厚度50埃的不掺杂Al0.05Ga0.95N层和厚度50埃的不掺杂GaN层，以使p型低掺杂层9的总厚度为2000埃之外，它与例1相同。
生成的LED器件具有与例1大体相似的光、电特性。[例25]制成另一个LED器件，除了p覆层8和p接触层10具有1×1020/cm3和1×1019/cm3的p型杂质浓度，以及p型低掺杂层具有不足1×1019/cm3的最小杂质浓度之外，它与例1类似。
生成的LED器件具有与例1大体相似的光、电特性。[例26]制成另一个LED器件，除了p覆层(第一p型层)8是由厚度300埃的掺杂5×1019/cm3浓度的Mg的GaN制成，以及p型低掺杂层9是由不掺杂的GaN层制成的厚度2000埃之外，它与例1类似。
生成的LED器件具有与例1大体类似的光、电特性，只是发光强度稍小于例1的。[例27]制成另一个LED器件，除了p覆层(第一p型层)8是由厚度300埃的掺杂5×1019/cm3浓度的Mg的GaN制成的，以及p型低掺杂层9是由不掺杂的Al0.05Ga0.95N层制成的厚度为2000埃之外，它与例1类似。
生成的LED器件具有与例1大体类似的光、电特性，只是发光强度稍小于例1的。[例28]制成另一个LED器件，除激活层7和p型低掺杂层9是有如下述被制成的之外，它与例9类似。(激活层7)叠置由不掺杂的GaN制成的厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.3Ga0.7N制成的厚度为30埃的阱层。将这些步骤重复5次，使每一阱层由两个表面上的阻挡层夹持。因此，例2的激活层7被生成为厚度1650埃的多量子阱结构。(p型低掺杂层9)p型低掺杂9是由厚度为2000埃、不掺杂TMG、TMA和NH3的Al0.05Ga0.95N层形成的。而且，相邻层内的Mg杂质扩散进入p型低掺杂层9，使p型低掺杂层9具有不足2×1018/cm3的最小Mg杂质浓度。
生成的LED器件具有与例9大体相似并且更好的光、电特性。[例29]制成另一个LED器件，除激活层7是按下述被制成的之外，它与例28类似。(激活层7)叠置由不掺杂的GaN制成的厚度为250埃的阻挡膜，并在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.35Ga0.65N制成的厚度为30埃的阱层。将这些步骤重复6次，使每一阱层由两个表面上的阻挡层夹持。因此，例29的激活层7被生成厚度为1930埃的多量子阱结构。
生成的LED器件具有与例28大体相似并且更好的光、电特性。[例30]制成另一个LED器件，除激活层7是按下述被制成的之外，它与例28类似。(激活层7)叠置由不掺杂的GaN制成的厚度为250埃的阻挡膜，在将生长温度设定为800℃之后，使TMG、TMI和NH3的材料气体以及H2的载体气体流入反应器，以叠置由不掺杂的In0.4Ga0.6N制成的厚度为30埃的阱层。将这些步骤重复4次，使每一阱层由两个表面上的阻挡层夹持。因此，例29的激活层7被生成为厚度1120埃的多量子阱结构。
生成的LED器件具有与例28大体相似并且更好的光、电特性。
本发明的效果如上面的描述中清楚地示出的，根据本发明的第一氮化物半导体器件，可以给出具有多量子阱结构的激活层的氮化物半导体器件，其中发光强度和静电耐压被改善，使其应用被扩展到多种产品。
另外，本发明的第二氮化物半导体器件，可以提供氮化物半导体器件，其中静电耐压被改善，使得氮化物半导体器件能有效地抗静电耐压。
权利要求
1.一种氮化物半导体器件，它包括基片和介于所述基片和一激活层之间的n区氮化物半导体分层结构，其特征在于所述多量子阱结构的激活层包含InaGa1-aN(0≤a＜1)；在所述激活层上形成的p型多膜层，所述p型多膜层包括包含Al的第一氮化物半导体膜，具有与所述第一氮化物半导体膜的成分不同成分的第二氮化物半导体膜，至少所述第一和第二氮化物半导体膜之一含有p型杂质；在所述p型多膜层上形成的p型低掺杂层，它具有比所述p型多膜层低的p型杂质浓度；以及在所述p型低掺杂层上形成的p接触层，它具有比所述p型多膜层更高的p型杂质浓度。
2.根据权利要求1所述的氮化物半导体器件，其特征在于所述p型低掺杂层是AlsGa1-sN(0＜s＜0.5)制成的，而且所述p型低掺杂层具有比所述p型多膜层小的Al成分比。
3.根据权利要求1所述氮化物半导体器件，其特征在于所述p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)所构成的层的多膜分层结构形成，而且所述p型低掺杂层的平均Al成分比小于所述p型多膜层的平均Al成分比。
4.一种氮化物半导体器件，它包括基片和介于所述基片和一激活层之间的n区氮化物半导体分层结构，其特征在于所述多量子阱结构的激活层包含InaGa1-aN(0≤a＜1)；在所述激活层上形成的p型单一分层的层，并且由包含p型杂质的AlbGa1-bN(0≤b≤1)制成；在所述p型单一分层的层上形成的p型低掺杂层，它具有比所述p型单一分层的层低的p型杂质浓度；以及在所述p型低掺杂层上形成的p接触层，它具有比所述p型单一分层的层更高的p型杂质浓度。
5.根据权利要求4所述的氮化物半导体器件，其特征在于所述p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)制成的，而且所述p型低掺杂层具有比所述p型单一分层的层小的Al成分比。
6.根据权利要求4所述氮化物半导体器件，其特征在于所述p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)构成的，而且所述p型低掺杂层的平均Al成分比小于所述p型单一分层的层的平均Al成分比。
7.根据权利要求1至6中任一项所述的氮化物半导体器件，其特征在于在所述p型多膜层和p接触层内包含的杂质，或者在所述p型单一分层的层和所述p接触层内包含的杂质被扩散进入所述p型低掺杂层。
8.根据权利要求1至3和7之一所述的氮化物半导体器件，其特征在于所述多膜层具有在5×1017/cm3至1×1021/cm3范围内的p型杂质浓度。
9.根据权利要求4至7之一所述的氮化物半导体器件，其特征在于所述单一分层的层具有在5×1017/cm3至1×1021/cm3范围内的p型杂质浓度。
10.根据权利要求1至9之一所述氮化物半导体器件，其特征在于所述低掺杂层具有小于1×1019/cm3的p型杂质浓度。
11.根据权利要求1至9之一所述的氮化物半导体器件，其特征在于所述p接触层具有在1×1018/cm3至5×1021/cm3范围内的p型杂质浓度。
12.根据权利要求1至9之一所述的氮化物半导体器件，其特征在于所述n区氮化物半导体分层结构包括n区多膜层，它具有由不掺杂的氮化物半导体构成的下层膜、掺杂有n型杂质的中间膜，以及由不掺杂的氮化物半导体构成的上层膜。
13.根据权利要求1至12之一所述氮化物半导体器件，其特征在于所述n区氮化物半导体分层结构还包括在基片上依次形成的不掺杂的GaN层和包含n型杂质的n接触层。
14.根据权利要求13所述氮化物半导体器件，其特征在于在所述n接触层上形成所述n型第一多膜层，并且所述不掺杂GaN层、所述n接触层以及所述n型第一多膜层的总厚度在2至20微米范围内。
15.一种氮化物半导体器件，它包括基片、多量子阱结构的激活层、介于所述基片和激活层之间的n区氮化物半导体分层结构、由p型氮化物半导体构成并形成在所述激活层上的第一p型层、以及在所述第一p型层上形成的p接触层，其特征在于在所述第一p型层和所述p接触层之间插入p型低掺杂层；以及所述p型低掺杂层具有从p接触层起逐渐地降低的p型杂质浓度，并且最小的p型杂质浓度不足1×1019/cm3。
16.根据权利要求15所述的氮化物半导体器件，其特征在于所述p型低掺杂层由不掺杂氮化物半导体制成，并且在所述p接触层和所述第一p型层内包含的杂质扩散入所述p型低掺杂层。
17.根据权利要求16所述的氮化物半导体器件，其特征在于所述p型低掺杂层具有被调整为使得最小的p型杂质浓度小于1×1019/cm3的厚度。
18.根据权利要求15至17任一项所述的氮化物半导体器件，其特征在于所述激活层由至少一层包括由InaGa1-aN(0≤a＜1)构成的多量子阱结构制成。
19.根据权利要求15至18之一所述的氮化物半导体器件，其特征在于所述p型低掺杂层是通过交替地叠置彼此具有不同的成分的两种膜形成的多膜层。
20.根据权利要求15至19任一项所述的氮化物半导体器件，其特征在于所述第一p型层包含Al。
21.根据权利要求20所述的氮化物半导体器件，其特征在于所述第一p型层是通过叠置包含Al的第一氮化物半导体膜和具有不同于第一氮化物半导体膜的成分的第二氮化物半导体膜形成的p型多膜层构成的，而且至少所述第一和第二氮化物半导体膜中的一个包含p型杂质。
22.根据权利要求20或21所述的氮化物半导体器件，其特征在于所述p型低掺杂层由GaN制成。
23.根据权利要求20或21所述的氮化物半导体器件，其特征在于所述p型低掺杂层是由AlsGa1-sN(0＜s＜0.5)制成的，而且所述p型低掺杂层具有比所述p型多膜层小的Al成分比。
24.根据权利要求20或21所述的氮化物半导体器件，其特征在于所述p型低掺杂层由AlsGa1-sN(0＜s＜0.5)构成的层的多膜分层结构形成，而且所述p型低掺杂层的平均Al成分比小于所述p型多膜层的平均Al成分比。
25.根据权利要求24所述的氮化物半导体器件，其特征在于所述p型低掺杂层是通过交替地叠置AlsGa1-sN(0＜s＜0.5)构成的层和GaN构成的层而形成的。
26.根据权利要求15至25之一所述的氮化物半导体器件，其特征在于所述n区氮化物半导体分层结构包括n区多膜层，它具有不掺杂的氮化物半导体构成的下层膜、掺杂有n型杂质的中间膜，以及由不掺杂的氮化物半导体构成的上层膜。
27.根据权利要求15至26之一所述氮化物半导体器件，其特征在于所述n区氮化物半导体分层结构还包括包含n型杂质的n接触层，以及插入在所述基片和所述n接触层之间的不掺杂的GaN层。
28.根据权利要求27所述氮化物半导体器件，其特征在于所述n型第一多膜层形成在n接触层上，而不掺杂GaN层、n接触层以及n型第一多膜层的总厚度在2至20微米范围内。
全文摘要
本发明提供一种具有多量子阱结构激活层的第一氮化物半导体光发射器件,该器件具有改进的发光强度和优良的耐静电压特性,从而能把应用扩展到多种产品中。激活层7是由包含In
文档编号H01S5/323GK1345468SQ00805569
公开日2002年4月17日 申请日期2000年3月27日 优先权日1999年3月29日
发明者谷沢公二 申请人:日亚化学工业株式会社