专利名称：内建有老化电路的芯片及其老化电路和老化方法
技术领域：
本发明是有关于一种老化装置，且特别是有关于一种老化电路及内建有老化电路的芯片。
根据统计资料，芯片成品在完成初期会有高死亡率的问题，因此在芯片封装阶段必须进行老化动作(Burn-in)，藉以滤除初期死亡组件并提升出货产品合格率。
老化动作是在封装完成后，利用老化插座(Socket)将芯片成品设置在老化板(Board)；然后再将老化板及设置其上的芯片成品送入高温老化炉(Oven)、并利用高速切换(High toggle rate)的老化图案(Burn-in pattern)驱动芯片成品达特定时间长度。
以这个例子而言，由于老化动作中需要耐高温的老化板及老化插座、高复杂度的老化图案产生电路，因此实施成本极高。
另外，当需要进行老化动作的芯片为具有多输入端(High pincount)的ASIC组件时，老化插座所需面积、老化插座间隔所需走线、与输入端相等数目的老化图案会减少每片老化板能够置放的芯片数目，使这种老化动作不符合投资效益。举例来说，若每个需要进行老化动作的芯片具有160个输入端、每片老化板能够置放的芯片数目为10、每台老化炉能够置放的老化板数目为30、每次老化时间为12小时，则每个月300K个芯片的产量将会需要5K个芯片同时进行老化动作，也就是需要500片老化板及17台老化炉。
再者，由于老化图案的信号数目与每个芯片的输入端数目相等、且芯片上的电路通常为循序电路，老化图案及其产生电路的复杂度亦会极高。并且，老化图案的信号数目通常很多，因此老化板的布线亦会更显复杂且占去较大面积。
有鉴于此，本发明的主要目的就是提供一种内建于芯片内的老化电路及方法，其可以省掉老化炉必须提供的老化图案、并减少大量芯片在老化动作中需要的硬件成本。
本发明的另一个目的就是提供一种内建于芯片内的老化电路及老化方法，其可以完成晶片阶段老化或简化封装阶段老化的老化图案，且特别适用于多输入端的ASIC组件。
本发明的再一个目的就是提供一种内建于芯片内的老化电路及方法，其可以利用单一控制信号完成老化动作的控制。
本发明的又一个目的就是提供一种内建于芯片内的老化电路及方法，其可以节省耐高温的老化板及老化插座，并大幅降低老化动作的硬件及设计成本。
本发明的更一个目的就是提供一种内建于芯片内的老化电路及方法，其可以利用分割的组合电路达到提高老化图案的切换速率、降低老化图案的突波现象、减少老化插座因腐蚀老化污染而造成的接触不良、克服老化图案因老化炉与老化板拉线距离限制而无法操作于最高芯片频率的问题。
本发明的目的可以通过以下措施来达到一种内建于芯片内的老化电路，包括多数组合电路；以及一老化电路，用以提供一老化图案、并根据一控制信号以传送该老化图案至这些组合电路的输入端。
一种内建于芯片内的老化电路，该芯片具有多数组合电路，该老化电路包括一老化图案产生电路，产生一老化图案；以及多数选择电路，分别耦合于该老化图案产生电路及这些组合电路之间，根据一控制信号以传送该老化图案至这些组合电路的输入端。
一种内建于芯片内的老化电路的老化方法，包括将该芯片上所有电路分成多数组合电路；产生一老化图案；以及选择性地施加该老化图案至这些组合电路的输入端。
本发明提供一种内建有老化电路的芯片，其可达成晶片阶段老化或简化封装阶段老化的老化图案。在这种芯片中，所有电路须分割成数个组合电路。而老化电路则内建于芯片内，藉以提供老化图案、并根据控制信号以将老化图案传送至各个组合电路的输入端。在这个例子中，由于芯片上电路已分成数个组合电路，故老化图案可由简单的计数电路提供，并由单一控制信号控制。另外，将老化电路内建于芯片中，亦可以达成晶片阶段老化，进而省掉老化座、老化板等硬设备。
老化电路通常由于老化图案产生电路及选择电路所组成。其中，老化图案产生电路(如计数电路)可产生老化用的图案信号；每个选择电路(如多任务器(Multiplexer)、传输门、控制开关)则耦合于老化图案产生电路及每个组合电路之间，并根据上述控制信号以将老化图案传送至组合电路的输入端。
在这种内建有老化电路的芯片中，若老化图案产生电路是由计数电路所构成，则计数电路的输出端数目最少要等于所有组合电路的最大输入端数目。
另外，为达上述及其它目的，本发明亦提供一种老化电路，其内建于芯片内、且具有复数组合电路。这种老化电路是由老化图案产生电路及数个选择电路所构成。其中，老化图案产生电路用以产生老化图案；每个选择电路则分别耦合于老化图案产生电路及每个组合电路之间，根据控制信号以将老化图案传送至所有组合电路的输入端。
再者，为达上述及其它目的，本发明亦提供一种芯片老化方法，其步骤主要是首先，将芯片上所有电路分成数个组合电路；然后，产生老化图案、并选择性地施加上述老化图案至所有组合电路的输入端，藉以完成老化动作。
其可以进行晶片阶段老化或简化封装阶段老化的老化图案(Burn-in pattern)。
本发明内建于芯片内的老化电路及方法可以缩短大量芯片的老化时间，或，减少大量芯片在老化动作中需要的硬件成本。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下
图1是本发明内建有老化电路的芯片的实施例；图2A是本发明应用于静态随机存取内存时的控制信号产生电路；图2B是本发明应用于静态随机存取内存时的老化图案产生电路；图2C是本发明应用于静态随机存取内存时的选择电路；图3A~3C是本发明应用于微控制器时的实施例；以及图4是本发明芯片老化方法的流程图。
请参考图1，此为本发明内建有老化电路的芯片的实施例。图中，需要进行老化动作的芯片具有数个组合电路L1、L2、…、Ln及老化电路B。
由于芯片上的电路通常是循序电路(Sequential circuit)，老化图案必须针对各种情况进行设计，其复杂度极高且通常必须储存在内存中。因此，本发明乃将芯片上的电路分成数个组合电路L1、L2、…、Ln。组合电路L1、L2、…、Ln的动作不会受到输入端顺序的影响，因此老化图案可以利用计数电路(Counter)得到。计数电路可以轻易产生组合电路L1、L2、…、Ln在输入端的所有可能状态、并有效增加老化图案的切换速度。
老化电路B则包括一个老化图案产生电路P及数个选择电路S1、S2、…、Sn。其中，老化图案产生电路P(如计数电路)可以产生组合电路L1、L2、…、Ln在输入端的所有可能状态，藉以作为芯片老化图案P1~Pn。每个选择电路S1、S2、…、Sn(如多任务器、传输门、控制开关)则耦合于老化图案产生电路B及每个组合电路L1、L2、…、Ln之间，并根据控制信号CTL以将老化图案产生电路B得到的老化图案P1~Pn送到每个组合电路L1、L2、…、Ln的输入端。
当控制信号CTL为1时，本发明内建有老化电路B的芯片处于正常动作状态。此时，老化图案产生电路B会失能，而选择电路S1、S2、…、Sn则会将正常输入C1、C2、…、Cn送至芯片上的电路(其分割为组合电路L1、L2、…、Ln)。当控制信号为0时，本发明内建有老化电路B的芯片处于老化动作状态。此时，老化图案产生电路B会致能并输出老化图案P1~Pn，选择电路S1、S2、…、Sn则是将老化图案产生电路B得到的老化图案P1~Pn送至芯片上的所有组合电路L1、L2、…、Ln，藉以完成芯片老化动作。
在这个实施例中，由于芯片上电路已分割成数个组合电路L1、L2、…、Ln，老化图案P1~Pn可以利用计数电路轻易完成。另外，由于老化动作(老化图案产生电路B及所有选择电路S1、S2、…、Sn)可由单一控制信号CTL致能，老化板的布线亦会较为简化、且老化板亦能够置放更多芯片。在实际应用中，当老化图案产生电路B是由计数装置组成时，计数装置的输出端数目至少要等于(最好是大于)所有组合电路的最大输入端数目。如此，计数装置才能产生组合电路L1、L2、…、Ln在输入端的所有可能状态。
接着，利用静态随机内存及微控制器为例，说明本发明内建有老化电路的芯片应用。
请参考图2A，此为本发明应用于静态随机存取内存时的控制脉冲及老化控制信号的产生电路。老化脉冲及老化控制信号的产生电路是由串连的反相器(Inverter)I1、I2，电阻R1、R2，晶体管M1，及触发器(Flip-Flop)F1所组成。如虚线左边所示，老化时只需要提供电源VDD、VSS及直流电源VDC；并不需要加电阻及CS\、WE\、OE\、A0~A13、D0、D1等控制信号。
图2B则是本发明应用于静态随机存取内存时的老化图案产生电路。如图2A所示，直流电源VDC提供固定电流I至电阻R2。当I×R2小于晶体管M1的临界电压VTH时，老化脉冲(Burn-ck)为″0″且老化控制信号(Burn-on)为″0″，故老化动作不会激活。此时，静态随机存取内存进行正常的内存动作。而当I×R2大于晶体管M1的临界电压VTH时，老化脉冲开始切换且老化控制信号维持在″1″，故老化动作便会激活。而老化图案产生电路，包括触发器F2、F3，与非门NA1、NA2及计数电路CX1，则根据老化脉冲致能，藉以产生老化图案B0~B14。
图2C即本发明应用于静态随机存取内存时的选择电路。图中，选择电路SX是由数个晶体管组成，其开关由老化控制信号控制。另外，电阻R则有隔离作用。在这个例子中，老化脉冲的频率可经过控制固定电流I的大小而进行调整。
另外，请参考第3A~3C图，此为本发明应用于微控制器时的实施例。在图3A中，微控制器会在运算逻辑单元ALU的每个运算域OP1、OP2前加入多任务器MUX1、MUX2，藉以在老化模式下经由老化图案产生电路P供给老化图案。在图3B中，微控制器会在指令译码器D1前加作多任务器MUX3，藉以在老化模式下经由老化图案产生电路B供给老化图案。在图3C中，微控制器会在记体总线BUS及内存区块MEM间加入多任务器MUX4，藉以在老化模式下经由老化图案产生电路P供给老化图案。利用多任务器的设置于组合电路(如运算逻辑单元、指令译码器、内存区块)与老化图案产生电路之间，芯片老化动作便可由单一控制信号进行控制。
图4即是本发明芯片老化方法的流程图。如图中所示，这种方法首先是将芯片上所有电路分成数个组合电路L1、L2、…、Ln(步骤S1)、Ln)；然后，再利用计数装置或其它装置产生老化图案P1~Pn(步骤S2)；接着，根据控制信号CTL、选择性地施加老化图案P1~Pn至所有组合电路L1、L2、…、Ln的输入端。如此，老化动作便可轻易完成。
综上所述，本发明内建于芯片内的老化电路及方法可以缩短大量芯片的老化时间，或，减少大量芯片在老化动作中需要的硬件成本。
另外，本发明内建于芯片内的老化电路及老化方法可以完成晶片阶段老化或简化封装阶段老化的老化图案，且特别适用于多输入端的ASIC组件。
再者，本发明内建于芯片内的老化电路及方法可以利用单一控制信号完成老化动作的控制。
再者，本发明内建于芯片内的老化电路及方法可以节省耐高温的老化板及老化插座，并大幅降低老化动作的硬件及设计成本。
另外，本发明内建于芯片内的老化电路及方法可以利用分割的组合电路达到提高老化图案的切换速率、降低老化图案的突波现象、减少老化插座因腐蚀老化污染而造成的接触不良、克服老化图案因老化炉与老化板拉线距离限制而无法操作于最高芯片频率的问题。
虽然本发明已以较佳实施例揭露如下，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可做更动与润饰，因此本发明的保护范围当视所附的权利要求保护范围为准。
权利要求
1.一种内建有老化电路的芯片，其特征是包括多数组合电路；以及一老化电路，用以提供一老化图案、并根据一控制信号以传送该老化图案至这些组合电路的输入端。
2.如权利要求1所述的内建有老化电路的芯片，其特征是其中，该老化电路包括一老化图案产生电路，产生该老化图案；以及多数选择电路，分别耦合于该老化图案产生电路及这些组合电路之间，根据该控制信号以传送该老化图案至这些组合电路的输入端。
3.如权利要求2所述的内建有老化电路的芯片，其特征是其中，该老化图案产生电路是一计数电路。
4.如权利要求3所述的内建有老化电路的芯片，其特征是其中，这些选择电路是多任务器。
5.如权利要求3所述的内建有老化电路的芯片，其特征是其中，这些选择电路是传输门。
6.如权利要求3所述的内建有老化电路的芯片，其特征是其中，这些选择电路是控制开关。
7.如权利要求4所述的内建有老化电路的芯片，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
8.如权利要求5所述的内建有老化电路的芯片，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
9.如权利要求6所述的内建有老化电路的芯片，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
10.一种内建于芯片内的老化电路，该芯片具有多个组合电路，其特征是该芯片具有多数组合电路，该老化电路包括一老化图案产生电路，产生一老化图案；以及多数选择电路，分别耦合于该老化图案产生电路及这些组合电路之间，根据一控制信号以传送该老化图案至这些组合电路的输入端。
11.如权利要求10所述的内建于芯片内的老化电路，其特征是其中，该老化图案产生电路是一计数电路。
12.如权利要求11所述的内建于芯片内的老化电路，其特征是其中，这些选择电路是多任务器。
13.如权利要求11所述的内建于芯片内的老化电路，其特征是其中，这些选择电路是传输门。
14.如权利要求11所述的内建于芯片内的老化电路，其特征是其中，这些选择电路是控制开关。
15.如权利要求12所述的内建于芯片内的老化电路，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
16.如权利要求13所述的内建于芯片内的老化电路，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
17.如权利要求14所述的内建于芯片内的老化电路，其特征是其中，该计数电路的输出端数目至少等于这些组合电路的最大输入端数目。
18.一种内建于芯片内的老化电路的老化方法，其特征是包括将该芯片上所有电路分成多数组合电路；产生一老化图案；以及选择性地施加该老化图案至这些组合电路的输入端。
19.如权利要求18项所述的内建于芯片内的老化电路的老化方法，其特征是其中，该老化图案是计数产生。
20.如权利要求19项所述的内建于芯片内的老化电路的老化方法，其特征是其中，该计数步骤是由一计数电路完成。
21.如权利要求18项所述的内建于芯片内的老化电路的老化方法，其特征是其中，该选择性地施加步骤是由一多任务器完成。
22.如权利要求18项所述的内建于芯片内的老化电路的老化方法，其特征是其中，该选择性地施加步骤是由一传输门完成。
23.如权利要求18项所述的内建于芯片内的老化电路的老化方法，其特征是其中，该选择性地施加步骤是由一控制开关完成。
全文摘要
本发明是一种内建于芯片内的老化电路及方法,该电路须分割成数个组合电路。而老化电路则内建于芯片内,藉以提供老化图案、并根据控制信号以将老化图案传送至各个组合电路的输入端。老化电路通常由老化图案产生电路及选择电路所组成。老化图案产生电路(如计数电路)可产生老化用的图案信号;每个选择电路(如:多任务器、传输门、控制开关)则耦合于老化图案产生电路及每个组合电路之间,并根据上述控制信号以将老化图案传送至组合电路的输入端。
文档编号H01L21/66GK1378256SQ0111019
公开日2002年11月6日 申请日期2001年3月29日 优先权日2001年3月29日
发明者林志广 申请人:华邦电子股份有限公司