专利名称：在半导体晶片上形成自行对准金属硅化物接触物的方法
技术领域：
本发明涉及一种在半导体晶片上形成自行对准金属硅化物接触物的方法，且特别有关于一种在金属氧化物半导体(metal-oxidesemiconductor)(MOS)晶体管组件上形成自行对准的隆起源极区与漏极区的方法。
当集成电路的晶体管尺寸(dimension)变得越小，超浅晶体管接面(ultra-shallow transistor junction)就变得在形成电子组件时的一个重要考虑因素。而一种可形成超浅接面的机制为经过形成隆起的，或高起的源极区与漏极区来达成。
构成隆起源极区与漏极区的物质通常与电子组件基板相同，大部份的情况下是硅。隆起源极区与漏极区也可用来在超大型硅积体(ULSI)MOS组件中当作另外的自行对准接触物(contacts)，但首先须将隆起源极区与漏极区金属化。一金属化的硅或金属硅化物，为将硅与金属化合，然后形成于源极区与漏极区上。金属硅化物可择自第VIII族金属硅化物(PtSi，Pd2Si，CoSi2及NiSi2)或TiSi2。
在标准CMOS制备工艺中，低密度离子注入步骤(low-densityimplant step)是利用一多晶硅栅极当罩幕(mask)以在组件基板上形成随后即要变成的轻掺杂漏(lightly-doped drain)(”LDD”)结构区。一氧化层接着形成于组件基板上并围绕着栅极。将氧化层蚀刻后，留下与栅极边缘相邻的氧化层。这些氧化层已知被用来当作氧化间隔物。由于间隔物侧面的尺寸通常非常小，后续的金属硅化物的形成可能会桥接而连接分隔的源极与漏极金属硅化物并造成栅极短路。这就是所谓的自行对准金属硅化物桥接(salicide bridging)。
接着现有方法之后是形成隆起源极区与漏极区。此目地可同时经过硅磊晶的成长以及硅的沉积来完成。磊晶成长所需要的高温可能在注入掺杂离子(impurities implanted)以形成淡掺杂漏极区时造成掺杂离子过度扩散。沉积硅以形成隆起源极区与漏极区的步骤可经过硅的溅镀(sputtering)来完成。现有的溅镀工艺为利用高能量离子轰击(bombard)一硅标的物或一纯硅片以从标的物上移走大多数硅原子。由于被移走的硅原子往任意方向移动，所以硅原子会涂覆(coat)在整个间隔物表面，而要从不需要硅之间隔物表面去除硅则需要额外的步骤。然而，硅去除步骤会损害到间隔物，又需额外的步骤以再形成间隔物。
为了克服现有技术的不足，本发明的目的在于提供一种形成自行对准的隆起源极区与漏极区的方法。
本发明的目的及其它优点将可结合以下说明与权利要求特别指出的方法与结构，配合附图而得以理解。
为达上述目的，以下针对本发明的目的进行具体而详细的说明。本发明的目的为提供一种在一半导体晶片上形成自行对准金属硅化物接触物的方法，上述半导体晶片具有一栅极介电材料层，且至少一复晶硅栅极沉积在上述栅极栅极介电材料层上。此方法包括下列步骤首先于上述栅极与门介电材料层上沉积一间隔物介电材料层。接着遮蔽上述间隔物介电材料层，用以界定出一源极区与一漏极区及让多晶硅栅极露出。再来进行非等向性蚀刻以去除沉积于栅极上之间隔物介电材料及沉积于源极区与漏极区上之间隔物介电材料与栅极介电材料层，而形成与栅极相邻的间隔物介电材料的侧壁间隔物。此法中更进一步包括下列步骤进行直向溅镀以沉积一硅层。接着沉积一金属层，然后加热晶片以诱发介于沉积硅与沉积金属之间的硅化反应，而于上述源极区、漏极区与栅极上形成金属硅化物。
除了上述步骤外，本发明方法同时亦包括了去除沉积于侧壁间隔物上的硅层以及再形成上述侧壁间隔物的步骤。
同时，本发明的另一目的为提供一种在半导体晶片上形成自行对准金属硅化物接触物的方法，此方法可达到在半导体晶片上形成隆起源极区与漏极区，上述半导体晶片包含一栅极介电材料层，且至少一多晶硅栅极沉积在上述栅极介电材料层上。此方法包括下列步骤首先于上述栅极与门极介电材料层上沉积一间隔物介电材料层。接着遮蔽上述间隔物介电材料层用以界定出一源极区与一漏极区及让复晶硅栅极露出。再接着进行非等向性蚀刻以去除沉积于栅极上的间隔物介电材料及沉积于源极区与漏极区上的间隔物介电材料与栅极介电材料层，而形成与栅极相邻的间隔物介电材料的侧壁间隔物。此法中更进一步包括下列步骤进行直向溅镀以沉积一硅层。接着经过上述沉积硅层注入离子于半导体晶片以在晶片上形成源极区与漏极区。
除了上述步骤外，在本发明方法中同时包括在直向溅镀步骤之后沉积一金属层，以及加热晶片以诱发介于沉积硅与沉积金属间的硅化反应的步骤。
另外，在本发明方法中也包括进行沉积一间隔物介电材料层的步骤前，先注入离子以形成轻掺杂漏极区的步骤。
更进一步，本发明的又一目的为提供一种在半导体晶片上形成自行对准金属硅化物接触物的方法，此方法可达到形成半导体电子组件，包括下列步骤首先界定出一基板。接着在上述基板上长成一第一介电材料层。再来沉积一多晶硅层于第一介电材料层上。图案化上述复晶硅层及形成至少一栅极。于上述栅极与第一介电材料层上再沉积一第二介电材料层。遮蔽上述第2介电层用以界定出一源极区及一漏极区及让栅极露出。接着进行非等向性蚀刻以去除沉积于上述栅极上的第二介电材料层及沉积于源极区与漏极区上的第一介电材料层与第二介电材料层，而形成与栅极相邻的第2介电材料的侧壁间隔物。此外，本发明方法中也包括了直向溅镀以沉积一硅层，再经过上述沉积硅层注入离子于上述基板上以界定出源极区与漏极区。
换言之，本发明的目的可以通过以下措施来达到一种在半导体晶片上形成自行对准金属硅化物接触物的方法，该半导体晶片具有一栅极介电材料层，且至少一多晶硅栅极沉积在该栅极介电材料层上，包括下列步骤沉积一间隔物介电材料层于该栅极及该栅极介电材料层上；遮蔽该间隔物介电材料层用以界定出一源极区与一漏极区，及让该多晶硅栅极露出；进行非等向性蚀刻以去除沉积于该栅极上的该间隔物介电材料及沉积于该源极区与该漏极区上的该间隔物介电材料与该栅极介电材料层，而形成与该栅极相邻的该间隔物介电材料的侧壁间隔物。
直向溅镀以沉积一硅层；沉积一金属层；以及加热该晶片以诱发介于该沉积硅与该沉积金属之间的硅化反应而在该源极区、该漏极区与该栅极上形成金属硅化物。
一种在半导体晶片上形成隆起源极区与漏极区的方法，该半导体晶片具有一栅极介电材料层，且至少一多晶硅栅极沉积在该栅极介电材料层上，包括下列步骤于该栅极及该栅极介电材料层上沉积一间隔物介电材料层；遮蔽该间隔物介电材料层用以界定出一源极区与一漏极区，并让该多晶硅栅极露出；进行非等向性蚀刻(anisotropically etching)以去除沉积于该栅极上的该间隔物介电材料及沉积于该源极区与该漏极区上的该间隔物介电材料与该栅极介电材料层，而形成与该栅极相邻的该间隔物介电材料的侧壁间隔物。
直向溅镀以沉积一硅层；以及经过该沉积硅层注入离子于该半导体晶片以在该晶片上形成源极区与漏极区。
一种形成半导体电子组件的方法，包括下列步骤界定出一基板；在该基板上长成一第一介电材料层；在该第一介电材料层上沉积一复晶硅层；图案化该复晶硅层及形成至少一栅极；在该栅极与该第一介电材料层上沉积一第二介电材料层；遮蔽该第二介电材料层用以界定出一源极区及一漏极区及让该栅极露出；进行非等向性蚀刻以去除沉积于该栅极上的该第二介电材料层及沉积于该源极区与该漏极区上的该第一介电材料层与该第二介电材料层，而形成与该栅极相邻的该第2介电材料的侧壁间隔物；直向溅镀以沉积一硅层；以及经过该沉积硅层注入离子于该基板上的界定出源极区与漏极区。
本发明相比现有技术具有如下优点本发明中的上述直向溅镀方式，其优点在于硅的消耗量少几近于零，且沉积的硅深度比现有降低，形成超浅接面。同时依据本发明方法形成自行对准的源极区与漏极区的工艺难度低，施行容易。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，并对权利要求保护范围做更进一步的解释，下文特举出较佳实施例，并配合附图，进行详细说明。
此处的附图，仅仅为用来辅助说明本发明的实施例中各组件的组成、原理及优点。
图1到图7是本发明方法的形成自行对准的隆起源极区与漏极区的方法步骤剖面图。
图号说明2硅基板4栅极氧化层6栅极8介电材料层10硅标的物12硅原子14准直器16直向硅原子18硅层20轻掺杂漏极区(LDD)22源极区与漏极区本发明方法将参照图1至图7进行说明，同时为了方便解释及引证本发明方法的目的，图1至图7以一个MOS晶体管表示之。然而依据此处所披露的本发明方法可轻易地改变而形成多个MOS晶体管。
参照图1，在界定出一硅基板2(silicon substrate)后，一栅极氧化层4(gate oxide)接着形成于硅基板2之上。栅极氧化层4以经过氧化工艺成长的二氧化硅较佳，但亦可由其它已知的介电材料组成，例如氮化硅及氮氧化硅。一多晶硅层经过化学气相沉积法(chemical-vapor deposition)(CVD)沉积于栅极氧化层4上。一光阻(photoresist)涂布于上述沉积多晶硅层的表面上，然后进行图案化(patterned)以去除多晶硅层的部分而形成多个栅极6(gate)，在附图中仅列出一个来代表说明。接着去除光阻，此时栅极6沉积于栅极氧化层4之上，而栅极氧化层4则沉积于硅基板2上。利用栅极6当作罩幕或屏蔽(mask)，进行一低密度的掺杂离子注入(low-density implant ofimpurities)，以在硅基板2形成轻掺杂漏极(LDD)区而成为MOS晶体管。
参照图2，一介电材料层8(dielectric material)沉积于栅极6与门极氧化层4之上。介电材料层8可利用CVD方法(CVD process)沉积，并可由任意已知的介电材料所组成，包括二氧化硅、氮化硅以及氮氧化硅。介电材料层8围绕并相邻于栅极6，围绕范围包括栅极6的顶部及侧壁。一光阻(未图标)涂布于介电材料层8的表面上，然后进行图案化以界定出一源极区与一漏极区。上述图案化的光阻亦让栅极6露出。对此光阻-介电材料-栅极氧化层结构进行非等向性蚀刻以去除沉积在栅极6上的介电材料层8。上述非等向性蚀刻亦去除了沉积于界定源极区与漏极区上的栅极氧化层4以及介电材料层8。因为在栅极6侧壁上的介电材料层8的垂直尺寸(vertical dimension)大于水平尺寸(horizontal dimendion)，一些介电材料层8会在非等向性蚀刻工艺处理后留在栅极6的侧壁上。此留下的介电材料层8如图3所示。
参照图3，该留下的介电材料层8(此后称为侧壁间隔物8)与栅极6的侧壁相邻。此外，栅极氧化层4，除了位于侧壁间隔物8与门极6底下的部分外，其余皆在非等向性蚀刻工艺中被去除。非等向性蚀刻工艺使侧壁间隔物产生一垂直的轮廓，即呈垂直的排列并包含一垂直的侧边表面，上述结构对于本发明之后的溅镀步骤非常重要。
参照图4，本图披露了利用直向溅镀以形成隆起源极区与漏极区的步骤。利用离子来轰击(bombard)一硅标的物10(silicon target)以从硅标的物10移走大多数的硅原子12。如图4所示，硅原子12一开始往任意方向移动。一具有复数垂直开口的准直器14(collimator)位于硅标的物10及MOS晶体管结构之间。准直器14只允许具有主要垂直速率组成(primarily vertical velocity component)的硅原子12通过。直向硅原子16或具有主要垂直速率组成的硅原子12，将只涂覆(coat)于MOS晶体管结构的水平表面上。因此，直向硅原子16将涂覆于界定的源极区与漏极区与栅极6的顶端，就算有直向硅原子16涂覆于侧壁间隔物8的侧边，也会因侧壁间隔物8具有的垂直轮廓而极少发生。
如果有一些硅原子沉积在侧壁间隔物8的侧边上，上述MOS晶体管结构可利用轻含浸于酸中或蚀刻以移去沉积在侧壁间隔物8的侧边上的硅原子。沉积在侧壁间隔物8上的硅原子可同样的于轻蚀刻工艺(light-etching process)中被去除。决定上述轻蚀刻是否应该进行的因素之一为栅极到源极/漏极的漏电(leakage)，上述漏电可在金属硅化物形成之后被量测到。如果监测到真的存在漏电，侧壁间隔物8就应该进行蚀刻以去除至少一部分的侧壁间隔物8。因为进行轻掺杂或轻蚀刻，侧壁间隔物8不太会受损，因此不需要施行侧壁间隔物再成形。然而，若在特殊情况下需用到高品质的侧壁间隔物，就会借着重复上述形成侧壁间隔物8的步骤进行侧壁间隔物的再成形。
参照图5，上述溅镀大体上仅于栅极6表面上及界定的源极区与漏极区上涂覆以硅层18(silicon layers)。硅层18沉积在源极区与漏极区上而成为自行对准的隆起源极区与漏极区。此外，若硅层18沉积在栅极6上且源极区与漏极区已金属化，硅层18就会变成金属硅化物，此金属硅化物可在以后当成自行对准金属硅化物接触物使用。
参照图6，利用栅极6及侧壁间隔物8当罩幕(mask)，进行高掺杂离子注入(heavy implantation of impurities)以在硅基板2界定出源极区与漏极区。
参照图7，显示于图6的离子注入与加热工艺导致扩散的轻掺杂漏极区20(LDD)延伸到栅极6之下。此方法亦同时导致源极区与漏极区22的形成延伸到侧壁间隔物8之下。此外，硅层18可被金属化以形成金属硅化物接触物。此金属硅化物接触物可首先利用施行沉积金属至硅层18，接着加热基板以诱发介于沉积硅层18与上述沉积金属之间的硅化反应而形成。关于光阻，沉积于上述制备过程所造成的如图3所示的结构，然后去除之。硅层18变成金属硅化物18。金属硅化物18形成于栅极6及源极区与漏极区22之上。上述沉积金属可为Ti或任何第VIII族金属，包括Co，Pt，Pd，或Ni，以形成金属硅化物，诸如TiSi2，CoSi2，PtSi，Pd2Si以及NiSi2。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何熟知本领域技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求的保护范围结合说明书与附图所界定者为准。
权利要求
1.一种在半导体晶片上形成自行对准金属硅化物接触物的方法，其特征是该半导体晶片具有一栅极介电材料层，且至少一多晶硅栅极沉积在该栅极介电材料层上，包括下列步骤沉积一间隔物介电材料层于该栅极及该栅极介电材料层上；遮蔽该间隔物介电材料层用以界定出一源极区与一漏极区，及让该多晶硅栅极露出；进行非等向性蚀刻以去除沉积于该栅极上的该间隔物介电材料及沉积于该源极区与该漏极区上的该间隔物介电材料与该栅极介电材料层，而形成与该栅极相邻的该间隔物介电材料的侧壁间隔物。直向溅镀以沉积一硅层；沉积一金属层；以及加热该晶片以诱发介于该沉积硅与该沉积金属之间的硅化反应而在该源极区、该漏极区与该栅极上形成金属硅化物。
2.如权利要求1所述的在半导体晶片上形成自行对准金属硅化物接触物的方法，其特征是其中该沉积金属为Ti，Co，Pt，Pd，或Ni。
3.如权利要求1所述的在半导体晶片上形成自行对准金属硅化物接触物的方法，其特征是其中还包括去除沉积于该侧壁间隔物上的该硅层的步骤。
4.如权利要求3所述的在半导体晶片上形成自行对准金属硅化物接触物的方法，其特征是其中还包括再形成该侧壁间隔物的步骤。
5.一种在半导体晶片上形成隆起源极区与漏极区的方法，其特征是该半导体晶片具有一栅极介电材料层，且至少一多晶硅栅极沉积在该栅极介电材料层上，包括下列步骤于该栅极及该栅极介电材料层上沉积一间隔物介电材料层；遮蔽该间隔物介电材料层用以界定出一源极区与一漏极区，并让该多晶硅栅极露出；进行非等向性蚀刻以去除沉积于该栅极上的该间隔物介电材料及沉积于该源极区与该漏极区上的该间隔物介电材料与该栅极介电材料层，而形成与该栅极相邻的该间隔物介电材料的侧壁间隔物。直向溅镀以沉积一硅层；以及经过该沉积硅层注入离子于该半导体晶片以在该晶片上形成源极区与漏极区。
6.如权利要求5所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中还包括下列步骤于该直向溅镀步骤后沉积一金属层；以及加热该晶片以诱发该沉积硅与该沉积金属之间的硅化反应。
7.如权利要求6所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中该沉积金属为Ti，Co，Pt，Pd，或Ni。
8.如权利要求5所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中还包括了进行该沉积一间隔物介电材料层步骤之前，先注入离子以形成轻掺杂漏极区的步骤。
9.如权利要求5所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中该注入离子步骤为高掺杂离子注入。
10.如权利要求5所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中还包括去除沉积于该侧壁间隔物上的该硅层的步骤。
11.如权利要求10所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中还包括再形成该侧壁间隔物的步骤。
12.如权利要求8所述的在半导体晶片上形成隆起源极区与漏极区的方法，其特征是其中还包括于该注入离子步骤之后，加热该晶片以使该注入离子在该晶片上扩散而形成该轻掺杂漏极区与该源极区与漏极区，且该轻掺杂漏极区延伸至该栅极之下的步骤。
13.一种形成半导体电子组件的方法，其特征是包括下列步骤界定出一基板；在该基板上长成一第一介电材料层；在该第一介电材料层上沉积一多晶硅层；图案化该多晶硅层及形成至少一栅极；在该栅极与该第一介电材料层上沉积一第二介电材料层；遮蔽该第二介电材料层用以界定出一源极区及一漏极区及让该栅极露出；进行非等向性蚀刻以去除沉积于该栅极上的该第二介电材料层及沉积于该源极区与该漏极区上的该第一介电材料层与该第二介电材料层，而形成与该栅极相邻的该第2介电材料的侧壁间隔物；直向溅镀以沉积一硅层；以及经过该沉积硅层注入离子于该基板上的界定出源极区与漏极区。
14.如权利要求13所述的形成半导体电子组件的方法，其特征是其中还包括下列步骤在该直向溅镀步骤之后沉积一金属层；以及加热该晶片以诱发该沉积硅与该沉积金属之间的硅化反应。
15.如权利要求14所述的形成半导体电子组件的方法，其特征是其中该沉积金属为Ti，Co，Pt，Pd，或Ni。
16.如权利要求13所述的形成半导体电子组件的方法，其特征是其中还包括进行该沉积一第二介电材料层步骤之前，先注入离子以形成轻掺杂漏极区的步骤。
17.如权利要求13所述的形成半导体电子组件的方法，其特征是其中该第二介电材料层为由二氧化硅、氮化硅或氮氧化硅所组成。
18.如权利要求13所述的形成半导体电子组件的方法，其特征是其中还包括去除沉积于该侧壁间隔物上的该硅层的步骤。
19.如权利要求18所述的形成半导体电子组件的方法，其特征是其中还包括再形成该侧壁间隔物的步骤。
全文摘要
一种在半导体晶片上形成自行对准金属硅化物接触物的方法,首先界定出一基板。接着于此基板上长成一第一介电材料层,于此第一介电材料层上沉积一多晶硅层。然后进行图案化及形成至少一个栅极后,再于此栅极与第一介电材料层上沉积一第二介电材料层。对第2介电层进行幕罩蚀刻以界定出一源极区及一漏极区。同时进行非等向性蚀刻以形成与栅极相邻的侧壁间隔物的步骤。然后进行平行溅镀以沉积一硅层。接着注入离子于此沉积硅中。
文档编号H01L21/31GK1380684SQ0111048
公开日2002年11月20日 申请日期2001年4月12日 优先权日2001年4月12日
发明者陈怡曦 申请人:华邦电子股份有限公司