专利名称：具有叠层芯片的存储器模块及其制造方法
技术领域：
本发明涉及一种具有叠层芯片的存储器模块及其制造方法，特别是一种符合JEDEC协会所订定具有高容量的存储器模块及其制造方法。
存储器模块是多个动态随机存取存储器(DRAM)芯片焊接在一印刷电路板上所形成。其应用，特别是高容量的存储器模块，更为高科技产品所必须的零组件且影响系统的性能甚大。例如，每一台伺服器或个人计算机都要安装足够的随机存取存储器，从早期个人计算机所需随机存取存储器16MB、32MB或64MB的到伺服器所需随机存取存储器256MB、512MB或1GB的容量都呈几何倍数增加。
目前标准存储器集成电路的最大容量是256Mb、TSOP 54Pin的包装。然而，若要组成1GB的存储器模块，需要32颗标准存储器集成电路。以此为基准设计的存储器模块，不但系统主机的空间无法容纳且存储器模块及模块信号走线亦将超出JEDEC协会所订定的规格而影响效能。如果256MB存储器要增加到512Mb存储器，以64M×4的存储器模块而言，必须要叠层成128M4或64M×8的存储器模块才可达到。亦即，存储器模块的IC数量及体积都要倍增，同时造成主机设计及制造的困难。
针对前述问题，增加动态随机存取存储器芯片的容量是最简单的解决方法，以前述范例而言，如果动态随机存取存储器芯片的容量可增加到128M4或64M×8则可用相同数量及体积的存储器模块达到。但是，动态随机存取存储器芯片的容量增加并非如此容易完成且涉及芯片的制造方法与设计的变更。工业界也已发展另一简单可行的解决方法，亦即将一颗以上的标准存储集成电路并联在一起，藉此叠层成容量增加的存储器模块。
现行具有叠层芯片的存储器模块以下两种方式1.将标准存储器集成电路的接脚直接焊接形成叠层；及2将存储器集成电路的芯片(die)以跳线方式连接。其相关的公知技术有美国专利第5,910,685，5,708,298，5,334,875及5,028,986号等专利案揭露。但是，第一种方式因为标准存储器集成电路有54只接脚且其间隔狭窄而使直接焊接加工困难，第二种方式则因为涉及芯片的制造方法与设计的变更，并非一般存储器模块制造者容易达到。
本发明的主要目的是提供一种存储器模块，其具有简化结构的叠层芯片藉此以降低存储器模块的制造成本。
本发明的另一目的在提供一种存储器模块的制造方法，其是通过表面粘着技术将标准存储器集成电路的接脚焊接在一印刷电路板形成具有叠层芯片的存储器模块。
本发明的又一目的在提供一种存储器模块，其在制造过程中将两个标准存储器集成电路焊接在特别设计的印刷电路板的两侧以形成叠层芯片。因此，存储器模块可分别在印刷电路板的两侧进行表面粘着，在制造时多个存储器模块的每一制造过程皆在同一印刷电路板完成，一贯流程的制造过程可提供一种实际上可大量生产的制造方法。
本发明的再一目的在提供一种存储器模块，其中两个标准存储器集成电路分别焊接在一印刷电路板的两侧以形成具有叠层芯片的存储器模块。因此，可保证存储器模块的接点稳固而提高产品的良率。
为实现本发明的目的，本发明提供一种具有叠层芯片的存储器模块，该存储器模块具有多个标准存储集成电路组形成在一基板上，所述标准存储集成电路组包括一第一标准存储集成电路，具有多个接脚；一第二标准存储集成电路，具有多个接脚且与该第一标准存储集成电路叠层连接；及，第一印刷电路板及第二印刷电路板，分别固定在该第二标准存储集成电路接脚的两侧用以电连接该第一标准存储集成电路的相对接脚。
另外本发明还提供一种标准存储集成电路组的制造方法，该标准存储集成电路组为第一标准存储集成电路通过一对略呈平行的印刷电路板叠层连接在一第二标准存储集成电路上且前述印刷电路板是形成在一印刷电路盘上，包括下列步骤将多个该第一标准存储集成电路粘着在该印刷电路盘各自对应的该印刷电路板上；再将该第二标准存储集成电路粘接在该印刷电路板上对应的位置；及，将完成的该标准存储集成电路组自该印刷电路盘分离。
本发明有鉴于公知技术所存在的问题，因此使用成本低廉的印刷电路板取代直接焊接加工或芯片的制造方法与设计的变更等困难并配合实际上可批量生产的制造方法而使本产品可大量生产。
本发明的具有叠层芯片的存储器模块及其制造方法，其诸多优点与特征将从下述详细说明及附图中得到进一步的了解。
图1为本发明的存储器模块的立体图；图2为图1中标准存储器集成电路组的立体结构图；图3为图2中标准存储集成电路的接脚信号示意图；图4为本发明印刷电路盘的结构示意图，其中图4(a)为印刷电路盘的立体图、图4(b)为印刷电路盘中的印刷电路板部立体图而图4(c)为印刷电路板的接脚信号示意图；图5为本发明的存储器模块制造流程方块图；及，图6为本发明制造流程存储器模块的示意图，其中图6(a)为印刷电路板的侧视图、图6(b)为第一标准存储集成电路焊接到印刷电路板的示意图、图6(c)为第二标准存储集成电路焊接到印刷电路板的示意图而图6(d)为印刷电路盘的完成立体图。
参照图.1，存储器模块1通常是一用于个人计算机、笔记型计算机或伺服器的动态随机存取存储器，存储器模块1可以是同步动态随机存取存储器(SDRAM)规格、双倍数数据传输(DDR)规格或是随机存取存储器总线(RAMBus)规格，且包括一基板10、多个焊接在基板10上的标准存储集成电路组11、形成在基板10一端缘的多个金手指12、定位槽13及定位孔14，其中每一个标准存储集成电路组11由位于上方的第一标准存储集成电路11a及由位于下方的第二标准存储集成电路11b叠层而成，金手指12可与计算机主机的界面端口，例如存储器连接器界面端口，电气连接用以传递数字数据，而定位槽13及定位孔14则与计算机主机的存储器连接器配合以固定存储器模块1在计算机主机上。
图2说明标准存储集成电路组11的结构。标准存储集成电路组11事实上分别由第一印刷电路板111a及第二印刷电路板111b连接叠层第一标准存储集成电路11a及第二标准存储集成电路11b两侧的接脚，而较好的连接方式是使用表面粘着技术(surface mount technology，SMT)。值得注意的是，第一印刷电路板111a及第二印刷电路板111b形成在第二标准存储集成电路11b接脚的两侧且其宽度约略与标准存储集成电路11a的接脚长度相当，所以增加第一印刷电路板111a及第二印刷电路板111b实质上并不会增加叠层芯片的体积而可达到相当于直接焊接两个标准存储集成电路的效果。继续参照图3，其显示第一标准存储集成电路11a及第二标准存储集成电路11b的接脚信号示意图，现行的标准存储集成电路具有平均位于本体平行两侧的54条接脚，其中编号第5、11、44及50号的DQ0、DQ2、DQ5及DQ7接脚分别代表数据线而其他的接脚则为控制信号线及地址线，在下文中将参照标准存储集成电路的接脚编号说明第一标准存储集成电路11a及第二标准存储集成电路11b的叠层连接结构。
本发明的多个标准存储集成电路组11是在同一印刷电路盘20上制造完成，如图4所示，印刷电路盘20包括多个一对平行的第一印刷电路板111a及第二印刷电路板111b，其中每一印刷电路板111a及111b均对应标准存储集成电路的平行接脚。多个第一标准存储集成电路11a粘着在印刷电路盘20各自对应的第一印刷电路板111a及第二印刷电路板111b上，再将第二标准存储集成电路11b粘接在第一印刷电路板111a及第二印刷电路板111b上对应的位置便可完成标准存储集成电路组11的制造，关于存储器模块1的详细制造方法，将于后文详细描述。
进一步参照图4(b)及图4(c)说明印刷电路板111a及111b的结构，其中图4(b)为印刷电路盘20上第一印刷电路板111a及第二印刷电路板111b的部分放大图。如图所示，第一印刷电路板111a及第二印刷电路板111b的宽度约略与标准存储集成电路接脚的宽度相当。由于第一印刷电路板111a及第二印刷电路板111b的构造完全对称相同，所以在下列的描述将只以第一印刷电路板111a说明。第一印刷电路板111a为略呈细长长方体的双面印刷电路板，而具有均匀排置27个点在其上且各点的位置对应标准存储集成电路的一侧接脚，其中编号第5及11点的是形成封闭孔114而其他点则形成贯穿孔112。此外，在第一印刷电路板111a具有贯穿孔112的位置还形成导电线113以电连接贯穿孔112的两侧。同样地，第二印刷电路板111b的第44及50点的亦形成封闭孔114而其他点则形成贯穿孔112且贯穿孔112的两侧也同样具有导电线113。当第一标准存储集成电路11a及第二标准存储集成电路11b通过第一印刷电路板111a及第二印刷电路板111b叠层连接在一起时，除了编号DQ0、DQ2、DQ5及DQ7数据线接脚外，两个标准存储集成电路其他控制信号线及地址线的接脚则完全电连接在一起。值得注意的是，本发明在标准存储集成电路芯片叠层以简化的印刷电路板取代公知技术的直接叠层焊接或改变芯片容量，其原因是降低制造成本且增加产品的稳定度。
图5及图6进一步说明标准存储集成电路组11的详细制造方法。本发明为达成制造方法的自动化，使用如图4所示的印刷电路盘20，该印刷电路盘20具有多对第一印刷电路板111a及第二印刷电路板111b形成于其上。每一对第一印刷电路板111a及第二印刷电路板111b的间距约略大于标准存储集成电路的宽度而相当于接脚的位置。如此，标准存储集成电路的表面粘着技术可直接在印刷电路盘20上完成。以本发明为例，多个标准存储集成电路组11可在同一个印刷电路盘20内完成。另外，为了达到制造方法的自动化，印刷电路盘20还包括形成在一定位点21及形成在第一印刷电路板111a及第二印刷电路板111b两侧的截断线115。所以，在芯片粘着步骤中，皆可通过定位点21而使标准存储集成电路加工位置不致偏移而加工完成的标准存储集成电路组11可经由截断线115与印刷电路盘20分离。
图5及图6说明本发明标准存储器电路组11的制造流程，其中图6(a)为第一印刷电路板111a的侧视图、图6(b)为第一标准存储集成电路11a焊接到第一印刷电路板111a的示意图、图6(c)为第二标准存储集成电路焊接到第一印刷电路板111a的示意图而图6(d)为印刷电路盘20的立体图。在步骤32中首先将印刷电路盘20依定位点21放置到加工机具上，接着在步骤33中再将多个第一标准存储集成电路11a以表面粘着技术焊接到第一印刷电路板111a，如图6(b)所示，在步骤34中再将第二标准存储集成电路11b以表面粘着技术焊接到第一印刷电路板111a，如图6(c)所示，藉以形成具有叠层芯片的标准存储集成电路组11。印刷电路盘20的成品具有多个标准存储集成电路组11，如图6(d)所示，为了确认标准存储集成电路组11的焊接状态，可以在步骤35中直接以整个印刷电路盘20进行检测藉此以了解各个标准存储集成电路组11的焊接状态。如此，不但可以节省测试时间，而且大幅提高测试效率。之后，再将未通过测试的标准存储集成电路组11移去而在步骤36进行维修。由于印刷电路盘20一次可包括20至50对印刷电路板，所以本发明的制造方法可一次同时完成30至50片具有叠层芯片的标准存储集成电路组11而大幅增加制造的效率。经测试通过的印刷电路盘20则在步骤37进行切割，因为印刷电路盘20已预留截断线115，所以切割过程不容易损害到标准存储集成电路组11。最后，在步骤38中将多个标准存储集成电路组11焊接到基板10上以形成具有叠层芯片的存储器模块1。
在详细说明本发明的较佳实施例之后本领域的技术人员可清楚的了解，在不脱离所述权利要求范围与精神下，可进行各种变化与改变，而本发明也不受限于说明书的实施例的实施方式。
综上所述本发明具有诸多优良特性，并解决公知技术在实用上的缺陷与不便，提出有效的解决方法完成实用可靠的装置及制造方法。
权利要求
1.一种具有叠层芯片的存储器模块，该存储器模块具有多个标准存储集成电路组形成在一基板上，所述标准存储集成电路组包括一第一标准存储集成电路，具有多个接脚；一第二标准存储集成电路，具有多个接脚且与该第一标准存储集成电路叠层连接；及，第一印刷电路板及第二印刷电路板，分别固定在该第二标准存储集成电路接脚的两侧用以电连接该第一标准存储集成电路的相对接脚。
2.如权利要求1所述的具有叠层芯片的存储器模块，其中所述印刷电路板上形成对应该标准存储集成电路接脚的多个封闭孔及贯穿孔，且所述贯穿孔连接该第一及第二标准存储集成电路的控制信号线及地址线接脚而所述封闭孔则阻隔第一及第二标准存储集成电路的数据线接脚。
3.如权利要求2所述的具有叠层芯片的存储器模块，其中所述印刷电路板还形成导电线以电连接贯穿孔的两侧。
4.一种标准存储集成电路组，其是用于一存储器模块中，包括一第一标准存储集成电路，具有多个接脚；一第二标准存储集成电路，具有多个接脚且与该第一标准存储集成电路叠层连接；及，一印刷电路板，其上形成对应该标准存储集成电路接脚的多个封闭孔及贯穿孔，且前述贯穿孔连接该第一及第二标准存储集成电路的控制信号线及地址线接脚而前述封闭孔则阻隔第一及第二标准存储集成电路的数据线接脚藉以固定在该第二标准存储集成电路并电连接该第一标准存储集成电路的相对接脚。
5.如权利要求4所述的标准存储集成电路组，其中所述印刷电路板还形成导电线以电连接贯穿孔的两侧。
6.一种标准存储集成电路组的制造方法，该标准存储集成电路组为第一标准存储集成电路通过一对略呈平行的印刷电路板叠层连接在一第二标准存储集成电路上且前述印刷电路板是形成在一印刷电路盘上，包括下列步骤将多个该第一标准存储集成电路粘着在该印刷电路盘各自对应的该印刷电路板上；再将该第二标准存储集成电路粘接在该印刷电路板上对应的位置；及，将完成的该标准存储集成电路组自该印刷电路盘分离。
7.如权利要求6所述的标准存储集成电路组的制造方法，其中还包括直接以整个该印刷电路盘进行检测藉此以了解各个该标准存储集成电路组的焊接状态。
8.如权利要求6所述的标准存储集成电路组的制造方法，其中还包括多个该标准存储集成电路组焊接到一基板上以形成具有叠层芯片的存储器模块。
9.一种印刷电路盘，是用于制造一具有叠层芯片的存储器模块，包括多个一对略呈平行的印刷电路板形成在其上，其上形成对应该标准存储集成电路接脚的多个封闭孔及贯穿孔，且前述贯穿孔连接该第一及第二标准存储集成电路的控制信号线及地址线接脚而所述封闭孔则阻隔第一及第二标准存储集成电路的数据线接脚藉以固定在该第二标准存储集成电路并电连接该第一标准存储集成电路的相对接脚。
10.如权利要求9所述的一种印刷电路盘，其中前述印刷电路盘还形成在所述印刷电路板两侧的截断线。
全文摘要
本发明提供一种存储器模块,其由第一印刷电路板及第二印刷电路板连接叠层第一标准存储集成电路及第二标准存储集成电路两侧的接脚以形成具有叠层芯片的标准存储集成电路组。本发明并提供一种存储集成组的制造方法,其通过表面粘着技术将多个标准存储集成电路的接脚焊接在一印刷电路板形成具有叠层芯片的存储器模块,藉以降低存储器模块的制造成本并增加产品的良率。
文档编号H01L25/10GK1375872SQ0111171
公开日2002年10月23日 申请日期2001年3月20日 优先权日2001年3月20日
发明者李文泉 申请人:宇瞻科技股份有限公司