专利名称：具有上下存储器芯片的存储器系统的制作方法
技术领域：
本发明涉及存储器系统，该存储器系统具有主板上的存储器芯片(下
(down))和连接器，该连接器用于接纳连续模块(continuity module)或
者具有额外存储器芯片(上(up))的存储器模块。
背景技术：
己经提出了存储器系统中的存储器芯片的各种布置。例如，在典型的 同步动态随机存取存储器(SDRAM)系统中，存储器芯片通过双向数据总 线传输数据并通过命令和地址总线接收命令和地址。存储器芯片具有以多 点结构(耦合三个或更多个点)连接到总线的分支线。其他设计包括点对 点信号传输(耦合两个点)。点对点信号传输可以是单向的或双向的。信号 传输可以是单端的或差分的。在一些系统中，地址、命令和写数据可以位 于相同的导线(conductor)上。
很多计算机系统包括其上附着有各种芯片和连接器的主板。主板通常 是印刷电路板(PCB)。主板上的芯片和连接器之间的导线或者位于主板表 面上，或者在主板各层之间。可以由不同材料形成导线，例如包括层间的 通孔。
主板上的连接器接纳通常为PCB的板卡。板卡的实例为存储器模块和 连续模块。存储器模块包括基板，在基板的一侧或两侧上支撑存储器芯片。 双列直插存储器模块(DIMM)是存储器模块的实例。在不使用存储器模块 时，有时在连接器中插入连续模块以终结信号或将导线连接到其他导线。 存储器模块还可以包括用以终结存储器模块所接收的信号的终结电路。连 接器通常包括焊盘或其他导电表面，以接纳存储器或连续模块的金手指 (fmger)或其他导电表面。由于各种原因(例如成本、技术或标准的原因)， 在连接器和模块上的金手指或导电表面的数量上可能有限制。
一些计算机系统在主板上有一些存储器芯片，在存储器模块或主板上的连接器中的其他板卡上具有其他存储器芯片。
通道(channel)包括存储器控制器和存储器芯片之间的一组导线。在 通道上可能有一系列存储器芯片。 一些存储器系统具有一个通道， 一些存 储器系统具有一个以上具有并联模块的通道。模块可以是串联的。
列(rank)是指被一起访问的存储器芯片。可以在存储器模块上设置一 个以上的列，但每个模块有额外多列可能成本很高。
在一些存储器系统中，存储器芯片接收信号并将它们转发到其他存储 器芯片，而且还向下一存储器芯片提供所请求的数据信号。可以通过从最 后一个存储器芯片以环回方式折返或返回的点对点单向返回链路将数据信 号提供给存储器控制器。
已经在芯片组集线器和包括处理器内核的芯片中使用存储器控制器。 一些计算机系统包括无线发射器和接收器电路。
通过以下给出的详细说明和本发明实施例的附图将更完整地理解本发 明，然而，不应理解为将本发明限制在所述的特定实施例，而应理解为它 们仅是为了解释和理解的目的。
图1和2均为示出根据本发明的一些实施例的系统的方框图，所述系 统包括均在主板上的存储器控制器芯片、存储器芯片、模块连接器；
图3为示出根据本发明的一些实施例的存储器模块的方框图4为示出根据本发明的一些实施例的连续模块的方框图5-14均为示出根据本发明的一些实施例的系统的方框图，所述系统 包括至少一个存储器芯片、连接器和模块。
图15为示出根据本发明的一些实施例的系统的方框图，所述系统包括 存储器控制器芯片、存储器芯片和连接器。
图16和17均为示出根据本发明的一些实施例的具有存储器控制器芯 片的系统的方框图。
具体实施例方式
参考图1，存储器控制器芯片12、存储器芯片20-1、 ...20-N和模块连接器24位于主板10上。根据具体实施例，用于存储器芯片20-l…20-N的 方框各自表示一个或一个以上的存储器芯片。导线14-1...14-N和16-1...16-N 表示导线的各种布置，并可以传送写数据、命令、地址、读数据和时钟信 号。导线18-1…18-N可以传送读数据信号和时钟信号。连接器24包括插槽 26，以接纳存储器模块或连续模块。图2和图5-14中的存储器芯片42-l、 210-1 、212-1、 214-1和216-1为方框20-1的实例。存储器芯片可以是DRAM 或其他类型的存储器芯片。图1-3和图5-14中的各种存储器芯片可以全部 相同或者它们中的一些可以不同。
这里所述的存储器芯片20-1...20-N和至少一些其他存储器芯片具有在 不同数量的有效读数据线路(lane)之间变化的能力。例如，存储器芯片可 以在处于X4模式(其中每个芯片有四个有效读数据线路)和X8模式(其 中每个芯片有8个有效数据线路)之间切换。以下给出了在这些模式之间 变化的实例。可以在除X4和X8模式之外的模式之间变化。在一些实施例 中，在启动之后系统正在运行时模式不能改变，在其他实施例中，可以在 热插拔操作中在将存储器模块插入连接器插槽26或从连接器插槽26拔出 时发生变化。
在图2中，存储器控制器芯片32、存储器芯片42-l…42-N和模块连接 器44位于主板30上。用于存储器芯片42-1...42-N的方框各自表示一个存 储器芯片。导线34-1...34-N将命令、地址、写数据和时钟信号从存储器控 制器32传送到存储器芯片42-1…42-N。通过导线38-1...38-N将来自存储器 芯片42-1...42-N的读数据信号提供给存储器控制器芯片32。如果在插槽46 中插入连续模块，则存储器芯片42-1...42-N将导线36-1...36-N上的读数据 信号提供给连续模块，该连续模块通过导线40-1...40-N将读数据信号传递 到存储器控制器芯片32。如果存储器模块位于插槽46中，则导线36-l…36-N 将地址、命令、写数据和时钟信号传送到连接器44，从而由模块上的存储 器芯片接收。通过导线40-1 ... 40-N将来自存储器模块的存储器芯片的读数 据提供给存储器控制器32。导线34-l…34-N、 36-1…36-N、 38-l.,.38-N和 40-l.,.40-N可以是点对点导线。在其他实施例中， 一些导线不是点对点的。 芯片32、连接器44和插槽46可以与芯片12、连接器24和插槽26相同或 不同。图3示出存储器模块50，其具有基板54、金手指56 (与连接器插槽中 的导电元件接触)、存储器芯片60-l…60-N (可以与图l和2中的存储器芯 片相同或不同)和终结电路58 (不要求所有实施例中都包括)。根据具体实 施例，存储器芯片60-1...60-N的方框各自表示一个或一个以上的存储器芯 片。图6、 8、 10、 12和14中的存储器芯片262-l、 264-1、 266-1和268-1 为方框60-l的实例。 一些存储器芯片可以位于基板54的另一侧上。
图4示出连续模块70，其具有基板74、金手指76和终结电路78 (不 要求所有实施例中都包括)。
图5和6示出图2的实例的一些其他细节。在图5中，将连续模块IOO (可以与连续模块70相同或不同)插入在连接器44中。存储器芯片42-1 将读数据信号提供给导线36-1和38-1。芯片42-1的两个输出是无效的或终 结在连续模块100上。连续模块100完成从导线36-1到导电元件104-1、 到连续模块100中的导线106-1以及到导线40-1的通路。将导线38-1和40-1 连接到图2所示的存储器控制器芯片32。在图6中，方式类似但又不同， 当存储器模块120位于连接器44中时，通过导线36-1和导电元件104-1将 地址、控制、写数据和时钟信号提供给存储器芯片262-1。通过导线124-1、 导电元件108-1和导线40-1将来自存储器芯片262-1的读数据提供给存储 器控制器32。于是，在图5和6中，在连接器中不论是连续卡还是存储器 模±央，存储器控制器32都获得相同比特数的读数据。然而，在图5中，存 储器芯片42-l处于提供8个线路的读数据的X8模式，而在图6中，存储 器芯片42-1和262-1均处于X4模式，组合到一起提供8个线路的读数据。 导线线路可以包括一个导线或传送差分信号的两个导线。
以下是对图5-14中的命名原则的描述。存储器芯片(例如图5中的芯 片42-l)包括数字"2+4"、 "4"、 "4"和"6"。这些数字表示存储器芯片的 数据、地址和命令信号输入或输出的数量。还有未由芯片上的数字表示的 时钟输入和输出，但是它们被包含在数字"6.1"和"4.1"中。数字"6.1" 表示6个地址、命令和写数据信号以及1个时钟信号。数字"4.1"表示4 个读数据信号和1个时钟信号。例如，导线34-1包括7个导线线路6个 用于写数据、地址和命令信号，l个用于时钟信号。导线36-l表示4个用 于读数据的导线线路和1个来自芯片42-1的时钟信号导线线路。在图5和6的实例中，芯片42-1和262-1包括未使用的4个输入，但它们可以在其 他实施例中使用。不必要包括这些输入，但如果包括它们会使存储器芯片 更加通用。当然，本发明不限于所示或所述的特定数量的信号或线路或其 他细节。
图7和8类似于图5和6。然而，图5和6的系统包括导线140-1，其 以点到两点的方式通过导电元件138-1连接在导线34-l和连接器144之间。 当将连续模块130插入在连接器144中时，在终结电路134-1中终结导线 140-1上的信号。当将存储器模块150插入在连接器144时，将导线140-1 上的信号提供给芯片262-1。芯片42-1使其"2士4"输出无效，或者在存 储器模块150上终结导线36-1上的信号。连续模块100和130、存储器模 块120和150以及连接器44和144可以相同或不同。
在图9-14中，导线34-1和38-1为图1的导线14-1的实例，导线36-1 为图1的导线16-1的实例，导线40-1为图1中的导线18-1的实例。
图9和图10示出用两个存储器芯片(210-1和212-1 )取代图7和8中 的存储器芯片42-1并在存储器模块260中使用两个存储器芯片(262-1和 264-1)的系统。在实际的系统中，还会有额外的与芯片210-1和212-1以 及与芯片262-1和264-1并联的存储器芯片对。如果芯片210-1、212-1、262-1 和264-1各自具有与图8中的芯片42-1和262-1相同的容量，则图9的存 储器系统的容量是图5和7的存储器系统的两倍，而图10的存储器系统的 容量为图6和8的存储器系统的两倍，其他条件都相同。
参考图9，当将连续模块130插入在连接器144中时，在一些实施例中， 响应于读请求，芯片210-1通过导线224-1、导线36-1、导电元件104-1、 导线106-1、导电元件108-1和导线40-1将读数据信号提供给诸如图1中的 存储器控制器12的存储控制器。通过36-l提供地址、命令、写数据和时钟 信号并通过导线220-1从芯片210-1向芯片212-1转发。还通过导线140-1 将导线220-1上的信号提供给连续模块130的终结电路134-1。
参考图10，以下描述当将在连接器144中插入存储器模块260时的不 同实施例。在一些实施例中，对于特定事务，读请求是针对芯片210-1或芯 片212-1 二者之一，以及是针对芯片262-1或芯片264-1 二者之一。如果读 请求仅针对芯片210-1，则通过导线224-1将读数据信号传递到芯片212-1并由芯片212-1转发到导线38-l。通过终结电路282-1终结由导线36-1传 送的读数据信号。如果读请求仅针对芯片212-1,则通过导线220-1将该请 求转发给芯片212-1。类似地，针对芯片262-1的读请求从导线34-1开始， 通过芯片210-1被转发到导线220-1 ，并通过140-1转发到芯片262-1 。通过 芯片264-1将来自芯片262-1的读数据信号转发到导线270-1。通过导电元 件108-1将导线270-1上的信号传递到导线40-1。通过芯片262-1将针对芯 片264-1的读请求转发到264-1，并将读数据信号提供给导线270-1。通过 芯片210-1转发至芯片212-1的写数据并通过导线220-1进行传递。通过芯 片210-1转发至芯片262-1的写数据并通过导线140-1进行传递。通过芯片 210-1和芯片262-1转发至芯片264-1的写数据并通过导线140-1进行传递。
在其他实施例中，在特定事务中，读请求是针对芯片210-1和212-1这 二者以及芯片262-1和264-1这二者。读数据信号的一部分来自每个存储器 芯片。通过芯片212-1转发读数据信号在芯片210-1中的部分并通过芯片 264-1转发读数据信号在芯片262-1中的部分。类似地，可以将写数据的一 部分写入到每一个中。在一些实施例中，系统可以在(1)和(2)之间切 换(1)在特定事务中读写芯片210-1和212-1这两者之一以及读写芯片 262-1和264-1这两者之一，(2)在特定事务中读写芯片210-1和212-1这 二者以及芯片262-1和264-1这二者。
图11和12的系统类似于图9和10的系统，只是在图11和12中，导 线140-1是连接到导线34-1，而在图9和10中，导线140-1是连接到导线 220-1。图5、 6、 9、 10、 13和14的系统可以被称为级联布置，因为是通过 芯片210-1转发命令、地址和写数据信号，而图7、 8、 11和12的系统可以 被称为点到两点布置，因为是并行向芯片210-1和模块连接器这二者发送初 始命令、地址和写数据。
图13和14的系统类似于图9和10的系统，只是图13和14的系统包 括主板上的两个额外存储器芯片(214-1和216-1)以及存储器模块300上 的两个额外存储器芯片(266-12和268-1)。参考图13和14，将导线36-1 耦合到芯片212-1和214-1之间的导线308-1。在存储器模块300中，终结 电路282-1终结导线36-1上的信号。如同图9和10 —样，特定事务可以针 对下存储器芯片210-1...216-1中的一个以及上存储器芯片262-1...268-1中的一个，或者芯片210-1...216-1中的一个以上的芯片以及芯片262-1...268-1
中的一个以上的芯片。
在图13的情况下(当将连续模块130插入在连接器144中时)，响应 于读事务，四个读数据信号比特位于导线40-1上(来自芯片210-1和/或 212-1)，四个读数据信号比特位于导线38-l上(来自芯片214-1和域216-1)。 在图14的情况下(当将存储器模块300插入在连接器144中时)，响应于 读事务，四个读数据信号比特位于导线38-l上(来自芯片210-1、 212-1、 214-1和域216-1)，四个读数据信号比特位于导线40-1上(来自芯片262-1、 264-1、 266-1和/或216-1)。
图5-14的系统仅示出一个字节线路(其可以包括八个数据导线线路和 两个时钟线路)。实际上，可以有更多的字节线路。例如，可以有四个字节 线路(图1中的N-4)或一些其他数量的字节线路。可以有用于纠错码(ECC) 存储器芯片的额外字节线路，但不是必需的。可以用另一种方式实现任选 的ECC。
图15示出通过存储器芯片20-1 ...20-N和320-l.，.320-N耦合到导线24
和324的存储器控制器芯片322(可以与存储器控制器芯片12和32相同或 不同)。第一通道包括存储器控制器芯片322和连接器24之间的导线。第 二通道包括存储器控制器芯片322和连接器324之间的导线。存在其他可 能性。
图16和17示出可以使用本发明的存储器控制器芯片的系统。图16中 的存储器控制器芯片350和图17中的存储器控制器芯片374表示这里所述 的存储器控制器芯片中的任何一个。参考图16，芯片350包括存储器控制 器352和至少一个处理器内核354。芯片350耦合到输入/输出控制器356， 该输入/输出控制器又耦合到无线发射器电路和接收器电路358。在图17中， 芯片374包括存储器控制器376，其耦合到芯片370并且还耦合到输入/输 出控制器378，所述芯片370包括至少一个处理器内核372。输入/输出控制 器378耦合到无线发射器电路和接收器电路358。无线发射器和接收器电路 358不是所有实施例所需要的。图16和17中的每个芯片都可以在主板或其 他表面上。
有各种方法来通知存储器芯片在连接器中是连续模块还是存储器模块。实例包括存储器控制器从连续模块或存储器模块上的非易失性存储 器中读取表明它们是什么的信息。存储器控制器然后可以向存储器芯片发 送适当的命令。另一种方法是存储器控制器判断模块上是否有存储器芯片。 在一些实施例中，可以仅在启动之前允许改变，在其他实施例中还可以允 许热插拔。
在一些实施例中，主板包括用于要直接或间接连接到主板的存储器控 制器芯片、存储器芯片和连接器的位置。所述位置可以是这些芯片和连接 器与主板的导电元件适当接触的那些位置。
如结合图l所述，存储器控制器芯片12、存储器芯片20-l…20-N和模 块连接器24位于主板10上。通过说芯片或连接器"位于主板上"来表示 芯片或连接器是位于主板上而不是位于另一个板卡(例如存储器模块)上。 在主板和存储器控制器芯片、存储器芯片和连接器之间可以有中间结构(而 不是板卡)。例如，芯片可以被封装并具有引线，并且在芯片和主板之间可 以有热沉或其他材料，而且芯片仍然在主板上。
主板10为基板的实例。在一些实施例中，存储器芯片20-l ... 20-N以 及模块连接器24可以是位于基板上而不是位于主板上。在一些实施例中， 存储器控制器芯片12位于由支撑存储器芯片2(M ... 20-N的基板所支撑的 板卡上。
其他信息和实施例
本文所述的导线不一定是连续的材料。例如，它们可以包括通孔或其 他连接结构。
存储器芯片可以都是同一列的所有部分或可以是不同列的一部分。可 以有串联的存储器模块。
本发明不限于任何特定的信号传输技术或协议。例如，信号传输可以 是单端的或差分的。信号传输可以仅包括两个电压电平或两个以上的电压 电平。信号传输可以是单倍数据速率、双倍数据速率、四倍数据速率或八 倍数据速率等。信号传输可以涉及编码符号和/或分组信号。可以独立于其 他信号或嵌入于其他信号中传输时钟(或选通)信号。可以使用各种编码 技术。可以使用选通信号而不是时钟信号。在存储器芯片中可以包括写缓冲器。写数据信号不必与地址和命令信号位于相同的导线线路上。
在存储器控制器芯片、存储器芯片和连接器与主板之间可以有中间结 构。这里所述或所示的各种芯片可以具有未示出或未描述的额外输入或输 出。在附图的系统的实际实施中，会有未示出的额外的电路、控制线，或 许会有互连。当附图示出通过导线连接的两个方框时，可能会有未示出的 中间电路。并非意欲将方框的形状和相关尺寸与实际的形状和相关尺寸相 关联。
实施例是本发明的实施方式或实例。在说明书中提到"实施例"、"一 个实施例"、"一些实施例"或"其他实施例"表示至少在一些实施例中， 而未必在所有实施例中包括结合实施例描述的特定特征、结构或特点。多 处出现"实施例"、"一个实施例"或"一些实施例"未必都是指相同的实 施例。
当提到元件"A"耦合到元件"B"时，元件A可以直接耦合到元件B， 或者可以通过例如元件C间接耦合。
当说明书或权利要求书指出部件、特征、结构、过程或特点A"导致" 部件、特征、结构、过程或特点B时，表示"A"至少是"B"的部分原因， 但还可以有至少一个其他部件、特征、结构、过程或特点在导致"B"时起 辅助作用。
如果说明书指出"可以"、"会"或"可能"包括部件、特征、结构、 过程或特点时，并非必须包括该特定部件、特征、结构、过程或特点。如 果说明书或权利要求书提到"一"元件，并不表示仅有一个元件。
本发明不局限于本文所述的特定细节。实际上，在本发明的范围内可 以做出前述描述和附图的很多其他变化。因此，限定本发明范围的是所附 权利要求书，包括对其所做的任何修改。
权利要求
1、一种系统，包括存储器控制器芯片，第一基板上的存储器芯片，以及模块连接器；以及第一组导线，其用于将读数据信号从至少一些所述存储器芯片提供给所述存储器控制器芯片，以及第二组导线，其用于将读数据信号从所述连接器提供给所述存储器控制器芯片。
2、 根据权利要求1所述的系统，还包括插入在所述连接器中的连续模 块，以将导线从至少一些所述存储器芯片耦合到所述第二组导线，其中所 述存储器控制器芯片和所述连接器位于所述第一基板上。
3、 根据权利要求2所述的系统，其中所述第一和第二组导线为点对点 导线，并且所述第一基板为主板。
4、 根据权利要求1所述的系统，还包括存储器模块，其插入在所述连 接器中并包括第二基板上的存储器芯片，所述第二基板上的至少一些存储 器芯片从至少一些所述第一基板上的存储器芯片接收信号，并且所述第二 基板上的至少一些存储器芯片提供将要提供给所述第二组导线的读数据信 号。
5、 根据权利要求4所述的系统，其中所述第一和第二组导线为点对点 导线，并且所述第一基板为主板。
6、 一种系统，包括各自位于主板上的存储器控制器芯片、存储器芯片和模块连接器；以及第一组导线，其用于将信号从所述存储器控制器芯片提供给至少一些 所述存储器芯片，第二组导线，其用于将信号从至少一些所述存储器芯片提供给所述连接器，第三组导线，其用于将读数据信号从至少一些所述存 储器芯片提供给所述存储器控制器芯片，以及第四组导线，其用于将读数 据信号从所述连接器提供给所述存储器控制器芯片，其中所述第三和第四 组导线为点对点导线。
7、 根据权利要求6所述的系统，其中从所述第一组导线接收信号的所 述至少一些存储器芯片、将信号提供给所述第二组导线的所述至少一些存储器芯片以及将读数据信号提供给所述第三组导线的所述至少一些存储器芯片是相同的存储器芯片。
8、 根据权利要求6所述的系统，其中从所述第一组导线接收信号的所 述至少一些存储器芯片是与将读数据信号提供给所述第三组导线的所述至少一些存储器芯片不同的存储器芯片。
9、 根据权利要求6所述的系统，还包括插入在所述连接器中的连续模 块，以耦合所述第二组和第四组导线。
10、 根据权利要求6所述的系统，还包括存储器模块，其插入在所述 连接器中并包括存储器芯片，该存储器模块的至少一些存储器芯片从所述 第二组导线接收信号，并且该存储器模块的至少一些存储器芯片将读数据 信号提供给所述连接器以用于所述第四组导线。
11、 根据权利要求10所述的系统，其中从所述第二组导线接收信号的 所述至少一些存储器模块的存储器芯片以及将读数据信号提供给所述连接 器以用于所述第四组导线的所述至少一些存储器模块的存储器芯片是相同 的存储器芯片。
12、 根据权利要求10所述的系统，其中从所述第二组导线接收信号的 所述至少一些存储器模块的存储器芯片是与将读数据信号提供给所述连接 器以用于所述第四组导线的所述至少一些存储器模块的存储器芯片不同的存储器芯片。
13、 根据权利要求6所述的系统，还包括连接在所述第一组导线和所 述连接器之间的第五组导线。
14、 根据权利要求13所述的系统，还包括连续模块，其插入在所述连 接器中并包括耦合到所述第五组导线的终结电路。
15、 根据权利要求13所述的系统，还包括存储器模块，其插入在所述 连接器中并包括存储器芯片，该存储器模块的至少一些存储器芯片接收所 述第五组导线上的信号，并且该存储器模块的至少一些存储器芯片将读数 据信号提供给所述连接器以用于所述第四组导线。
16、 根据权利要求6所述的系统，还包括存储器模块，其插入在所述 连接器中并包括用于从所述第二组导线接收信号的终结电路。
17、 根据权利要求6所述的系统，其中所述第一组导线上的信号包括 命令、地址、写数据和时钟信号，所述第二、第三和第四组导线上的信号 包括时钟信号。
18、 根据权利要求6所述的系统，还包括无线发射器电路和无线接收 器电路，所述存储控制器芯片耦合到所述无线发射器电路和无线接收器电 路。
19、 一种方法，其包括在第一组导线上将信号从存储器控制器芯片提供给至少一些存储器芯片；在第二组导线上将信号从至少一些存储器芯片提供给模块连接器； 在第三组导线上将读数据信号从至少一些存储器芯片提供给所述存储 器控制器芯片；以及在第四组导线上将读数据信号从所述连接器提供给所述存储器控制器 芯片，其中所述存储器模块芯片、存储器芯片和模块连接器各自位于主板 上，并且所述第三和第四组导线是点对点导线。
20、根据权利要求19所述的方法，还包括将连续模块插入在所述连接 器中，由此耦合所述第二组和第四组导线。
全文摘要
在一些实施例中，一种系统包括存储器控制器芯片、第一基板上的存储器芯片，以及模块连接器。包括第一组导线，其用于将读数据信号从至少一些存储器芯片提供给存储器控制器芯片，以及第二组导线，其用于将读数据信号从连接器提供给存储器控制器芯片。模块连接器可以接纳连续卡或存储器模块。还描述了其他实施例。
文档编号G11C5/06GK101300557SQ200680041302
公开日2008年11月5日 申请日期2006年12月8日 优先权日2005年12月23日
发明者R·B·奥斯本 申请人:英特尔公司