专利名称：具有铅直晶体管及渠沟电容内存胞元之动态随机存取内存及其制造方法
〔发明领域〕本发明系有关于一种动态随机存取内存(DRAM)之制造方法。特别是，本发明系有关于一种动态随机存取内存(DRAM)胞元，其具有同时形成在一半导体主体中之一储存电容器及一铅直信道绝缘闸极场效晶体管(IGFET)，以及有关于一种方法，其系制造这个铅直信道绝缘闸极场效晶体管(IGFET)及这个电容器之一平板间之一连接(束带)。
〔习知技术〕动态随机存取内存(DRAM)之容量增加系一持续不变之趋势。这类容量增加之达成最好能够透过这些内存胞元之表面面积缩减、及这些内存胞元之封装密度增加，藉以增加包覆这个动态随机存取内存(DRAM)之半导体主体(硅芯片)内部之内存胞元数目。另外，表面面积缩减及封装密度增加之达成亦可以同时透过这个动态随机存取内存(DRAM)之组件特征大小缩减、及晶体管、电容器、及三维互连结构之使用，其中，主动组件不仅仅放置于这个半导体主体之表面、并且亦会向下延伸至这个半导体主体之内部。
已知，这些内存胞元之一种封装密度增加技术系利用一铅直渠沟，在这个铅直渠沟中，一电容器系形成以做为这个内存胞元之一储存组件。另一种封装密度增加技术系使用一铅直信道晶体管以做为这个存取晶体管，其中，这个铅直信道晶体管系形成于这个铅直渠沟之侧壁，且这个电容器系形成于这个铅直渠沟中。
第1图系表示习知技术之动态随机存取内存(DRAM)内存胞元之组件，其中，这个动态随机存取内存(DRAM)胞元系具有一场效晶体管130及一电容器140。这个场效晶体管130系具有一第一输出133，其中，这个第一输出133系连接至这个电容器140之一第一电板141，且其中，这个电容器140之一第二电板142系连接至一共享电位(通常是地点)。这个输出133及这个电容器电板141之连接系利用一互连结构150以达成。另外，这个场效晶体管130之一第二输出131系连接至一位线110，且这个场效晶体管130之一闸极(控制电极)132系连接至一字符线120。复数条位线(位线110即其中一条)系铅直穿过一内存胞元数组，且复数条字符线(字符线120即其中一条)系水平穿过这个内存胞元数组。
传统上，这些晶体管130及这些电容器140系在一半导体主体之表面形成平面装置。
第2图系表示习知技术之晶体管-电容器(transistor-capacitor)动态随机存取内存(DRAM)内存胞元之剖面图，其中，一储存电容器240系形成于一半导体主体200之一铅直渠沟260之一下部，且一晶体管230(其具有一第一输出区域231、一第二输出区域233、及一闸极232)系具有一信道区域235，形成于这个铅直渠沟260之一顶部之一侧壁236。在一典型实施例中，这个半导体主体200系具有P型导电性。一相对厚之二氧化硅绝缘层261系形成于这个铅直渠沟之一表面之一主要部分265。在这个渠沟260之一下部，这个厚氧化层261系利用一较薄之氧化层243取代。在这个渠沟260之这个顶部表面之这个侧壁236上，一薄闸氧化层234系形成以做为这个晶体管230之一闸氧化层。这个氧化层261之一部分263系予以去除。这个渠沟260之这个下部系利用一导电材料(通常是具有N型导电性之高掺质复晶硅)填满至这个较薄氧化层243上方、及这个开口263上方之一位准，其系形成这个电容器之一第一电板241。这个电容器240之一第二电板242则是利用这个半导体主体200以形成。这个电容器电板241之一顶表面244系利用一厚氧化层262覆盖。N型掺质材料系由这个电容器电板241穿透这个开口263而扩散至这个半导体主体200内部，藉以形成一N型半导体区域233，做为这个晶体管230之这个第二输出区域233。这个渠沟260在这个氧化层262上方之部分系利用一导电材料(通常是N型复晶硅)填满，藉以形成这个晶体管230之一闸极232。这个第一输出区域231系形成在这个半导体主体200之一顶表面202、并在一实施例中具有N型导电性。一字符线220系形成在这个绝缘层222之表面223、并经由这个绝缘层222之一开口221以接触这个闸极232。一位线210系形成于这个绝缘层212之表面213、并经由这些绝缘层222及212之一开口211以接触这个第二输出区域231。
第2图所示之结构系利用三维结构实施第1图所示之内存胞元，其系保守地利用这个半导体主体之表面面积。
第3图系表示沿着第2图之平面3-3，习知技术之内存胞元数组之剖面图。如第3图所示，这个内存胞元数组系具有这类渠沟数组之四个渠沟260-1、260-2、260-3、260-4之一部分。各个渠沟之表面之一部分个别覆盖有这些厚氧化层261-1、261-2、261-3、及261-4。这些渠沟则填满导电体241-1、241-2、241-3、及241-4。在制程期间，这些导电体241-1、241-2、241-3、及241-4之N型掺质之一部分系经由这些开口263-1、263-2、263-3、及263-4(图中未示)扩散、并形成这些晶体管之输出区域233-1、233-2、233-3、及233-4。
由图式可知，这些输出区域233-1、233-2、233-3、及233-4系延伸至这些渠沟之边缘外，并且，在输出区域233-1及233-3之例子中，这些输出区域233-1及233-3系更接近于彼此，相较于这些渠沟260-1及260-3。决定这些渠沟可以彼此接近至何种程度之限制因子系这些输出区域233-1、233-2、233-3、及233-4间之一最小可容许距离、而不是微影及蚀刻技术之最小特征大小。这些输出区域233-1、233-2、233-3、及233-4间之最小可容许距离系考量这些内存胞元之泄漏及效能以决定。另外，这些输出区域233-1、233-2、233-3、及233-4间之距离亦会受到这个掺质材料之外扩变动及这个输出区域相对于这个半导体主体之电压影响。若两输出区域间之距离变得过近，则泄漏电流便可能会在这两个输出区域间流动。这个泄漏电流可能会导致这个内存数组之故障。
〔发明概述〕本发明系有关于一种新颖动态随机存取内存(DRAM)，其具有一内存胞元数组，其中，各个内存胞元系包括一铅直绝缘闸极场效晶体管(IGFET)，具有一信道区域及第一及第二输出区域，及一电容器，成于一渠沟内部、并利用一束带区域连接这个电容器之一第一电板至这个第二输出区域，以及有关于这种新颖动态随机存取内存(DRAM)之制造方法。这种新颖动态随机存取内存(DRAM)内存胞元之设计及制造方法系可以大幅增加相邻内存胞元之晶体管之输出区域间之距离。这个距离增加可以降低相邻内存胞元间之泄漏电流，藉以容许相邻胞元能够更接近彼此地放置，进而增加这种动态随机存取内存(DRAM)之封装密度。
本发明方法系利用二级罩幕，藉以将覆盖一渠沟之一表面厚氧化层之一开口限制在这个渠沟之一侧边之一小部分。这个晶体管之第二输出区域系经由这个开口，利用这个束带区域及这个电容器之一第一掺质复晶硅电板之杂质外扩以形成。这两个罩幕之一罩幕系用以限制这个开口之大小，这两个罩幕之另一罩幕则是用以将这个开口限制在这个渠沟之一侧边。这两个罩幕之第一个罩幕系在传统制程中定义一浅渠沟绝缘区域(STI)位置之一罩幕，其中，这个浅渠沟绝缘区域(STI)系接着定义这个晶体管之第一输出区域之横向位置。这两个罩幕之第二个罩幕则是用以将各个内存胞元之晶体管及束带区域位置限制在这个内存胞元结构之单一侧边。
一共享罩幕系用以定义这个第一输出区域之横向位置及这些信道、第二输出、及束带区域之横向位置。如此，各个内存胞元之输出区域、信道区域、及束带区域便可以横向地彼此自我校准。
根据第一个装置特征，本发明系有关于一种内存胞元数组。各个内存胞元系形成在具有一顶表面之一半导体主体内部及表面，其中，这个半导体主体系具有一铅直场效晶体管，具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，形成于这个半导体主体之一渠沟内部。这个电容器之一第一电板系部分环绕一绝缘层、并经由一束带区域耦接至这个第二输出区域，其中，这个绝缘层系环绕这个第一电板之所有侧边，除了这个第一电板之一侧边之一选定部分以外，藉以使这个第二输出区域能够横向限制，这个第二输出区域由这个束带区域及这个第一电板之杂质外扩形成，进而限制相邻内存胞元之第二输出区域间之电性泄漏。
根据第二个装置特征，本发明系有关于一种内存胞元数组。各个内存胞元系形成在具有一顶表面之一半导体主体内部及表面，其中，这个半导体主体系具有一铅直场效晶体管，具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，形成于这个半导体主体之一渠沟内部。这个电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至这个第二输出区域，其中，这个绝缘层系环绕这个第一电板之所有侧边，除了这个第一电板之一侧边之一选定部分以外，藉以使这个第二输出区域能够横向限制，这个第二输出区域由这个束带区域及这个第一电板之杂质外扩形成，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使这个第一输出区域能够自我校准于这个信道区域及这个第二输出区域。
根据第一个方法特征，本发明系有关于一种内存胞元数组之制造方法，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面，各个内存胞元系具有一铅直场效晶体管，这个场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，这个电容器系形成于这个半导体主体之一渠沟内部，其中，这个电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至这个第二输出区域，其中，这个第二输出区域系由这个束带区域及这个第一电板之杂质外扩形成，且其中，这个绝缘层系环绕该第一电板之所有侧边，除了这个第一电板之一侧边之一选定部分外，藉以使这个第二输出区域能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使这个第一输出区域能够自我校准至这个信道区域及这个第二输出区域，这个第二输出区域系由这个束带区域及这个第一电板区域之杂质外扩形成，其开始于这个半导体主体内部已经形成分开渠沟且各个渠沟之一底表面已经形成一相对薄氧化层之一点，并沿着交叉这些渠沟之这个底表面且在这些渠沟之侧壁之其余部分已经形成一相对厚氧化层之这些渠沟之这些侧壁之下部，并且，这些渠沟系利用一第一掺质复晶硅填满，这种方法之步骤系包括利用浅渠沟绝缘区域以定义各个第一输出区域之横向范围，各个第二输出区域、信道区域、束带区域之横向范围。
根据第二个方法特征，本发明系有关于一种内存胞元数组之形成方法，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面。各个内存胞元系具有一铅直场效晶体管，这个场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，这个电容器系形成于这个半导体主体之一渠沟内部，其中，这个电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至这个第二输出区域，其中，这个第二输出区域系由这个束带区域及这个第一电板之杂质外扩形成，且其中，这个绝缘层系环绕这个第一电板之所有侧边，除了这个第一电板之一侧边之一选定部分以外，藉以使这个第二输出区域能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使这个第一输出区域能够自我校准至这个信道区域及这个第二输出区域，这个第二输出区域系由这个束带区域及这个第一电板区域之杂质外扩形成，其系开始于这个半导体主体内部已经形成分开渠沟且各个渠沟之一底表面已经形成一相对薄氧化层之一点，并沿着交叉这些渠沟之这个底表面且在这些渠沟之侧壁之其余部分已经形成一相对厚氧化层之这些渠沟之这些侧壁之下部，并且，这些渠沟系利用一第一掺质复晶硅填满。这种方法之步骤系包括由各个渠沟之一顶部，向下蚀刻这个第一掺质复晶硅至这个薄氧化物层上方之一位准，这个薄氧化物层系覆盖这些渠沟之这些侧壁之这些下部；在这个相对厚氧化层之这些曝露部分及这个掺质复晶硅之其余部分之一顶表面上方，形成一氮化硅层；利用一第二掺质复晶硅，填满利用这个氮化硅层对齐之这些渠沟之部分；形成浅渠沟绝缘区域，这些浅渠沟绝缘区域系由这个半导体主体之一顶表面延伸至这个半导体主体内部，藉以部分定义欲形成这个晶体管之这个第一输出区域及这个信道区域及这个束带区域之位置；向下移除未覆盖这些渠沟绝缘区域之这个第二掺质复晶硅之部分至这个氮化硅层，这个氮化硅层系形成于这个第一掺质复晶硅之先前其余部分之这个顶表面，这个第一掺质复晶硅系形成这个电容器之这个第一电板，藉以定义这个渠沟之二侧边，其中，这两个侧边之一侧边系用以包括这个束带区域及这个信道区域及这个第二输出区域之一侧边之一部分；形成一罩幕以定义这个先前定义渠沟之这两个侧边之一侧边，用以包括这个束带区域；移除未覆盖这个罩幕或未覆盖这个其余第二掺质复晶硅之这个氮化硅层之部分；向下移除这个相对厚氧化层之一曝露部分，这个相对厚氧化层系形成于这些渠沟之这些侧壁，至这个第一掺质复晶硅之其余部分之一顶表面及其下方，这个第一掺质复晶硅系形成各个电容器之这个第一电板；移除这个罩幕；由这个渠沟之一侧壁及这个第一掺质复晶硅之其余部分上方之一顶部，移除这个氮化硅层，这个第一掺质复晶硅系用以形成这个第一电容器电板，藉以曝露这个渠沟之一侧壁表面之该厚氧化层；以及利用一第三掺质复晶硅，填满这个渠沟中欲形成这个束带区域之区域，藉以形成这个束带区域。
本发明将配合所附图
式及申请专利范围，利用较佳实施例详细说明如下。
〔图式之简单说明〕第1图系表示习知技术之内存胞元之电路示意图；第2图系表示习知技术之内存胞元之剖面图；第3图系表示表示习知技术之技忆体胞元之平面图；第4A及4B图系表示半导体主体之俯视图及剖面图，其系利用习知技术以制作，藉以应用本发明方法，进而制造一内存胞元；第5A及5B图系表示第4A及4B图之半导体主体之俯视图及剖面图，当应用本发明方法进一步处理后；第6A、6B、6C、6D、6E、6F及6G图系表示第5A及5B图之半导体主体之俯视图及剖面图，当应用本发明方法进一步处理后；第7A及7B图系表示第6A、6B、6C、6D、6E、6F及6G图之半导体主体之俯视图及剖面图，当应用本发明方法进一步处理后；第8图系表示第7A及7B图之半导体主体之剖面图，当应用本发明方法进一步处理后；以及第9及10图系分别表示第8图之半导体主体之剖面图及平面图，当应用本发明方法进一步处理后。
这些图式并不一定要按照比例绘制。
〔较佳实施例之详细说明〕现在，请参考第4A及4B图，其系分别表示具有一顶表面402之一半导体主体401之一部分400(如第4B图所示)之俯视图(如第4A图所示)、及沿着第4A图所示之一虚线4B-4B之剖面图(如第4B图所示)，其中，这个半导体主体401系利用习知技术制造，藉以应用本发明方法制造一内存胞元数组，且其中，相邻内存胞元之存取晶体管之第二输出区域间系具有增加之距离。如图中所示，这个半导体主体401系具有四个基本上相同之渠沟460-1、460-2、460-3、及460-4，并且，各个渠沟中系接着形成储存电容器及存取晶体管。具有一顶表面404之一氮化硅层403，其在形成这些渠沟460-1、460-2、460-3、及460-4时用以做为一蚀刻罩幕，系保留在这个半导体主体401之这个顶表面402。举例来说，一氧化层461-1系形成于这个渠沟460-1之一表面465-1(如第4B图所示)。在这个渠沟460-1之一下部中(如第4B图所示)，这个氧化层461-1系利用一较薄氧化层443-1取代，藉以增加这个储存电容器之电容，其中，这个储存电容器系形成于这个渠沟460-1之这个下部。另外，这个渠沟460-1系填满一导电材料441-1，其通常是掺质复晶硅。
现在，请参考第5A及5B图，其系表示这个半导体主体401之一部分400(如第4A图所示)之一俯视图(如第5A图所示)，在这个半导体主体401已经根据本发明，接受第一序列之独特制程步骤以后。第5B图系表示第5A图中、沿着一铅直虚线5B-6B-6F-5B-6B-6F之剖面图。这个参考平面系标示为5B-6B-6F-5B-6B-6F，因为这个参考平面将会用于接下来的图式中。首先，这个半导体主体401系接受一非等向蚀刻，藉以由这个渠沟460-4(举例来说)，向下去除这个导电材料441-4之一部分，直到这个厚氧化层461-4及这个薄氧化层443-4间之边界上方之一位准，藉以保留具有一顶表面444-4之导电材料441-4之一部分441-4a。随后，这个半导体主体401系接受一氧化环境，藉以在这些曝露复晶硅表面444-4上形成一薄氧化硅层(图中未示)。接着，一氮化硅层470系形成于这个半导体主体401之表面。这个氮化硅层470系包括具有一顶表面476之一部分470-a，形成及合并于这个氮化硅层402之这个表面404，及一部分470-b，举例来说，形成在这个渠沟460-4之这个下部中、这个导电体441-4a之一顶表面444-4。举例来说，一较薄部分470-4c系形成于这个氧化层461-4之一曝露部分，藉以形成这个渠沟460-4之侧壁。随后，这些渠沟460-1、460-2、460-3、及460-4系填满材料(通常是复晶硅)，其表示为这个渠沟460-4之材料层445-4。随后，去除这个复晶硅在这个氮化硅层470之一顶表面476之部分，藉以利用复晶硅层445-4填满这个渠沟460-4(举例来说)至这个氮化硅层470之这个顶表面476之位准。随后，一硬罩幕层系利用传统微影技术进行沈积及定义图案，藉以得到这些硬罩幕材料部分475-a及475-b，其中，这些硬罩幕材料部分475-a及475-b系用以部分定义欲接着形成存取晶体管之区域。随后，这个硬罩幕材料系由区域474-a、474-b、及474-c去除。这些区域系欲形成绝缘渠构之区域。
第6A、6B、及6C图系第5A及5B图所示结构之剖面图，其系分别沿着第5A图之虚线6A-6A、虚线5B-6B-6F-5B-6B-6F、及虚线6C、6C，在执行其它制程步骤以后。首先，第5A及5B图之结构系接受一非等向蚀刻，藉以将这些区域474-a、474-b、及474-c之硅、氧化硅、及氮化硅去除至预定深度，其中，这些结构系未受到这些硬罩幕部分475-a及475-b之保护，藉以形成绝缘区域(图中未示)。在完成这个蚀刻制程及去除这些硬罩幕部分475-a及475-b后，这些绝缘渠沟系填满氧化硅、并平坦化这个氮化硅层470之这个顶表面476，藉以形成浅渠沟绝缘区域(STI)480a(如第6B图所示)、480b(如第6A及6B图所示)、及480c(如第6B图所示)。这些区域480a、480b、及480c系分别与第5A图之区域474a、474b、及474c同时发生。
第6D图系沿着第6A、6B、6C图之一虚线6D-6D之剖面图，及沿着这个浅渠沟绝缘区域(STI)之氧化物区域480a、480b、及480c之剖面图。第6E图系沿着第6A、6B、及6C图之一虚线6E-6G-6E-6G之剖面图，及沿着这个浅渠沟绝缘区域(STI)之平面图。由第6E图可知，在这个6E-6G-6E-6G平面中，这些渠沟460-1、460-2、460-3、及460-4系具有一矩形，分别利用这些氧化层461-1、461-2、461-3、及461-4及这些氮化硅层470-1、470-2、470-3、及470-4对齐，且填满复晶硅445-1、445-2、445-3、及445-4。相对于此，第6D图系表示在第6A、6B、及6C图之虚线6D-6D定义之平面中，在这些渠沟460-1、460-2、460-3、及460-4之上下侧边，这些氧化层461-1、461-2、461-3、及461-4之部分、这些氮化硅层470-1c、470-2c、470-3c、及470-4c之部分、及这些复晶硅445-1、445-2、445-3、及445-4之部分系去除，并利用这个浅渠沟绝缘区域(STI)氧化硅之氧化层480a、480b、480c之部分取代。
这个制程之下一个步骤系利用一非等向蚀刻，分别由这些渠沟460-1、460-2、460-3、及460-4移除这些复晶硅445-1、445-2、445-3、及445-4之部分，其中，这些部分系未覆盖这些浅渠沟绝缘区域(STI)之氧化硅区域480a、480b、及480c。这些复晶硅445-1、445-2、445-3、及445-4之去除部分系向下去除至这个氮化硅层470之这些部分470-1b、470-2b、470-3b、及470-4b。
现在，请参考第6F及6G图，其系利用第6F图表示沿着第5A图之铅直虚线5B-6B-6F-5B-6B-6F之剖面图(类似于第6B图)。第6G图系沿着第6A、6B、及6C图之虚线6G-6G之剖面图(类似于第6E图)，其系这个浅渠沟绝缘区域(STI)下方之一平面图。由第6F及6G图可知，这些渠沟460-1、460-2、460-3、及460-4系利用复晶硅之其余部分445-4a(举例来说)，覆盖两侧边及另两侧边之部分、并利用这个氮化硅层470-4c之其余部分470-4ca(举例来说)，覆盖这两侧边之其余部分。
第7A图系表示这个半导体主体401之一部分400之俯视图，在沉积一光阻层并定义其图案以保留这些部分405a及405b以后。这个半导体主体401表面之这些光阻部分405a及405b系覆盖这些渠沟460-1、460-2、460-3、及460-4之一右手部分，并填满这渠沟460-1、460-2、460-3、及460-4之右手部分中、复晶硅445-1、445-2、445-3、及445-4已经在先前制程步骤中去除之部分。
第7B图系表示第7A图之半导体主体401、沿着第7A图之一虚线7B-7B之剖面图，在这个半导体主体401接受两非等向蚀刻以后。第一非等向蚀刻系用以去除这个氮化硅层470-1c中、未覆盖这个其余光阻部分405a之部分470-1ca。第二非等向蚀刻系用以去除这个氧化层461-1中、因去除这个氮化硅层470-1c之部分470-1ca而曝露之一曝露部分461-1a(举例来说)。另外，如第7B图所示，这个氧化层461-1中、在这个导电材料441-1a之这个顶表面444-1下方之一部分系予以去除。这个去除步骤将会保留这个导电材料441-1a之一曝露铅直侧面446-1及一空缺447-1。举例来说，这个空缺447-1将会接着填满一导电材料(通常数复晶硅)，藉以连接(或束带)，举例来说，一储存电容器440-1之一第一电板441-1a(图中未示)至，举例来说，一存取晶体管(如第9图所示)之一第二输出区域433-1(如第9图所示)。
第8图系表示第7B图所示之半导体主体，在这个制程之下一个步骤以后，藉以去除这些其余光阻层405a及405b、及曝露这个半导体主体401至一非等向蚀刻，藉以去除这些氮化硅层470-1b及470-1c之其余部分(举例来说)，进而将这个氮化硅层403一部分403-aa保留于这个半导体主体401之这个顶表面402。
这个制程序列进行至止，第8图所示之内存胞元结构便可以利用传统内存胞元制程完成处理，其中，一铅直渠沟系用以形成这个储存电容器、且这个存取晶体管系形成于这个铅直渠沟之侧壁之一铅直信道晶体管。
第9图系表示第8图所示之内存胞元结构，在完成这类传统处理之一部分以后。典型之传统处理系具有下列步骤利用一掺质复晶硅层，填满这些渠沟460-1、460-2、460-3、及460-4于这些渠沟之侧壁及底表面，包括填满这些空缺447-1、447-2、447-3、447-4(请参考第8图)；蚀刻先前形成之掺质复晶硅层至将其自所有表面去除，除了这个复晶硅层填满这些空缺447-1、447-2、447-3、及447-4之部分，藉以形成连接第一电容器电板441-1a、441-2a、441-3a、及441-4a至晶体管430-1、430-2、430-3、及430-4(图中未示)尚未形成之第二输出区域433-1、433-2、433-3、及433-4之束带区域448-1、448-2、448-3、及448-4；氧化这些曝露硅表面以在这些曝露侧壁464-1、464-2、464-3、及464-4及这些导电区域441-1a、441-2a、441-3a、及441-4a及这些束带区域448-1、448-2、448-3、及448-4之顶表面之绝缘氧化层462-1、462-2、462-3、及462-4上形成闸极介电层434-1、434-2、434-3、及434-4；以及利用一导电材料432-1、432-2、432-3、及432-4(通常是复晶硅)填满这些渠沟，藉以形成相邻于先前形成之闸极介电层434-1、434-2、434-3、及434-4之闸电极。在这个制程序列执行之热处理期间，掺质材料系由这些复晶硅束带区域448-1、448-2、448-3、及448-4及这些第一电容器电板441-1a、441-2a、441-3a、及441-4a，外扩至这个半导体主体401之相邻区域内部，藉以形成第二输出区域433-1、433-2、433-3、及433-4。如此，这些形成输出区域433-1、433-2、433-3、及433-4便可以电性连接至这些导电材料441-1a、441-2a、441-3a、及441-4a，藉以形成这些储存电容器440-1、440-2、440-3、及440-4之一电板。另外，这个电容器之另一电板则是这个半导体主体401。
另外，传统制程亦包括下列步骤利用掺质离子进行离子植入，藉以形成第一输出区域431-1、431-2、431-3、及431-4。形成这些第一输出区域431-1、431-2、431-3、及431-4之掺质离子系植入这个半导体主体401之顶表面402。这些离子之能量选定必须足以让这些离子能够穿透这些氮化硅区域403a而进入这个氮化硅区域403a下方、在这个表面402形成一第一输出区域之这个半导体主体401，但亦必须不足以让这些离子能够穿透这个浅渠沟绝缘区域(STI)之氧化物区域480a、480b、及480c。由于这个浅渠沟绝缘区域(STI)之相同氧化物区域先前已用以定义欲形成这些晶体管430-1、430-2、430-3、及430-4之信道区域430a-1、430a-2、430a-3、及430a-4及这些束带区域448-1、448-2、448-3、及448-4之区域，因此，这些得到之第一输出区域便可以自我校准于这些信道区域及这个晶体管之第二输出区域。另外，这些植入离子之一部分将会进入这些晶体管之闸极区域432-1、432-2、432-3、及432-4，但却几乎不会影响到这个闸极材料之净掺质。
第10图系表示根据本发明之内存胞元制造方法，沿着第9图之一虚线10-10之剖面图。第3图系利用习知技术制程所产生之一内存胞元之类似俯视图。利用本发明制程所产生且绘制于第10图之内存胞元系不同于习知技术制程所产生之内存胞元，其主要差异系说明如下。这个氧化层461-1、461-2、461-3、及461-4之开口461-1c、461-2c、461-3c、及461-4c系局限于这些渠沟460-1、460-2、460-3、及460-4之一侧壁之一中心部分。这个氧化层461-1、461-2、461-3、及461-4之其余部分461-1d、461-2d、461-3d、及461-4d系覆盖这些渠沟之三个侧壁及第四个侧壁之两端部分。这个外扩输出区域433-1、433-2、433-3、及433-4系局限于这些渠沟460-1、460-2、460-3、及460-4之一侧壁。
在第3图所示之习知技术内存胞元中，这些开口261-1c、261-2c、261-3c、261-4c系沿着一完整侧壁及沿着这些渠沟260-1、260-2、260-3、及260-4之两相邻侧壁之部分延伸。如此，这个外扩输出区域233-1、233-2、233-3、及233-4便可以沿着这些渠沟260-1、260-2、260-3、及260-4之三个侧边。若第3图所示渠沟260-1、260-2、260-3、及260-4之大小及间距及第10图所示渠沟460-1、460-2、460-3、及460-4之大小及间距系相等，则第3图习知技术结构之相邻内存胞元之输出区域(举例来说，输出区域233-1及233-3)便可以更接近于彼此，相较于第10图本发明结构之等效输出区域433-1及433-3。
应该了解的是，本发明所述之特定实施例系用以解释本发明之基本原理，因此，熟习此技术者当可以在不违背本发明精神及范围之前提下，针对本发明之制程方法及制造本发明装置之微影罩幕特征，进行各种及可能之变动。虽然本发明特定实施例之内存胞元系具有一矩形剖面，且这个矩形之侧边特征比系2∶1，但是，应该了解的是，本发明亦可以应用于不同剖面之内存胞元。举例来说，这个渠沟之剖面可以是具有不同侧边特征比之矩形、或者，这个渠沟之剖面亦可以是方形、图形、椭图形，或者，这个渠沟之剖面亦可以是混合个别曲线、直线、或曲线及直线组合之各种形状。另外，虽然在本发明特定实施例之内存胞元中，一存取晶体管之第二输出区域系局限在一内存胞元渠沟之矩形剖面之一侧边之一部分，但是，应该了解的是，本发明方法亦可以应用于各种不同实施例，其中，这个存取晶体管之第二输出区域系局限在这个内存胞元渠沟之剖面周围之一小部分，当这个周围部分系具有弯曲特性、且不具有分离侧边时。
权利要求
1.一种内存胞元数组，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面，各个内存胞元系具有一铅直场效晶体管，该场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，该电容器系形成于该半导体主体之一渠沟内部，其中，该电容器之一第一电板系部分环绕一绝缘层、并经由一束带区域耦接至该第二输出区域，且其中，该绝缘层系环绕该第一电板之所有侧边，除了该第一电板之一侧边之一选定部分外，藉以使该第二输出区域能够横向限制，该第二输出区域系由该束带区域及该第一电板之杂质外扩形成，进而限制相邻内存胞元之第二输出区域间之电性泄漏。
2.如申请专利范围第1项所述之内存胞元数组，其中，各个渠沟之一剖面系具有一特征比2∶1之一矩形。
3.如申请专利范围第1项所述之内存胞元数组，其中，各个渠沟之一剖面系选自下列几何形状之一群组，包括矩形、方形、椭圆、圆形、各种曲线片段之组合、各个直线片段之组合、及各种直线及曲线片段之组合。
4.如申请专利范围第1项所述之内存胞元数组，其中，各个束带区域系局限于该渠沟之一剖面周围之一小部分，藉以使该第二输出区域能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏。
5.一种内存胞元数组，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面，各个内存胞元系具有一铅直场效晶体管，该场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，该电容器系形成于该半导体主体之一渠沟内部，其中，该电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至该第二输出区域，且其中，该绝缘层系环绕该第一电板之所有侧边，除了该第一电板之一侧边之一选定部分外，藉以使该第二输出区域，该第二输出区域系由该束带区域及该第一电板之杂质外扩形成，能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使该第一输出区域能够自我校准至该信道区域及该第二输出区域。
6.一种内存胞元数组之形成方法，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面，各个内存胞元系具有一铅直场效晶体管，该场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，该电容器系形成于该半导体主体之一渠沟内部，其中，该电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至该第二输出区域，其中，该绝缘层系环绕该第一电板之所有侧边，除了该第一电板之一侧边之一选定部分外，藉以使该第二输出区域能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使该第一输出区域能够自我校准至该信道区域及该第二输出区域，该第二输出区域系由该束带区域及该第一电板区域之杂质外扩形成，其开始于该半导体主体内部已经形成分开渠沟且各个渠沟之一底表面已经形成一相对薄氧化层之一点，并沿着交叉该等渠沟之该底表面且在该等渠沟之侧壁之其余部分已经形成一相对厚氧化层之该等渠沟之该等侧壁之下部，并且，该等渠沟系利用一第一掺质复晶硅填满，该方法之步骤系包括利用浅渠沟绝缘区域以定义各个第一输出区域之横向范围，各个第二输出区域、信道区域、及束带区域之横向范围。
7.一种内存胞元数组之形成方法，其中，各个内存胞元系形成于具有一顶表面之一半导体主体里面或表面，各个内存胞元系具有一铅直场效晶体管，该场效晶体管系具有一闸极及利用一信道区域分开之第一及第二输出区域，及一电容器，该电容器系形成于该半导体主体之一渠沟内部，其中，该电容器之一第一掺质复晶硅电板系部分环绕一绝缘层、并经由一掺质复晶硅束带区域耦接至该第二输出区域，其中，该第二输出区域系由该束带区域及该第一电板之杂质外扩形成，且其中，该绝缘层系环绕该第一电板之所有侧边，除了该第一电板之一侧边之一选定部分外，藉以使该第二输出区域能够横向限制，进而限制相邻内存胞元之第二输出区域间之电性泄漏、并藉以使该第一输出区域能够自我校准至该信道区域及该第二输出区域，该第二输出区域系由该束带区域及该第一电板区域之杂质外扩形成，其系开始于该半导体主体内部已经形成分开渠沟且各个渠沟之一底表面已经形成一相对薄氧化层之一点，并沿着交叉该等渠沟之该底表面且在该等渠沟之侧壁之其余部分已经形成一相对厚氧化层之该等渠沟之该等侧壁之下部，并且，该等渠沟系利用一第一掺质复晶硅填满，该方法之步骤系包括由各个渠沟之一上部，向下蚀刻该第一掺质复晶硅至该薄氧化物层上方之一位准，该薄氧化物层覆盖该等渠沟之该等侧壁之该等下部；在该相对厚氧化层之该等曝露部分及该掺质复晶硅之其余部分之一顶表面上方，形成一氮化硅层；利用一第二掺质复晶硅，填满利用该氮化硅层对齐之该等渠沟之部分；形成浅渠沟绝缘区域，该等浅渠沟绝缘区域系由该半导体主体之一顶表面延伸至该半导体主体内部，藉以部分定义欲形成该晶体管之该第一输出区域及该信道区域及该束带区域之位置；向下移除未覆盖该等浅渠沟绝缘区域之该第二掺质复晶硅之部分至该氮化硅层，该氮化硅层系形成于该第一掺质复晶硅之先前其余部分之该顶表面，该第一掺质复晶硅系形成该电容器之该第一电板，藉以定义该渠沟之二侧边，其中，该二侧边之一系用以包括该束带区域及该信道区域及该第二输出区域之一侧边之一部分；形成一罩幕以定义该先前定义渠沟之该二侧边之一，用以包括该束带区域；移除未覆盖该罩幕或未覆盖该其余第二掺质复晶硅之该氮化硅层之部分；向下移除该相对厚氧化层之一曝露部分，该相对厚氧化层系形成于该等渠沟之该等侧壁，至该第一掺质复晶硅之其余部分之一顶表面及其下方，该第一掺质复晶硅系形成各个电容器之该第一电板；移除该罩幕；由该渠沟之一侧壁及该第一掺质复晶硅之其余部分上方之一顶部，移除该氮化硅层，该第一掺质复晶硅系用以形成该第一电容器电板，藉以曝露该渠沟之一侧壁表面之该厚氧化层；以及利用一第三掺质复晶硅，填满该渠沟中欲形成该束带区域之区域，藉以形成该束带区域。
8.如申请专利范围第7项所述之方法，更包括下列步骤利用一氧化层，覆盖该束带区域之一顶表面及该第一掺质复晶硅之其余部分之一曝露顶表面，该第一掺质复晶硅系用以形成该电容器之该第一电板；在该渠沟中该束带区域上方之该曝露侧壁，形成一氧化层，藉以形成一闸氧化层；以及利用一导电材料，填满该渠沟，该导电材料系用以做为该晶体管之该闸极。
9.如申请专利范围第7项所述之方法，更包括下列步骤利用掺质离子，离子植入至该半导体主体之该顶表面，藉以在该半导体主体中未覆盖该等浅渠沟区域之部分形成第一输出区域，该等离子之能量系足以穿透该半导体主体之该顶表面之部分之该氮化硅层，但却不足以穿透该半导体主体之该顶表面之其余部分之该等浅渠沟绝缘区域，该等第一输出区域系具有相反于该半导体主体之一导电性类型，且该等信道及第一及第二输出区域及该等束带区域系全部校准于该等浅渠沟绝缘区域。
10.如申请专利范围第7项所述之方法，其中，填满欲形成一储存电容器之一渠沟之材料系定义图案，并用以做为一蚀刻罩幕，藉以定义该渠沟中欲形成一晶体管之该信道区域及一束带区域之部分。
全文摘要
一种半导体动态随机存取内存(DRAM)胞元之制造方法，其系利用形成于一铅直渠沟内部之一铅直存取晶体管及一储存电容器。一浅渠沟绝缘区域(STI)系用以做为一罩幕区域，藉以将这个存取晶体管之信道区域、这个存取晶体管之第一及第二输出区域、及连接这个第二输出区域至这个储存电容器之一束带区域局限为这个渠沟之一窄部。这个存取晶体管之第二局限输出区域，对于相邻内存胞元之类似第二输出区域，系具有较小之电性泄漏。因此，相邻内存胞元便可以彼此更接近地放置，并且不会增加相邻内存胞元间之泄漏或干扰。
文档编号H01L21/8242GK1650421SQ01820236
公开日2005年8月3日 申请日期2001年11月14日 优先权日2000年12月6日
发明者V·C·杰普拉卡斯, M·塞茨, N·阿尔诺德 申请人:因芬尼昂技术北美公司