半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，其中位线由杂质扩散层所形成，并且形成字线以隔着具有电荷捕获功能的绝缘膜或浮置栅极与位线相交叉。
背景技术：
通常，作为即使在电源关闭时也能够保存所存储的信息的非易失性存储器，这种半导体存储器已经被开发，其中形成在半导体基片上的杂质扩散层形成位线(嵌入的位线)，并且字线隔着电容绝缘膜形成在半导体基片上，以与位线形成直角。另外，希望有一种进一步减小元件尺寸的半导体存储器。
作为嵌入位线型快速存储器，已经开发出如下半导体存储器所谓的SONOS型半导体存储器，其具有有电荷捕获功能的绝缘膜，其包括作为电荷存储膜的氮化膜，以及从氮化膜的上下表面夹住氮化膜的氧化膜；浮置栅极型半导体存储器，其中包括隔着绝缘膜置于字线下方的浮置栅极。作为前一种类型，存在构成为如图56中所示的NOR电路(或者NAND电路(未示出))的一种半导体存储器。作为后一种类型，存在构成为如图57中所示的AND电路的一种半导体存储器。在下文中，将说明前一种半导体存储器的类型。
如图58中所示，这种SONOS类型的半导体存储器被构成包括带状位线102(源极102a、漏极102b)，其通过离子注入把杂质注入硅半导体基片101而形成并且作为源极/漏极，以及包括字线104，其由多晶硅膜所形成，并且隔着ONO膜103(一种绝缘膜，其中包括作为电荷存储膜的氮化膜121以及从氮化膜的上下表面夹住氮化膜121的氧化膜122)在位线102的上方与位线102相交叉。
在该半导体存储器中，为了执行编程操作，通过通道热电子(CHE)注入，把电荷注入到ONO膜103的氮化膜121，或者注入到ONO膜103的氮化膜121和氧化膜122之间的界面。同时，为了执行擦除操作，通过能带-能带隧道效应(band-to-band tunneling)进行空穴注入，把空穴注入到ONO膜103的氮化膜121或者ONO膜103的氮化膜121和氧化膜122之间的界面。顺便提及，根据电压调节，还可以进行采用雪崩热电子注入的编程操作以及采用雪崩热空穴注入或者Fowler-Nordheim(FN)隧道效应的擦除操作。
为了通过CHE注入执行擦除操作，如图59A中所示，分别把10V施加在字线(栅极)104上，0V施加在源极102a上，5V施加在漏极102b上。在此时，所注入的电子被捕获于ONO膜103的氮化膜121中或者氮化膜121和氧化膜122之间的界面中。在所示的例子中，电子被注入到漏极102b的边缘部分，但是当施加的电压在源极和漏极之间切换时，通过把电子注入到源极102a的边缘部分，可以执行编程操作。换句话说，可以在一个存储单元的两个位置中执行编程操作。
同时，当通过能带-能带隧道效应执行擦除操作时，分别把-7V的电压施加在字线(栅极)104上，使源极102a进入浮置状态，以及把7V电压施加到漏极102b。在此时，空穴被注入到ONO膜103的氮化膜121中或者氮化膜121和氧化膜122之间的界面。结果，当存在由编程操作所捕获的电子时，空穴和电子相互抵消以执行擦除操作。在所示的例子中，空穴被注入到漏极102b的边缘部分，但是把相同电压施加在源极102a上，从而可以在同时用漏极102b的边缘部分在源极102a的边缘部分执行集中的擦除操作。
为了读取编程的数据，当在氮化膜121或者氮化膜121和氧化膜122之间的界面中没有电子时，通道变为导通，以使电流通过，如图60A所示。该状态被表示为数据“1”。同时，如图60B中所示，当在氮化膜121或者氮化膜121和氧化膜122之间的界面中捕获电子时，通道不导通，从而不通过电流。该状态被表示为数据0”。
在最近几年，为了响应实现高速驱动半导体存储器的需求，已经有人提出金属硅化物(metal-siliciding)的布线，不但在存储单元区域中而且在外围电路区域中，用于减小布线延迟。
当布线被金属硅化之后，需要通过干法蚀刻进行氧化膜除去处理，作为在层间绝缘膜中形成接触孔并且形成金属布线的预处理。这是因为湿法蚀刻不能够保证对金属硅化物的选择性。
当通过干法蚀刻执行除去氧化膜的处理时，因为对基片的选择性不能够保证并且不能够忽略对基片的破坏，总是需要在形成接触孔的底层上形成金属硅化物。但是，当在干法蚀刻时用金属硅化物覆盖整个底层以执行硅化时，存在有在存储单元区域中的位线之间产生短路的问题。

发明内容
本发明的一个目的是提供一种半导体器件及其制造方法，其通过位线和字线的金属硅化可以实现半导体存储器的高速驱动，同时防止短路并且减小布线电阻，如此构成该半导体器件，使得该位线由杂质扩散层所形成，并且形成该字线以隔着具有电荷捕获功能的绝缘膜与位线相交。
作为一个研究成果，本发明的发明人已经获得如下所述的本发明的各种形式。
本发明主要针对于一种所谓的SONOS型晶体管和一种浮置栅极型晶体管(双层硅膜的AND型)。
根据本发明的半导体器件的制造方法包括如下步骤通过把杂质注入到半导体基片的活性区域的表面层，而形成由杂质扩散层所制成的位线；形成具有电荷捕获功能的绝缘膜，以覆盖该活性区；通过在绝缘膜上淀积硅膜和第一金属硅化物膜并且处理该硅膜、第一金属硅化物膜和绝缘膜，而隔着绝缘膜在半导体基片上形成字线；以及至少在相邻的位线之间预先形成绝缘区，并且在位线的每个暴露部分上形成第二金属硅化物膜，以通过绝缘区使得相邻位线之间电绝缘。
在本发明中的所谓硅化的一种形式包括如下步骤通过把杂质注入到半导体基片的活性区的表面层而形成由杂质扩散层所构成的位线；形成具有电荷捕获功能的绝缘膜，以覆盖该活性区；通过把硅膜淀积在该绝缘膜上并且处理该硅膜和绝缘膜，而隔着该绝缘膜在半导体基片上形成字线；以及至少在相邻的位线之间预先形成一个绝缘区，并且在位线和字线的每个暴露部分上形成金属硅化物膜，以通过该绝缘区使得相邻位线之间电绝缘。
根据本发明的半导体器件包括由在半导体基片的表面层上的杂质扩散层所构成的位线；字线隔着具有电荷捕获功能的绝缘膜与位线相交。在半导体器件中，绝缘区至少形成在相邻的位线之间，以及金属硅化物膜形成在字线和位线上，以通过该绝缘区使得相邻位线之间电绝缘。


图1为按照工艺的次序示出根据第一实施例的SONOS型快速存储器的制造方法的平面示图；图2为按照工艺的次序示出根据第一实施例在图1之后的SONOS型快速存储器的制造方法的平面示图；图3为按照工艺的次序示出根据第一实施例在图2之后的SONOS型快速存储器的制造方法的平面示图；图4为按照工艺的次序示出根据第一实施例在图3之后的SONOS型快速存储器的制造方法的平面示图；图5为按照工艺的次序示出根据第一实施例在图4之后的SONOS型快速存储器的制造方法的平面示图；图6为按照工艺的次序示出根据第一实施例在图5之后的SONOS型快速存储器的制造方法的平面示图；
图7A和图7B分别为沿着图6中的线I-I和II-II截取的示意截面示图；图8为示出第一实施例的一个变型例子的硅化处理的平面示图；图9为示出根据常规方法的SONOS型快速存储器的制造方法的主要工艺的平面示图；图10为在图9之后根据常规方法的SONOS型快速存储器的制造方法的主要工艺的平面示图；图11A和图11B分别为沿着图10中的线I-I和II-II截取的示意截面示图；图12为根据第二实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图13为在图12之后根据第二实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图14A和图14B分别为沿着图13中的线I-I和II-II截取的示意截面示图；图15为在第二实施例的一个变型例子中的硅化处理的平面示图；图16为根据第三实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图17为在图16之后根据第三实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图18A和图18B分别为沿着图17中的线I-I和II-II截取的示意截面示图；图19为在第三实施例的一个变型例子中的硅化处理的平面示图；图20为根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图21为在图20之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图22为在图21之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；
图23为在图22之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图24为在图23之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图25为在图24之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图26为在图25之后根据第四实施例的SONOS型快速存储器的制造方法的主要工艺的平面示图；图27A和图27B分别为沿着图26中的线I-I和II-II截取的示意截面示图；图28为在第四实施例的一个变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图29为在图28之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图30为在图29之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图31为在图30之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图32为在图31之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图33为在图32之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图34为在图33之后根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要工艺的平面示图；图35为沿着图34中的线I-I截取的示意截面示图；图36为根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图37为在图36之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；
图38为在图37之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图39为在图37之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图40为在图39之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图41为在图40之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图42为在图41之后根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要工艺的平面示图；图43为沿着图42中的线I-I截取的示意截面示图；图44为根据第四实施例的变型例子3的SONOS型快速存储器的制造方法的主要工艺的平面示图；图45A、45B、45C和45D为示出在第四实施例的变型例子3中的字线和位线的电阻率与常规例子相比的一个例子的示意图；图46为示出根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图47A、47B和47C为示出在图46之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图48A、48B和48C为示出在图47A、47B和47C之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图49A、49B和49C为示出在图48A、48B和48C之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图50A和50B为示出在图49A、49B和49C之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图51为示出在图50A和50B之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图52为示出在图51之后根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图；图53为示出根据第六实施例的浮置栅极型快速存储器的制造方法的平面示图；图54为示出在图53之后根据第六实施例的浮置栅极型快速存储器的制造方法的平面示图；图55为示出在图54之后根据第六实施例的浮置栅极型快速存储器的制造方法的平面示图；图56为示出SONOS型快速存储器的电路结构的等效电路图；图57为示出浮置栅极型快速存储器的电路结构的等效电路图；图58为示出SONOS型快速存储器的存储单元结构的截面示图；图59A和59B为SONOS型快速存储器的编程方法的截面示图；以及图60A和60B为SONOS型快速存储器的读取方法的截面示图。
具体实施例方式
下面参照附图详细描述应用本发明的优选实施例。
-第一实施例-在该实施例中，示出所谓嵌入位线型快速存储器(SONOS型快速存储器)，作为半导体器件的一个例子。在此为了方便起见与其制造方法相结合来描述快速存储器的结构。
图1至图6为示出按照工艺的次序根据第一实施例的SONOS型快速存储器的制造方法的平面示图，以及图7A和图7B为其示意截面示图。
为了制造该快速存储器，如图1中所示，首先制备一个p型硅半导体基片1。在该半导体基片1的表面上，例如通过LOCOS(硅的局部氧化)方法在900度至1000度的温度下进行热氧化，而在元件隔离区中形成大约200纳米至大约500纳米膜厚的场效氧化膜(field oxidefilm)2。从而，进行元件隔离，并且形成CMOS晶体管等等的存储单元的活性区3和外围电路的活性区4被分隔。
在这种情况中，不是使用LOCOS方法，而是可以使用所谓的STI元件隔离方法来分隔该活性区，其中在半导体基片1的元件隔离区中形成沟槽(未示出)，并且把绝缘体填充到该沟槽中。
随后，在半导体基片1上形成具有由上氧化硅膜、氮化硅膜和下氧化硅膜所构成的三层结构。
更加具体来说，首先通过在800度至1100度的温度下进行热氧化而在半导体基片1上形成具有大约5纳米至大约10纳米厚度的下氧化硅膜。接着，通过在600度至800度的温度下进行CVD(化学气相淀积)方法在下氧化硅膜上形成大约12纳米至大约16纳米膜厚的氮化硅膜。然后在1000度至1100度的温度下通过湿氧化在氮化硅膜上形成大约5纳米至大约10纳米膜厚的上氧化硅膜。这三层构成ONO膜6。顺便提及，当氮化硅膜变薄时，还可以通过CVD方法形成上氧化硅膜。
结果，如图2中所示，整个表面被覆盖有光刻胶层，并且通过光刻方法在存储单元的活性区3中形成具有多个带状开孔的光刻胶图案5。使用该光刻胶图案5作为掩膜，在1×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下离子注入n型杂质，在此为砷(As)。从而，变为源极/漏极的嵌入位线7形成在半导体基片1的表面层上。
接着，如图3中所示，使用氧等离子体通过灰化处理除去光刻胶图案5。
接着，如图4中所示，在外围电路的活性区4中的ONO膜6被除去，并且ONO膜6仅仅保留在存储单元的活性区3中。之后，在外围电路的活性区4中形成栅绝缘膜(未示出)。
随后，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，使其具有大约100纳米至大约150纳米的厚度。通过CVD方法在该无定型硅上淀积硅化钨，使其具有大鸡150纳米至大约180纳米的厚度。然后，形成具有电极形状的光刻胶图案(未示出)。使用该光刻胶图案作为掩膜，利用HCl/O2气体作为腐蚀气体对硅化钨和无定型硅进行干法蚀刻。按照这种方式，分别在存储单元的活性区3中形成隔着ONO膜6与位线7相交的字线8(在本实施例中，相交为直角)，以及隔着栅绝缘膜在半导体基片1上的外围电路的活性区4中形成栅极(未示出)。
然后，在对光刻胶图案执行灰化去除之后，形成光刻胶图案(未示出)，仅仅使外围电路的活性区的n型晶体管区露出的。使用该栅极作为掩膜，在1×1013至3×1013(/cm2)的剂量和50至70(keV)的加速能量的条件下把n型杂质，在此为砷(As)，离子注入到半导体基片1的表面层中，以形成n型LDD。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区域(n型阱)露出。使用该栅极作为掩膜，在3×1013至7×1013(/cm2)的剂量和20至30(keV)的加速能量的条件下把p型杂质，在此为硼(B)，离子注入到半导体基片1的表面层中，以形成p型LDD。
随后，在对光刻胶图案执行灰化去除之后，形成仅仅具有存储单元的活性区3的光刻胶图案(未示出)。使用该栅极作为掩膜，在3×1012至3×1013(/cm2)的剂量和50至80(keV)的加速能量的条件下把硼(B)进行离子注入，以在半导体基片1的表面层上在相邻位线7之间形成通道阻挡区9。顺便提及，在此时，由于覆盖有光刻胶图案，因此硼不被离子注入到外围电路的活性区4。另一方面，硼被离子注入到位线7。但是，由于杂质浓度有两个或更大数量级的差别，因此对位线没有什么影响。
随后，如图5中所示，在对光刻胶图案执行灰化去除之后，通过CVD方法在整个表面上淀积氧化硅膜，并且在该氧化硅膜上，形成光刻胶图案(未示出)，以覆盖需要使相邻位线7之间电绝缘的部分，并且使得氧化硅形成部分不被覆盖。换句话说，在此形成光刻胶图案，以仅仅暴露形成位线7的接触孔的连接孔形成区域11以及形成字线8的接触孔的连接孔形成区域12。在此之后，使用该光刻胶图案作为掩膜，对氧化硅膜执行全各向异性蚀刻。
然后，对该光刻胶图案执行灰化去除。从而，在存储单元的活性区3中形成保护膜13，其由氧化硅膜所构成，该氧化硅膜具有暴露位线7的一部分的连接孔形成区11、12。与此同时，在面向连接孔形成区11、12的端部的字线8的侧壁上形成侧壁14。按照这种方式，绝缘区由保护膜13和侧壁14所构成。在此时，侧壁(未示出)还形成在外围电路的活性区4中的栅极的侧壁上。顺便提及，代替形成侧壁14的是，可以通过光刻胶图案在对应于侧壁14的部分中保留保护膜13。
随后，形成光刻胶图案(未示出)，仅仅使外围电路的活性区4的n型晶体管区露出。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下把n型杂质，在此为砷(As)，离子注入到半导体基片1的表面层中，以形成n型源极/漏极。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区域(n型阱)露出。使用栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和30(keV)至50(keV)的加速能量的条件下把p型杂质，在此为硼(B)，离子注入到半导体基片1的表面层中，以形成p型源极/漏极。
另外，通过氢氟酸处理除去形成在暴露于连接孔形成区11中的位线7的表面上的氧化膜，以及除去形成在外围电路的活性区4的源极/漏极的表面上的氧化膜。在此时，在绝缘区下方的部分(在存储单元的活性区3中的保护膜13和侧壁14下方)以及在外围电路的活性区4中的侧壁下方的部分不受到氢氟酸处理的影响。
在此之后，通过溅射方法在这个表面上淀积钛(Ti)，使其具有大约20纳米至大约50纳米的厚度。然后，通过在650度至760度的温度下进行快速退火处理(RTA)而进行硅化。从而，硅化钛15形成在暴露于连接孔形成区11中的位线7的表面上以及在外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，如图6、图7A和图7B中所示(图7A示出沿着图6中的线I-I截取的截面示图，以及图7B示出沿着图6中的线II-II截取的截面示图)，通过CVD方法在整个表面上形成层间绝缘膜16之后，在对应于连接孔形成区11、12的层间绝缘膜16的一部分中形成接触孔17、18。
然后，作为布线形成处理的预处理，通过干法蚀刻对活性区3、4中的硅化钛15的暴露部分执行氧化膜去除处理。然后，通过溅射方法形成由铝合金等等所构成的金属膜。通过对该金属膜构图，形成通过接触孔17、18连接到位线7和字线8的金属布线19(还连接到外围电路的活性区4中的栅极、源极/漏极)，并且用该布线来支承位线7。
在此之后，在进一步形成层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据该实施例，在存储单元的活性区3中，通过侧壁14保证字线8与在连接孔形成区11中的硅化钛相绝缘。另外，如图7A和图7B所示，在相邻位线7之间形成保护膜13，以保证绝缘。因此，存储单元区和其外围电路区被硅化，而没有由硅化钛15造成相邻位线7之间的短路，并且减小布线电阻。因此，可以实现所谓的SONOS型快速存储器的高速驱动。
-变型例子-在此将说明第一实施例的变型例子。在该变型例子中的SONOS型快速存储器的制造方法与执行硅化的第一实施例不同。请注意，相同参考标号和符号被用于表示在第一实施例中所述相同的部件等等，因此将省略对它们的描述。
图5为示出第一实施例的变型例子的硅化处理的平面示图。
与上述第一实施例相类似，在图1至图3中的每个处理之后，在对应于图4的处理中，首先通过等离子体CVD方法在形成字线(以及在活性区4中的栅极)时淀积的无定型硅上形成氮化硅膜。从而，形成字线20，而不再无定型硅上形成金属硅化物。
然后，如图8中所示在与第一实施例中图5所示的相同处理之后形成保护膜13和侧壁14，然后，通过磷酸沸煮(boiling)方法除去在活性区3中的字线20上和在活性区4的栅极上暴露的氮化硅膜。然后通过氢氟酸处理除去在活性区3的位线7上以及在活性区4的源极/漏极上暴露的氧化膜。
然后，通过溅射方法，在整个表面上淀积钴(Co)直到它具有大约5纳米至10纳米的膜厚，并且淀积TiN直到它具有大约20纳米至大约50纳米的膜厚。在450度至550度的温度通过快速退火处理(RTA)对它们进行硅化。从而，在连接孔形成区11中暴露的位线7的表面上，在连接孔形成区12中暴露的字线20的表面上，以及在外围电路(在此仅仅示出存储单元的活性区3)的活性区4的栅极上和源极/漏极的表面上形成硅化钴111。
然后，与图6、图7A和图7B中的相同处理之后，完成SONOS型快速存储器。
根据该变型例子，在存储单元的活性区3中，由侧壁14保证字线20和连接孔形成区11中的硅化钴111之间相互绝缘。另外，在相邻位线7之间形成保护膜13以保证绝缘。因此，存储单元区域及其外围电路区域被硅化，而没有由硅化钴111造成相邻位线7之间的短路，并且减小布线电阻。因此，可以实现所谓SONOS型快速存储器的高速驱动。另外，所谓双重栅极可以通过使用硅化处理而制成，并且通过降低阈值(Vth)可以实现低电压工作。
-比较例子-通过常规方法执行硅化的SONOS型快速存储器的制造方法被示出为本发明的一个比较例子。请注意相同的参考标号和符号被用于表面与第一实施例中相同的部件等等，因此，将省略对它们的描述。
图9和图10为示出SONOS型快速存储器的常规制造方法的主要处理的平面示图，以及图11A和图11B为示出该SONOS型快速存储器的截面示图。
在类似于上述第一实施例的图1至图4中的每个处理之后，首先通过CVD方法在整个表面上淀积氧化硅膜。该氧化硅膜被完全各向异性地蚀刻。从而，如图9中所示在存储单元的活性区3中的字线8的侧壁上形成侧壁114。在外围电路的活性区4中，侧壁(未示出)形成在栅极的侧壁上。这些侧壁用于防止由于硅化而造成字线8(栅极)之间的短路。
从而，通过氢氟酸处理而除去氧化膜。然后，通过溅射方法在整个表面上淀积钛(Ti)，直到它具有大约20纳米至大约50纳米的厚度。在650度至750度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钛15在活性区3中隔着侧壁114形成在字线8之间，以及在活性区4中隔着侧壁形成在栅极之间。
然后，如图10、图11A和图11B中所示(图11A示出沿着图10的线I-I截取的截面，并且图11B示出沿着图10的线II-II截取的截面)，形成金属布线19，其通过接触孔17、18连接到位线7和字线8(并且还连接到外围电路的活性区4中的栅极、源极/漏极)。
但是，在这种情况中，形成硅化钛15以覆盖存储单元的活性区3中的相邻位线7之间的区域，如图11A和图11B中所示。从而，不可避免地造成位线7之间的短路。因此，难以通过该方法制造在实际使用中耐用的SONOS型快速存储器。
-第二实施例-接着，将说明本发明的第二实施例。在第二实施例中的SONOS型快速存储器的制造方法基本与第一实施例相同。但是，不同之处在于当位线被硅化时保护膜的形状不同。请注意，相同的参考标号和符号被用于表示与第一实施例相同的部件等等，因此将省略对它们的描述。
图12和图13为示出根据第二实施例的SONOS型快速存储器的制造方法的主要处理的平面示图，以及图14为示出该SONOS型快速存储器的截面示图。
在类似于上述第一实施例的图1至图3中的每个处理之后，首先通过CVD方法在整个表面上淀积氧化硅膜。然后，如图12中所示，在该氧化硅膜上，形成格子状的光刻胶图案(未示出)，其被形成为覆盖需要使相邻位线7之间电绝缘的部分，并且使得金属硅化物形成部分露出。换句话说，该光刻胶图案被形成为分别暴露在纵向方向上位线7和字线8上的部分。使用该光刻胶图案作为掩膜，该氧化硅膜被完全各向异性地蚀刻。
然后，对该光刻胶图案执行灰化去除。从而，在存储单元的活性区3中形成保护膜21，其包括多个矩阵氧化硅膜，其覆盖活性区3，并且使在位线7和字线8上的部分分别在纵向方向上暴露。与此同时，侧壁22形成在从保护膜21暴露的字线8的侧壁上。按照这种方式，绝缘区由保护膜21和侧壁22所构成。在此时，侧壁(未示出)还形成在外围电路的活性区4中的栅极的侧壁上。
然后，通过溅射方法在整个表面上淀积钛(Ti)，直到它具有大约20纳米至大约50纳米的厚度。然后，在650度至750度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钛15形成在通过侧壁22暴露于保护膜21之间的位线7的表面上，以及在外围电路的活性区4的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
从而，如图13、图14A和图14B中所示(图14A示出沿着图13中的线I-I截取的截面，以及图14B示出沿着图13中的线II-II截取的截面)，在通过CVD方法在整个表面上形成层间绝缘膜16之后，在对应于连接孔形成区的层间绝缘膜16的部分中形成接触孔17、18。
从而，作为布线形成处理的预处理，在活性区3、4中，对于硅化钛15的暴露部分通过干法蚀刻执行氧化膜去除处理。然后，通过溅射方法形成由铝合金等等所制成的金属膜。通过对该金属膜构图，形成通过支承位线7的接触孔17、18连接到位线7和字线8的金属布线19(还连接到在外围电路的活性区4中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据本实施例，在存储单元的活性区3中，从保护膜21暴露的字线8和硅化钛15之间的绝缘是通过侧壁22来保证的。另外，如图14A和14B中所示，保护膜21形成在相邻位线7之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钛15造成相邻位线7之间的短路，并且减小布线电阻。从而，可以实现所谓SONOS型快速存储器的较高速驱动。
-变型例子-在此将说明第二实施例的一个变型例子。在该变型例子中的SONOS型快速存储器的制造方法与第二实施例不同之处在于执行硅化。请注意，相同的参考标号和符号被用于表示与第二(第一)实施例中所述相同的部件等等，因此将省略对它们的描述。
图15为示出在第二实施例的变型例子中的硅化处理的平面示图。
在类似于上述第一实施例的图1至图3中的每个处理之后，首先通过等离子体CVD方法在无定型硅上淀积氮化硅膜，该无定型硅在形成字线(以及在活性区4中的栅极)时淀积。从而，形成字线20而没有在无定形硅上形成金属硅化物。
然后，在与第二实施例中的图12中的相同处理之后，形成保护膜21和侧壁22，如图15中所示。在此之后，暴露于活性区3中的字线20上以及活性区4中的栅极上的氮化硅膜被通过磷酸沸煮方法而除去。然后，通过氢氟酸处理而除去暴露于活性区3中的位线7上以及活性区4中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且通过溅射方法淀积TiN，直到它具有大约20纳米至50纳米的厚度。在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴111形成在暴露于保护膜21之间的位线7的表面上、从保护膜21暴露的字线20的表面上、以及外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，在与图13、图14A和图14B中相同的处理之后，完成SONOS型快速存储器。
根据该变型例子，在存储单元的活性区3中，从保护膜21暴露的字线20与硅化钴111之间的绝缘是通过侧壁22来保证的。另外，保护膜21形成在相邻位线7之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴111造成相邻位线7之间的短路，并且减小布线电阻。因此可以实现所谓SONOS型快速存储器的高速驱动。另外，通过使用硅化处理可以制成所谓的双重栅极，并且通过降低阈值(Vth)可以实现低电压工作。
-第三实施例-下面将说明本发明的第三实施例。在该第三实施例中的SONOS型快速存储器制造方法基本上与第一实施例中相同。但是，不同之处在于当位线被硅化时保护膜的形状不同。请注意，相同的参考标号和符号被用于表示与第一实施例相同的部件等等，因此将省略对它们的描述。
图16和图17为示出根据第三实施例的SONOS型快速存储器的制造方法的主要处理的平面示图，以及图18A和图18B为示出该SONOS型快速存储器的截面示图。
在类似于上述第一实施例的图1至图3中的每个处理之后，首先通过CVD方法在整个表面上淀积氧化硅膜。然后，如图16中所示，在该氧化硅膜上，形成格子状的光刻胶图案(未示出)，其被形成为覆盖需要使相邻位线7之间电绝缘的部分，并且使得金属硅化物形成部分露出。换句话说，该光刻胶图案被形成为分别暴露在纵向方向上位线7上的部分。使用该光刻胶图案作为掩膜，该氧化硅膜被完全各向异性地蚀刻。
然后，对该光刻胶图案执行灰化去除。从而，在存储单元的活性区3中形成保护膜31，其包括多个带状氧化硅膜，其覆盖活性区3，并且使在位线7上的部分在纵向方向上暴露。与此同时，侧壁32形成在从保护膜31暴露的字线8的侧壁上。按照这种方式，绝缘区由保护膜31和侧壁32所构成。在此时，侧壁(未示出)还形成在外围电路的活性区4中的栅极的侧壁上。
然后，通过溅射方法在整个表面上淀积钛(Ti)，直到它具有大约20纳米至大约50纳米的厚度。然后，在650度至750度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钛15形成在通过侧壁32暴露于保护膜31之间的位线7的表面上，以及在外围电路的活性区4的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，如图17、图18A和图18B中所示(图18A示出沿着图17中的线I-I截取的截面，以及图18B示出沿着图17中的线II-II截取的截面)，在通过CVD方法在整个表面上形成层间绝缘膜16之后，在对应于连接孔形成区的层间绝缘膜16的部分中形成接触孔17、18。
然后，作为布线形成处理的预处理，在活性区3、4中，对于硅化钛15的暴露部分通过干法蚀刻执行氧化膜去除处理。然后，通过溅射方法形成由铝合金等等所制成的金属膜。通过对该金属膜构图，形成通过支承位线7的接触孔17、18连接到位线7和字线8的金属布线19(还连接到在外围电路的活性区4中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据本实施例，在存储单元的活性区3中，从保护膜31暴露的字线8和硅化钛15之间的绝缘是通过侧壁32来保证的。另外，如图18A和18B中所示，保护膜31形成在相邻位线7之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钛15造成相邻位线7之间的短路，并且减小布线电阻。从而，可以实现所谓SONOS型快速存储器的较高速驱动。
-变型例子-在此将说明第三实施例的一个变型例子。在该变型例子中的SONOS型快速存储器的制造方法与第二实施例不同之处在于执行硅化。请注意，相同的参考标号和符号被用于表示与第三(第一)实施例中所述相同的部件等等，因此将省略对它们的描述。
图19为示出在第三实施例的变型例子中的硅化处理的平面示图。
在类似于上述第一实施例的图1至图3中的每个处理之后，首先通过等离子体CVD方法在无定型硅上淀积氮化硅膜，该无定型硅在形成字线(以及在活性区4中的栅极)时淀积。从而，形成字线20而没有在无定形硅上形成金属硅化物。
然后，在与第三实施例中的图16中的相同处理之后，形成保护膜31和侧壁32，如图19中所示。在此之后，暴露于活性区3中的字线20上以及活性区4中的栅极上的氮化硅膜被通过磷酸沸煮方法而除去。然后，通过氢氟酸处理而除去暴露于活性区3中的位线7上以及活性区4中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且通过溅射方法淀积TiN，直到它具有大约20纳米至50纳米的厚度。在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴111形成在暴露于保护膜31之间的位线7的表面上、从保护膜31暴露的字线20的表面上、以及外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，在与图13、图14A和图14B中相同的处理之后，完成SONOS型快速存储器。
根据该变型例子，在存储单元的活性区3中，从保护膜31暴露的字线20与硅化钴111之间的绝缘是通过侧壁32来保证的。另外，保护膜31形成在相邻位线7之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴111造成相邻位线7之间的短路，并且减小布线电阻。因此可以实现所谓SONOS型快速存储器的高速驱动。另外，通过使用硅化处理可以制成所谓的双重栅极，并且通过降低阈值(Vth)可以实现低电压工作。
-第四实施例-下面将说明本发明的第四实施例。在该第四实施例中的SONOS型快速存储器制造方法基本上与第一实施例中相同。但是，不同之处在于采用硅化的结构，另外不同之处在于当在硅化处理中位线被硅化时绝缘区域中的差别。请注意，相同的参考标号和符号被用于表示与第一实施例相同的部件等等，因此将省略对它们的描述。
图20和图26为示出根据第四实施例的SONOS型快速存储器的制造方法的主要处理的平面示图，以及图27A和图27B为示出该SONOS型快速存储器的截面示图。
为了制造该快速存储器，如图20中所示，首先制备p型硅半导体基片1。在该半导体基片1的表面上，例如通过LOCOS方法在900度至1000度的温度下进行热氧化而在元件隔离区中形成大约200纳米至大约500纳米厚的场氧化膜2。从而形成元件隔离，并且形成CMOS晶体管等等的存储单元的活性区3以及外围电路的活性区4被分割。
在这种情况中，除了使用LOCOS方法之外，可以使用所谓的STI元件分离方法作为代替来分隔该活性区，其中在半导体基片1的元件隔离区中形成一个沟槽(未示出)，并且用绝缘体填充该沟槽。
然后，对于在下文所述的处理中形成位线43和字线44，在活性区3中需要相邻位线43之间电绝缘的部分中形成矩阵形式的多个绝缘部分41。换句话说，这些绝缘部分41形成在以格子形式由位线43和字线44所包围的区域中。这些绝缘部分41构成绝缘区域。
具体来说，在活性区3中以格子形式由位线43和字线44所包围的矩阵部分中，分别通过构图形成大约0.2微米至0.4微米深的沟槽42。通过CVD方法淀积足够厚的氧化硅膜，以填充这些沟槽42。然后，通过化学机械抛光(CMP)方法对该表面抛光。从而，形成通过填充各个沟槽而形成的绝缘部分41。顺便提及，该绝缘部分41可以通过所谓的LOCOS方法形成为场氧化膜。
然后，具有由上氧化硅膜、氮化硅膜以及下氧化硅膜所构成的三层结构的ONO膜6形成在半导体基片1上。
更加具体来说，首先通过在800度至1100度的温度下通过热氧化在半导体基片1上形成大约5纳米至10纳米厚的下氧化硅膜。接着，在600度至800度的温度下通过CVD方法在下氧化硅膜上形成大约12纳米至16纳米厚的氮化硅膜。然后，在1000度至1100度的温度下通过湿氧化在氮化硅膜上形成大约5纳米至10纳米厚的上氧化硅膜。这三个层面构成ONO膜6。顺便提及，当氮化硅膜被减薄时，可以通过CVD方法形成上氧化硅膜。
然后，用光刻胶覆盖整个表面，并且通过光刻方法在存储单元的活性区3中形成具有多个带状开口的光刻胶图案5，如图21中所示。然后，使用该光刻胶图案5作为掩膜，n型杂质(在此为砷(As))被在1×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下进行离子注入。从而，变为源极/漏极的嵌入位线43形成在半导体基片1的表面层上。在此时，仅仅把砷注入到从活性区3中的带状开口暴露的栅极表面上，并且不注入到存在从开口暴露的绝缘部分41的部分上。
接着，如图22中所示，通过使用氧等离子体进行灰化处理等等而除去光刻胶图案5。在此时，由于存在绝缘部分41，所形成的位线43例如为缩小的蜈蚣形状。
然后，如图23中所示，除去在外围电路的活性区4中的ONO膜6，并且ONO膜6仅仅被遗留在存储单元的活性区3中。然后，在外围电路的活性区4中形成栅绝缘膜(未示出)。
然后，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，直到它具有大约100纳米至150纳米的厚度。通过等离子体CVD方法在该无定型硅上形成氮化硅膜。然后，形成电极形状的光刻胶图案(未示出)。使用该光刻胶图案作为掩膜，使用HCl(O2)气体等等作为腐蚀气体对无定型硅进行干法蚀刻。按照这种方式，在存储单元的活性区3中形成隔着ONO膜6与位线43相交叉(在本实施例中，形成直角交叉)的字线44，并且隔着栅绝缘膜在半导体基片1上在外围电路的活性区4中形成栅电极(未示出)。
在此，在上述例子中形成掺杂磷的无定型硅。但是，可以通过形成不掺杂的硅并且使用光刻胶图案分别进行n型杂质和p型杂质的离子注入而形成双重栅极结构。
然后，在对该光刻胶图案执行灰化去除之后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用栅极作为掩膜，在1×1013至3×1013(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型LDD。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极作为掩膜，在3×1013至7×1013(/cm2)的剂量和20(keV)至30(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型LDD。
然后，通过CVD方法在整个表面上淀积氧化硅膜。该氧化硅膜被完全各向异性蚀刻。从而，如图20中所示，在存储单元的活性区3中的字线44的侧壁上形成侧壁45。在外围电路的活性区4中，在栅极的侧壁上形成侧壁(未示出)。这些侧壁用于防止由于硅化而造成字线44(栅极)之间短路。
然后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型源极/漏极。接着，形成一个光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和30(keV)至50(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型源极/漏极。
通过磷酸沸煮方法除去在活性区3中的字线44上以及活性区4的栅极上暴露的氮化硅膜。然后，通过氢氟酸处理除去暴露于活性区3中的位线43上以及活性区4中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且淀积TiN，直到它具有大约20纳米至50纳米的厚度。然后，在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴46形成在位线43的表面上、字线44的表面上、以及栅极和在外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，如图25中所示，在通过CVD方法在整个表面上形成氮化硅膜113之后，形成层间绝缘膜16，以执行形成所谓的无边界接触孔的处理。然后，接触孔47、48分别形成在位线43的连接孔形成区以及字线44的连接孔形成区中。
然后，作为布线形成处理的预处理，在活性区3、4中，对于硅化钴46的暴露部分通过干法蚀刻执行氧化膜去除处理。然后，如图26、图27A和图27B所示(图27A示出沿着图26中的线I-I截取的截面，以及图27B示出沿着图26中的线II-II截取的截面)，通过溅射方法形成由铝合金等等所制成的金属膜，并且通过对该金属膜构图，形成通过支承位线43的接触孔47、48连接到位线43和字线44的金属布线19(还连接到在外围电路的活性区4中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据本实施例，在存储单元的活性区3中，字线44与硅化钴46之间的绝缘是通过侧壁45来保证的。另外，如图27A和27B中所示，绝缘部分41预先形成在相邻位线43之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴46造成相邻位线43之间的短路，并且减小布线电阻。从而，可以实现所谓SONOS型快速存储器的较高速驱动。
另外，位线43可以直接相对于绝缘部分41对齐。因此，不需提供无用的覆盖层。另外，通过使用硅化处理，可以制成所谓的双重栅极，并且通过降低阈值(Vth)还可以实现低压工作。
-变型例子-在此将说明第四实施例的几个变型例子。在该变型例子中的SONOS型快速存储器的制造方法与第四实施例不同之处在于绝缘区域的淀积形式等等方面不同。请注意，相同的参考标号和符号被用于表示与第四实施例中所述相同的部件等等，因此将省略对它们的描述。
-变型例子1-图28至图34为示出根据第四实施例的变型例子1的SONOS型快速存储器的制造方法的主要处理的平面示图。图35为该SONOS型快速存储器的截面示图。
为了制造该快速存储器，首先制备p型硅半导体基片1，如图28中所示。在该半导体基片1的表面上，例如通过LOCOS方法在900度至1000度的温度下进行热氧化而在元件隔离区中形成大约200纳米至大约500纳米厚的场氧化膜2。从而形成元件隔离，并且形成CMOS晶体管等等的存储单元的活性区3以及外围电路的活性区4被分割。
在这种情况中，除了使用LOCOS方法之外，可以使用所谓的STI元件分离方法作为代替来分隔该活性区，其中在半导体基片1的元件隔离区中形成一个沟槽(未示出)，并且用绝缘体填充该沟槽。
然后，对于在下文所述的处理中形成位线43和字线44，在活性区3中需要相邻位线43之间电绝缘的部分中形成矩阵形式的多个绝缘部分51。换句话说，这些绝缘部分51形成在由位线43和字线44所包围的区域中。这些绝缘部分51构成绝缘区域。在此，绝缘部分51在绝缘区中的设置状态比在第四实施例中所述的绝缘部分41在绝缘区中的设置状态更加稀疏。
具体来说，在活性区3中以格子形式由位线43和字线44所包围的矩阵部分中，分别通过构图形成大约0.2微米至0.4微米深的沟槽52。通过CVD方法淀积足够厚的氧化硅膜，以填充这些沟槽52。然后，通过化学机械抛光(CMP)方法对该表面抛光。从而，形成通过用氧化硅膜填充各个沟槽52而形成的绝缘部分51。顺便提及，该绝缘部分51可以通过所谓的LOCOS方法形成为场氧化膜。
然后，具有由上氧化硅膜、氮化硅膜以及下氧化硅膜所构成的三层结构的ONO膜6形成在半导体基片1上。
更加具体来说，首先通过在800度至1100度的温度下通过热氧化在半导体基片1上首先形成大约5纳米至10纳米厚的下氧化硅膜。接着，在600度至800度的温度下通过CVD方法在下氧化硅膜上形成大约12纳米至16纳米厚的氮化硅膜。然后，在1000度至1100度的温度下通过湿氧化在氮化硅膜上形成大约5纳米至10纳米厚的上氧化硅膜。这三个层面构成ONO膜6。顺便提及，当氮化硅膜被减薄时，可以通过CVD方法形成上氧化硅膜。
然后，如图29中所示，用光刻胶覆盖整个表面，并且通过光刻方法在存储单元的活性区3中形成具有多个带状开口的光刻胶图案5。然后，使用该光刻胶图案5作为掩膜，n型杂质(在此为砷(As))被在1×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下进行离子注入。从而，变为源极/漏极的嵌入位线43形成在半导体基片1的表面层上。在此时，仅仅把砷注入到从活性区3中的带状开口暴露的栅极表面上，并且不注入到存在从开口暴露的绝缘部分51的部分上。
接着，如图30中所示，通过使用氧等离子体进行灰化处理等等而除去光刻胶图案5。在此时，由于存在绝缘部分51，所形成的位线43例如为缩小的蜈蚣形状。
然后，如图31中所示，除去在外围电路的活性区4中的ONO膜6，并且ONO膜6仅仅被遗留在存储单元的活性区3中之后，在外围电路的活性区4中形成栅绝缘膜(未示出)。
然后，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，直到它具有大约100纳米至150纳米的厚度。通过等离子体CVD方法在该无定型硅上形成氮化硅膜。然后，形成电极形状的光刻胶图案(未示出)。使用该光刻胶图案作为掩膜，使用HCl/O2气体等等作为腐蚀气体对无定型硅进行干法蚀刻。按照这种方式，在存储单元的活性区3中形成隔着ONO膜6与位线43相交叉(在本实施例中，形成直角交叉)的字线44，并且隔着栅绝缘膜在半导体基片1上在外围电路的活性区4中形成栅电极(未示出)。
在此，在上述例子中形成掺杂磷的无定型硅。但是，可以通过形成不掺杂的硅并且使用光刻胶图案分别进行n型杂质和p型杂质的离子注入而形成双重栅极结构。
然后，在对该光刻胶图案执行灰化去除之后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用栅极作为掩膜，在1×1013至3×1013(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型LDD。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极作为掩膜，在3×1013至7×1013(/cm2)的剂量和20(keV)至30(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型LDD。
然后，通过CVD方法在整个表面上淀积氧化硅膜。该氧化硅膜被完全各向异性蚀刻。从而，如图32中所示，在存储单元的活性区3中的字线44的侧壁上形成侧壁45。在外围电路的活性区4中，在栅极的侧壁上形成侧壁(未示出)。这些侧壁用于防止由于硅化而造成字线44(栅极)之间短路。
然后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型源极/漏极。接着，形成一个光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和30(keV)至50(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型源极/漏极。
通过磷酸沸煮方法除去在活性区3中的字线44上以及活性区4的栅极上暴露的氮化硅膜。然后，通过氢氟酸处理除去暴露于活性区3中的位线43上以及活性区4中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且淀积TiN，直到它具有大约20纳米至50纳米的厚度。然后，在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴46形成在位线43的表面上、字线44的表面上、以及栅极和在外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，如图33中所示，在通过CVD方法在整个表面上形成氮化硅膜113之后，形成层间绝缘膜16，以执行形成所谓的无边界接触孔的处理。然后，接触孔53、54分别形成在位线43的连接孔形成区以及字线44的连接孔形成区中。在此，位线43的接触孔53比在第四实施例中所述的接触孔47、48稍密一些。
然后，如图34和图35(沿着图34中的线I-I截取的截面)所示，作为布线形成处理的预处理，在活性区3、4中，对于硅化钴46的暴露部分通过干法蚀刻执行氧化膜去除处理之后，通过溅射方法形成由铝合金等等所制成的金属膜，并且通过对该金属膜构图，形成通过支承位线43的接触孔53、54连接到位线43和字线44的金属布线19(还连接到在外围电路的活性区4中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据该变型实施例1，在存储单元的活性区3中，字线44与硅化钴46之间的绝缘是通过侧壁14来保证的。另外，如图35中所示，绝缘部分51预先形成在相邻位线43之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴46造成相邻位线43之间的短路，并且减小布线电阻。从而，可以实现所谓SONOS型快速存储器的较高速驱动。
另外，位线43可以直接相对于绝缘部分51对齐。因此，不需提供无用的覆盖层。另外，通过使用硅化处理，可以制成所谓的双重栅极，并且通过降低阈值(Vth)还可以实现低压工作。
-变型例子2-图36至图42为示出根据第四实施例的变型例子2的SONOS型快速存储器的制造方法的主要处理的平面示图。图43为该SONOS型快速存储器的截面示图。
为了制造该快速存储器，首先制备p型硅半导体基片1，如图36中所示。在该半导体基片1的表面上，例如通过LOCOS方法在900度至1000度的温度下进行热氧化而在元件隔离区中形成大约200纳米至大约500纳米厚的场氧化膜2。从而形成元件隔离，并且形成CMOS晶体管等等的存储单元的活性区3以及外围电路的活性区4被分割。
在这种情况中，除了使用LOCOS方法之外，可以使用所谓的STI元件分离方法作为代替来分隔该活性区，其中在半导体基片1的元件隔离区中形成一个沟槽(未示出)，并且用绝缘体填充该沟槽。
然后，对于在下文所述的处理中形成位线43和字线44，在活性区3中需要相邻位线43之间电绝缘的部分中形成矩阵形式的多个绝缘部分61。换句话说，这些绝缘部分61形成在由格子形状的位线43和字线44所包围的区域中。这些绝缘部分61构成绝缘区域。在此，绝缘部分61在相应绝缘区中的设置状态与在第四实施例的变型例子1中所述的绝缘部分51在绝缘区中的设置状态略有不同。不需要保证在位线43的不形成接触孔区域66中的接触孔的尺寸。考虑到这一点，不形成接触孔区域66的宽度被形成为比位线43的接触孔形成区65更窄。
具体来说，在活性区3中以格子形式由位线43和字线44所包围的矩阵部分中，分别通过构图形成大约0.2微米至0.4微米深的沟槽62。通过CVD方法淀积足够厚的氧化硅膜，以填充这些沟槽62。然后，通过化学机械抛光(CMP)方法对该表面抛光。从而，形成通过用氧化硅膜填充各个沟槽62而形成的绝缘部分61。顺便提及，该绝缘部分61可以通过所谓的LOCOS方法形成为场氧化膜。
然后，具有由上氧化硅膜、氮化硅膜以及下氧化硅膜所构成的三层结构的ONO膜6形成在半导体基片1上。
更加具体来说，首先通过在800度至1100度的温度下通过热氧化在半导体基片1上首先形成大约5纳米至10纳米厚的下氧化硅膜。接着，在600度至800度的温度下通过CVD方法在下氧化硅膜上形成大约12纳米至16纳米厚的氮化硅膜。然后，在1000度至1100度的温度下通过湿氧化在氮化硅膜上形成大约5纳米至10纳米厚的上氧化硅膜。这三个层面构成ONO膜6。顺便提及，当氮化硅膜被减薄时，可以通过CVD方法形成上氧化硅膜。
然后，如图37中所示，用光刻胶覆盖整个表面，并且通过光刻方法在存储单元的活性区3中形成具有多个带状开口的光刻胶图案5。然后，使用该光刻胶图案5作为掩膜，n型杂质(在此为砷(As))被在1×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下进行离子注入。从而，变为源极/漏极的嵌入位线43形成在半导体基片1的表面层上。在此时，仅仅把砷注入到从活性区3中的带状开口暴露的栅极表面上，并且不注入到存在从开口暴露的绝缘部分61的部分上。
接着，如图38中所示，通过使用氧等离子体进行灰化处理等等而除去光刻胶图案5。在此时，由于存在绝缘部分51，所形成的位线43例如为缩小的蜈蚣形状。
然后，如图39中所示，除去在外围电路的活性区4中的ONO膜6，并且ONO膜6仅仅被遗留在存储单元的活性区3中之后，在外围电路的活性区4中形成栅绝缘膜(未示出)。
然后，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，直到它具有大约100纳米至150纳米的厚度。通过等离子体CVD方法在该无定型硅上形成氮化硅膜。然后，形成电极形状的光刻胶图案(未示出)。使用该光刻胶图案作为掩膜，使用HCl/O2气体等等作为腐蚀气体对无定型硅进行干法蚀刻。按照这种方式，在存储单元的活性区3中形成隔着ONO膜6与位线43相交叉(在本实施例中，形成直角交叉)的字线44，并且隔着栅绝缘膜在半导体基片1上在外围电路的活性区4中形成栅电极(未示出)。
在此，在上述例子中形成掺杂磷的无定型硅。但是，可以通过形成不掺杂的硅并且使用光刻胶图案分别进行n型杂质和p型杂质的离子注入而形成双重栅极结构。
然后，在对该光刻胶图案执行灰化去除之后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用栅极作为掩膜，在1×1013至3×1013(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型LDD。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极作为掩膜，在3×1013至7×1013(/cm2)的剂量和20(keV)至30(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型LDD。
然后，通过CVD方法在整个表面上淀积氧化硅膜。该氧化硅膜被完全各向异性蚀刻。从而，如图40中所示，在存储单元的活性区3中的字线44的侧壁上形成侧壁45。在外围电路的活性区4中，在栅极的侧壁上形成侧壁(未示出)。这些侧壁用于防止由于硅化而造成字线44(栅极)之间短路。
然后，形成仅仅使外围电路的活性区4的n型晶体管区露出的光刻胶图案(未示出)。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型源极/漏极。接着，形成一个光刻胶图案(未示出)，这次仅仅使外围电路的活性区4的p型晶体管区(n型阱)露出。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和30(keV)至50(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片1的表面层上，以形成p型源极/漏极。
通过磷酸沸煮方法除去在活性区3中的字线44上以及活性区4的栅极上暴露的氮化硅膜。然后，通过氢氟酸处理除去暴露于活性区3中的位线43上以及活性区4中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且淀积TiN，直到它具有大约20纳米至50纳米的厚度。然后，在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴46形成在位线43的表面上、字线44的表面上、以及栅极和在外围电路的活性区4中的源极/漏极的表面上(在此仅仅示出存储单元的活性区3)。
然后，如图41中所示，在通过CVD方法在整个表面上形成氮化硅膜113之后，形成层间绝缘膜16，以执行形成所谓的无边界接触孔的处理。然后，接触孔63、64分别形成在位线43的连接孔形成区以及字线44的连接孔形成区中。
然后，如图42和图43(沿着图42中的线I-I截取的截面)所示，作为布线形成处理的预处理，在活性区3、4中，对于硅化钴46的暴露部分通过干法蚀刻执行氧化膜去除处理之后，通过溅射方法形成由铝合金等等所制成的金属膜，并且通过对该金属膜构图，形成通过支承位线43的接触孔63、64连接到位线43和字线44的金属布线19(还连接到在外围电路的活性区4中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据该变型实施例2，在存储单元的活性区3中，字线44与硅化钴46之间的绝缘是通过侧壁45来保证的。另外，如图43中所示，绝缘部分61预先形成在相邻位线43之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴46造成相邻位线43之间的短路，并且减小布线电阻。从而，可以实现所谓SONOS型快速存储器的较高速驱动。
另外，位线43可以直接相对于绝缘部分61对齐。因此，不需提供无用的覆盖层。另外，通过使用硅化处理，可以制成所谓的双重栅极，并且通过降低阈值(Vth)还可以实现低压工作。
-变型例子3-在该变例子3中的SONOS型快速存储器的制造方法基本上与变型例子2相同。但是，不同之处不但在于绝缘部分61的间距被减小，而且金属布线71的间距也被减小。
图44为示出根据第四实施例的变型例子3的SONOS型快速存储器制造方法的最后处理的平面示图。
在此，在变型例子2中的图36至图41所示的每个处理之后，通过干法蚀刻对活性区3、4中的硅化钴46的暴露部分执行氧化膜去除处理。然后，通过溅射方法形成由铝合金等等所构成的金属膜。通过对该金属膜构图，形成通过接触孔63、64连接到位线43和字线44的金属布线71(还连接到外围电路的活性区4中的栅极、源极/漏极)，并且用该布线来支承位线43。在此，按照一种方式来形成金属布线71，使得与变型例子2的金属布线19相比，连接孔形成区65附近的间距变窄。
在此之后，在进一步形成层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该SONOS型快速存储器。
根据该变型例子3，在存储单元的活性区3中，通过侧壁45保证字线44与硅化钴46之间的绝缘。另外，预先在相邻位线43之间形成绝缘部分61以保证绝缘。因此，存储单元区和其外围电路区被硅化，而没有由硅化钴45造成相邻位线43之间的短路，并且减小布线电阻。因此，可以实现所谓的SONOS型快速存储器的高速驱动。
另外，位线43可以直接相对于绝缘部分61对齐。因此，不需要提供无用的覆盖层。另外，通过使用硅化处理，可以制成所谓的双重栅极，并且通过降低阈值(Vth)还可以实现低压工作。
在此将描述把变型例子3中的字线和位线的每个电阻率与常规例子相比较的一个例子。
在常规例子中，如图45A中所示，以32条字线的间隔由金属布线支承位线。另一方面，在变型例子3中，如图45B中所示，以一条字线43个间隔由金属布线71支承位线43。结果，以所谓的0.25微米的技术的情况为例，在图45C中所示的常规例子中，存储单元的尺寸为0.55微米×0.88微米，并且在变型例子3中，其尺寸为0.90微米×0.85微米，如图45D中所示。因此，在变型例子3中存储单元的尺寸与常规例子相比最多大74％。
另一方面，字线的电阻率(对于32条字线)变为如下(1)常规例子对于由非硅化多晶硅膜所制成的字线为150kΩ至300kΩ(60Ω/至100Ω/)，并且对于由多晶硅膜所制成的字线为30kΩ至40kΩ(12Ω/至18Ω/)。
(2)变型例子3对于由形成硅化钴的多晶硅膜所制成的字线为5kΩ至15kΩ(4Ω/至6Ω/)。
同时，位线的电阻率(对于1024条位线)如下(1)常规例子对于由杂质扩散层所制成的位线为3kΩ至4kΩ(70Ω/至80Ω/)。
(2)变型例子3对于由形成有硅化钴的杂质扩散层所制成的位线为0.15kΩ至0.2kΩ(硅化钴5Ω/至10Ω/，杂质扩散层70Ω/至80Ω/)。
如上文所述，根据变型例子3，尽管存储单元的尺寸较大，但是字线的电阻率和位线的电阻率分别与常规例子相比可以降低到大约1/20至大约1/30以及大约1/20。
-第五实施例-接着，将说明本发明的第五实施例。在本实施例中，将示出当本发明被应用于浮置栅极型快速存储器的情况。为了方便起见，将结合制造方法来说明该快速存储器的结构。
图47A和图47B至图52为示出按照工艺次序的根据第五实施例的浮置栅极型快速存储器的制造方法的平面示图。
为了制造该快速存储器，如图46中所示，首先制备p型硅半导体基片201。在该半导体基片201的表面上，例如通过LOCOS方法在900度至1000度的温度下进行热氧化而在元件隔离区中形成大约200纳米至大约500纳米厚的氧化膜202。从而形成元件隔离，并且形成CMOS晶体管等等的存储单元的活性区203以及外围电路的活性区204被分割。
在这种情况中，除了使用LOCOS方法之外，可以使用所谓的STI元件分离方法作为代替来分隔该活性区，其中在半导体基片201的元件隔离区中形成一个沟槽(未示出)，并且用绝缘体填充该沟槽。
然后，在活性区203中以格子形式由位线211和字线212所包围的矩阵部分中，分别通过构图形成大约0.2微米至0.4微米深的沟槽222。通过CVD方法淀积足够厚的氧化硅膜，以填充这些沟槽222。然后，通过化学机械抛光(CMP)方法对该表面抛光。从而，形成通过填充各个沟槽222而形成的绝缘部分221。顺便提及，该绝缘部分221可以通过所谓的LOCOS方法形成为场氧化膜。
接着，构图形成浮置栅极213，如图47A至47C以及图48A至48C中所示。
更加具体来说，如图47A中所示，首先在存储单元的活性区203上形成热氧化膜202之后，在该热氧化膜202上构图形成带状的氮化硅膜203。
结果，如图47B中所示，通过使用氮化硅膜203作为掩膜通过LOCOS方法形成带状的场氧化膜204。然后，如图47C中所示，除去氮化硅膜203和热氧化膜202。
然后，如图48A中所示，通过热氧化，在由场氧化膜204所分割的区域中形成隧道氧化膜205，然后通过CVD方法淀积多晶硅膜206，并且该多晶硅膜206被构图为沿着场氧化膜204的带状。
然后，如图48B中所示，通过CVD方法在整个表面上淀积氧化硅膜207，然后，该氧化硅膜207被构图，以便于仅仅覆盖多晶硅膜206。
然后，使用氧化硅膜207作为掩膜，n型杂质(在此为砷(As))被在1×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下离子注入到多晶硅膜206两侧的基片表面。
然后，如图48C中所示，通过加热处理而暴露的隧道氧化膜205被加厚，以形成场氧化膜208。另外，通过热处理注入的n型杂质被激活，以形成变为源极/漏极的嵌入位线211。
然后，如图49A中所示，除去氮化硅膜207。然后，如图49B中所示，通过CVD方法在整个表面上淀积氮化硅膜，以覆盖多晶硅膜206，并且该氧化硅膜的整个表面被各向异性蚀刻，从而侧壁209形成在多晶硅膜206的侧壁上。
然后，如图49C中所示，通过CVD方法淀积多晶硅膜210，以覆盖多晶硅膜206，并且该多晶硅膜210被构图以分为各个部分，每个部分覆盖场氧化膜204之间的区域，从而分隔的多晶硅膜210的每个部分对应于每个多晶硅膜206。在此时，每个多晶硅膜206和每个多晶硅膜210相互集成。
然后，如图50A所示，形成一个ONO膜213以覆盖多晶硅膜210，该ONO膜213具有三层结构，包括上氧化硅膜、氮化硅膜和下氧化硅膜。
更加具体来说，首先通过在800度至1100度的温度下进行热氧化，在半导体基片201上形成具有大约5纳米至大约10纳米厚度的下氧化硅膜。接着，通过CVD方法在600度至800度的温度下在下氧化硅膜上形成大约12纳米至大约16纳米厚的氮化硅膜。然后，通过在100度至1100度的温度下通过湿氧化在该氮化硅膜上形成大约5纳米至大约10纳米厚的上氧化硅膜。这三层构成该ONO膜213。顺便提及，当该氮化硅膜被减薄时，可以通过CVD方法形成上氧化硅膜。
然后，如图50B所示，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，直到它具有大约100纳米至大约150纳米的厚度，并且通过等离子体CVD方法在该无定型硅上形成氮化硅膜221。按照这种方式，形成电极形状的光刻胶图案(未示出)。使用该光刻胶图案作为掩膜，利用HCl/O2气体等等作为腐蚀气体对氮化硅膜221和无定型硅进行干法蚀刻。按照这种方式，在存储单元的活性区203中形成隔着ONO膜213与位线211交叉(在本例中，交叉为直角)的字线212，以及隔着栅绝缘膜在半导体基片201上的外围电路的活性区204中形成栅极(未示出)。
在此，在上述例子中形成掺杂有磷的无定型硅。但是，可以通过形成不掺杂的硅并且使用光刻胶图案分别进行n型杂质和p型杂质的离子注入而形成双重栅极结构。
然后，对该光刻胶图案执行灰化去除。然后，形成仅仅使外围电路的活性区204的n型晶体管区露出的光刻胶图案(未示出)。使用该栅极作为掩膜，在1×1013至3×1013(/cm2)的剂量和50(keV)至70(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片1的表面层上，以形成n型LDD。接着，形成光刻胶图案(未示出)，这次仅仅使外围电路的活性区204的p型晶体管区(n型阱)露出。使用该栅极作为掩膜，在3×1013至7×1013(/cm2)的剂量和20(keV)至30(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片201的表面层上，以形成p型LDD。
然后，通过CVD方法在整个表面上淀积氧化硅膜。该氧化硅膜被完全各向异性蚀刻。从而，如图51中所示，在存储单元的活性区203中的字线212的侧壁上形成侧壁214。在外围电路的活性区204中，在栅极的侧壁上形成侧壁(未示出)。这些侧壁用于防止由于硅化而造成字线211(栅极)之间短路。
然后，形成仅仅使外围电路的活性区204的n型晶体管区露出的光刻胶图案(未示出)。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和50(keV)至90(keV)的加速能量的条件下，把n型杂质(在此为砷)离子注入到半导体基片201的表面层上，以形成n型源极/漏极。接着，形成一个光刻胶图案(未示出)，这次仅仅使外围电路的活性区204的p型晶体管区(n型阱)露出。使用该栅极和侧壁作为掩膜，在3×1015至5×1015(/cm2)的剂量和30(keV)至50(keV)的加速能量的条件下，把p型杂质(在此为硼(B))离子注入到半导体基片201的表面层上，以形成p型源极/漏极。
通过磷酸沸煮方法除去在活性区203中的字线212上以及活性区204的栅极上暴露的氮化硅膜。然后，通过氢氟酸处理除去暴露于活性区203中的位线211上以及活性区204中的源极/漏极上的氧化膜。
然后，通过溅射方法在整个表面上淀积钴(Co)，直到它具有大约5纳米至大约10纳米的厚度，并且淀积TiN，直到它具有大约20纳米至50纳米的厚度。然后，在450度至550度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钴215形成在位线211的表面上、字线212的表面上、以及栅极和在外围电路的活性区204中的源极/漏极的表面上(在此仅仅示出存储单元的活性区203)。
然后，如图52中所示，在整个表面上形成层间绝缘膜之后，分别在位线211的连接孔形成区和字线212的连接孔形成区中形成接触孔217、218。
然后，类似于第四实施例，作为布线形成处理的预处理，在活性区203、204中，对于硅化钴215的暴露部分通过干法蚀刻执行氧化膜去除处理之后，通过溅射方法形成由铝合金等等所制成的金属膜。通过对该金属膜构图，形成通过支承位线211的接触孔217、218连接到位线211和字线212的金属布线(还连接到在外围电路的活性区204中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该浮置栅极型快速存储器。
根据本实施例，在存储单元的活性区203中，字线212与硅化钴215之间的绝缘是通过侧壁214来保证的。另外，如图51中所示，绝缘部分221预先形成在相邻位线211之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钴215造成相邻位线211之间的短路，并且减小布线电阻。从而，可以实现所谓浮置栅极型快速存储器的较高速驱动。
-第六实施例-接着，将说明本发明的第六实施例。在本实施例中，类似于第五实施例，将以浮置栅极型快速存储器为例进行说明。但是，本实施例不同于第五实施例之处在于绝缘区的形成。请注意，相同的参考标号表示与第五实施例中所述相同的部件，因此将省略对它们的描述。
图53至56为示出按照工艺次序的根据第六实施例的浮置栅极型快速存储器的制造方法的平面示图。
为了制造该快速存储器，如图53中所示，首先制备p型硅半导体基片201。在该半导体基片201的表面上，例如通过LOCOS方法在900度至1000度的温度下进行热氧化而在元件隔离区中形成大约200纳米至大约500纳米厚的氧化膜202。从而形成元件隔离，并且形成CMOS晶体管等等的存储单元的活性区203以及外围电路的活性区204被分割。
在这种情况中，除了使用LOCOS方法之外，可以使用所谓的STI元件分离方法作为代替来分隔该活性区，其中在半导体基片201的元件隔离区中形成一个沟槽(未示出)，并且用绝缘体填充该沟槽。
然后，在第五实施例中的每个处理之后，如图54所示，通过CVD方法在整个表面上淀积掺杂有浓度为3×1021(cm3)的磷(P)的无定型硅，直到它具有大约100纳米至大约150纳米的厚度，并且通过等离子体CVD方法在该无定型硅上淀积硅酸钨，直到它具有大约150纳米至大约180纳米的厚度。使用该光刻胶图案作为掩膜，利用HCl/O2气体等等作为腐蚀气体对硅酸钨和无定型硅进行干法蚀刻。按照这种方式，在存储单元的活性区203中形成隔着ONO膜213与位线211交叉(在本例中，交叉为直角)的字线212，以及隔着栅绝缘膜在半导体基片201上的外围电路的活性区204中形成栅极(未示出)。
然后，通过CVD方法在整个表面上淀积氧化硅膜。然后，在该氧化硅膜上，形成光刻胶图案(未示出)，其被形成为覆盖需要使相邻位线211之间电绝缘的部分，并且使得金属硅化物形成部分露出。换句话说，该光刻胶图案被形成为仅仅暴露形成位线211的接触孔的连接孔形成区231以及形成字线212的接触孔的连接孔形成区232。使用该光刻胶图案作为掩膜，该氧化硅膜被完全各向异性地蚀刻。
然后，对该光刻胶图案执行灰化去除。从而，在存储单元的活性区203中形成由氧化硅膜所形成的保护膜233，其具有暴露部分位线211的连接孔形成区231、232。与此同时，侧壁234形成在面对连接孔形成区231、232的端部的字线212的侧壁上。按照这种方式，绝缘区由保护膜233和侧壁234所构成。在此时，侧壁(未示出)还形成在外围电路的活性区204中的栅极的侧壁上。
另外，通过氢氟酸处理除去形成在暴露于连接孔形成区231中的位线211的表面上的氧化膜，以及除去形成在外围电路的活性区204的源极/漏极的表面上的氧化膜。在此时，在绝缘区下方的部分(在存储单元的活性区203中的保护膜233和侧壁234下方)以及在外围电路的活性区204中的侧壁下方的部分不受到氢氟酸处理的影响。
然后，通过溅射方法在整个表面上淀积钛(Ti)，直到它具有大约20纳米至大约50纳米的厚度。然后，在650度至750度的温度下通过快速退火处理(RTA)进行硅化。从而，硅化钛235形成在暴露于连接孔形成区231中的位线211的表面上，以及在外围电路的活性区204的源极/漏极的表面上(在此仅仅示出存储单元的活性区203)。
然后，如图55，在通过CVD方法在整个表面上形成层间绝缘膜216之后，在对应于连接孔形成区231、232的层间绝缘膜216的部分中形成接触孔237、238。
然后，类似于第五实施例，作为布线形成处理的预处理，对于从保护膜233暴露的硅化钛235的暴露部分通过干法蚀刻执行氧化膜去除处理之后，通过溅射方法形成由铝合金等等所制成的金属膜。通过对该金属膜构图，形成通过支承位线211的接触孔217、218连接到位线211和字线212的金属布线19(还连接到在外围电路的活性区204中的栅极、源极/漏极)。
然后，在进一步形成一个层间绝缘膜、接触孔(通孔)、布线层等等之后，完成该浮置栅极型快速存储器。
根据本实施例，在存储单元的活性区203中，字线212和硅化钛235之间的绝缘是通过侧壁214来保证的。另外，如图55中所示，绝缘区221形成在相邻位线211之间，以保证绝缘。因此，存储单元区及其外围电路区被硅化，而没有由硅化钛235造成相邻位线211之间的短路，并且减小布线电阻。从而，可以实现所谓浮置栅极型快速存储器的较高速驱动。
顺便提及，本发明不限于实施例1至6。本发明不但可以应用于单一数值的存储器，其中所存储的信息被表示为“0”、“1”，而且还可以应用于二进制存储器和多值存储器，其中所存储的数值被表示为“00”、“01”、“10”和“11”。
根据本发明，实现位线和字线的金属硅化，并且防止短路和降低在半导体器件中的布线电阻，其中位线由杂质扩散层所制成，并且字线被形成为隔着具有电荷捕获功能的绝缘膜与位线相交叉。因此，可以实现半导体存储器的较高速驱动。
本实施例被认为是说明性而不是限制性的，并且在权利要求包含等价表述的含义和范围内的所有改变。本发明可以用其它具体的形式来体现而不脱离其精神实质。
权利要求
1.一种半导体器件的制造方法，其中包括如下步骤通过把杂质注入到半导体基片的活性区域的表面层，而形成由杂质扩散层所制成的位线；形成具有电荷捕获功能的绝缘膜，以覆盖该活性区；通过在绝缘膜上淀积硅膜和第一金属硅化物膜并且处理该硅膜、第一金属硅化物膜和绝缘膜，而隔着绝缘膜在半导体基片上形成字线；以及至少在相邻的位线之间预先形成绝缘区，并且在位线的每个暴露部分上形成第二金属硅化物膜，以通过绝缘区使得相邻位线之间电绝缘。
2.根据权利要求1所述的半导体器件制造方法，其中进一步包括如下步骤在字线下方隔着绝缘膜形成一个岛状的浮置电极，以构成具有字线和浮置电极的电容器。
3.根据权利要求1所述的半导体器件制造方法，其中进一步包括如下步骤在形成第二金属硅化物膜之前，在形成覆盖活性区的绝缘体之后，利用形成在绝缘体上覆盖需要使位线之间电绝缘的区域的光刻胶图案，通过各向异性蚀刻，对该绝缘膜构图，使其具有在底部暴露该活性区的开口，并且在该开口中的字线的侧壁上形成一个侧壁。
4.根据权利要求3所述的半导体器件制造方法，其中该开口被形成为仅仅暴露形成有位线和字线的每个连接孔的每个连接孔形成区。
5.根据权利要求3所述的半导体器件制造方法，其中该开口形成为格子形状，以分别在纵向方向上暴露位线和字线的一部分。
6.根据权利要求3所述的半导体器件制造方法，其中该开口被形成为暴露纵向方向上的位线的一部分，并且暴露形成字线的连接孔的连接孔形成区。
7.一种半导体器件的制造方法，包括如下步骤通过把杂质注入到半导体基片的活性区的表面层而形成由杂质扩散层所构成的位线；形成具有电荷捕获功能的绝缘膜，以覆盖该活性区；通过把硅膜淀积在该绝缘膜上并且处理该硅膜和绝缘膜，而隔着该绝缘膜在半导体基片上形成字线；以及至少在相邻的位线之间预先形成一个绝缘区，并且在位线和字线的每个暴露部分上形成金属硅化物膜，以通过该绝缘区使得相邻位线之间电绝缘。
8.根据权利要求7所述的半导体器件制造方法，其中进一步包括如下步骤在字线下方隔着绝缘膜形成一个岛状的浮置电极，以构成具有字线和浮置电极的电容器。
9.根据权利要求7所述的半导体器件制造方法，其中进一步包括如下步骤在形成金属硅化物膜之前，在形成覆盖活性区的绝缘体之后，利用形成在绝缘体上覆盖需要使位线之间电绝缘的区域的光刻胶图案，通过各向异性蚀刻，对该绝缘膜构图，使其具有在底部暴露该活性区的开口，并且在该开口中的字线的侧壁上形成一个侧壁。
10.根据权利要求9所述的半导体器件制造方法，其中该开口被形成为仅仅暴露形成有位线和字线的每个连接孔的每个连接孔形成区。
11.根据权利要求9所述的半导体器件制造方法，其中该开口形成为格子形状，以分别在纵向方向上暴露位线和字线的一部分。
12.根据权利要求9所述的半导体器件制造方法，其中该开口被形成为暴露纵向方向上的位线的一部分，并且暴露形成字线的连接孔的连接孔形成区。
13.根据权利要求7所述的半导体器件制造方法，其中进一步包括如下步骤在形成金属硅化物的所述步骤中，在需要时活性区中的位线之间电绝缘的部分中预先形成绝缘区，并且在该状态中形成位线和字线，以形成金属硅化物膜。
14.根据权利要求13所述的半导体器件制造方法，其中该绝缘区形成在由位线和字线所包围的格子形状的部分中。
15.根据权利要求13所述的半导体器件制造方法，其中该绝缘区是通过用绝缘体填充形成在半导体基片中的沟槽而形成的。
16.根据权利要求13所述的半导体器件制造方法，其中该绝缘区是通过LOCOS方法所形成的场氧化膜。
17.根据权利要求1至16中的任何一项所述的半导体器件制造方法，其中该具有电荷捕获功能的绝缘膜是一个叠层，其中包括至少三层氮化膜以及从上下表面夹住该氮化膜的氧化膜。
18.一种半导体器件，包括由在半导体基片的表面层上的杂质扩散层所构成的位线；字线隔着具有电荷捕获功能的绝缘膜与位线相交，其中，绝缘区至少形成在相邻的位线之间，以及金属硅化物膜形成在字线和位线上，以通过该绝缘区使得相邻位线之间电绝缘。
19.根据权利要求18所述的半导体器件，其中进一步包括一个岛状的浮置电极，其隔着绝缘膜置于在字线下方，并且与所述字线一同构成电容器。
20.根据权利要求18所述的半导体器件，其中形成绝缘区以覆盖该活性区，使得形成有所述位线和所述字线的每个连接孔的每个连接孔形成区露出，并且覆盖在连接孔形成区中的所述字线的侧壁。
21.根据权利要求18所述的半导体器件，其中形成该绝缘区以覆盖该活性区，分别在纵向方向上暴露所述位线和所述字线的一部分，并且覆盖在暴露部分中的所述字线的侧壁。
22.根据权利要求18所述的半导体器件，其中形成绝缘区以覆盖该活性区，使得在纵向方向上暴露所述位线的一部分，并且暴露形成有所述字线的连接孔的连接孔形成区，并覆盖在暴露部分中的所述字线的侧壁。
23.根据权利要求18所述的半导体器件，其中绝缘区形成在活性区的表面层上，以及其中所述位线和所述字线形成在绝缘区的上部分上。
24.根据权利要求23所述的半导体器件，其中绝缘区形成在由所述位线和所述字线所包围的格子形成的部分中。
25.根据权利要求23所述的半导体器件，其中该绝缘区是通过用绝缘体填充形成在半导体基片中的沟槽而形成的。
26.根据权利要求23所述的半导体器件，其中该绝缘区是通过LOCOS方法形成的场氧化膜。
全文摘要
在氧化硅膜上形成光刻胶图案。该光刻胶图案为这样的形状,以仅仅暴露需要使相邻位线之间电绝缘的部分。换句话说,在此这些部分是形成有位线的接触孔的连接孔形成区以及形成有字线的接触孔的连接孔形成区。使用该光刻胶图案作为掩膜,通过氧化硅膜的完全各向异性蚀刻而形成绝缘区。在这种状态中执行硅化,并且在从连接孔形成区暴露的位线表面上以及外围电路的活性区中的源极/漏极表面上形成硅化物。
文档编号H01L21/8247GK1423318SQ0211992
公开日2003年6月11日 申请日期2002年5月16日 优先权日2001年12月7日
发明者高桥浩司, 吉村铁夫 申请人:富士通株式会社