专利名称：一种后浅槽隔离工艺方法
技术领域：
本发明提供一种后浅槽隔离(post shallow trench isolation，post-STI)工艺方法，先形成元件，再形成绝缘沟槽区域，尤其涉及一种避免浅槽边角区域产生凹隐的后浅槽隔离工艺方法。
背景技术：
在半导体工艺中，为了使芯片上各个电子元件之间拥有良好的隔离，以避免元件相互干扰而产生短路现象，一般皆采用局部氧化法(localizedoxidation isolation，LOCOS)或是浅槽隔离方法来进行隔离与保护。由于LOCOS工艺中产生的场氧化层(field oxide)所占据芯片的面积太大，且生成过程会伴随鸟嘴(bird′s beak)现象的发生，因此目前线宽在0.25μm以下的半导体工艺几乎都采用浅槽隔离方法。浅槽隔离方法是在芯片表面的各元件间制作一浅槽并填入绝缘物质以产生电隔离的效果。
请参考图1至图3，图1至图3为现有的浅槽隔离方法示意图。现有方法一般皆是先进行浅槽隔离，然后再进行半导体元件的制作。如图1所示，一半导体芯片10包含有一硅衬底12，一氧化硅层(silicon oxide)14设于硅衬底12之上，以及一氮化硅层(silicon nitride)16沉积于氧化硅层14之上。氧化硅层14以及氮化硅层16分别用来做为后续工艺的缓冲氧化层(pad oxide)以及掩膜(mask)。现有制作浅槽隔离的方法是先利用光刻(photolithography)以及各向异性干法蚀刻(anisotropic dry etching)等工艺，在半导体芯片10表面上的一预定区域内形成一浅槽18，并使浅槽18穿过氮化硅层16以及氧化硅层14深入硅衬底12中至一定深度。
随后，如图2所示，由于隔离浅槽18的表面经过蚀刻之后，可能形成部分晶格缺陷，因此再利用一氧化工艺，于一800℃至1000℃的高温炉管中，进行一通入纯氧气的干式氧化或是通入氧气以及水蒸汽的湿式氧化，以于隔离浅槽18内的硅衬底12表面形成一衬氧化层(liner oxide layer)22，并使隔离浅槽18与硅衬底12表面之间的STI转角部分23得以被氧化成为一较圆滑的轮廓，即“转角圆滑化”(corner-rounding)。随后进行一高密度等离子体化学气相沉积(high-density plasma chemical vapor deposition，HDPCVD)工艺，于半导体芯片10表面均匀地形成一HDP氧化层20并填满浅槽18，用来作为绝缘物质，使浅槽18达到隔离电性的效果。接着利用化学机械抛光(chemical mechanical polishing，CMP)，去除一部分介电层20，平坦化半导体芯片10的表面。
最后如图3所示，利用现有的化学溶剂，例如热磷酸，完全去除氮化硅层16，完成浅槽隔离工艺。
然而，现有浅槽隔离方法具有几个缺点1).现有浅槽隔离方法步骤繁杂，因而成本较高；2).当利用化学溶剂完全去除氮化硅层16时，在浅槽区域18的浅槽边角区域23处会产生一氧化层凹陷(oxide-recesses portion)。在后续生成栅极氧化层时，易在浅槽边角区域23处栅极氧化层薄化现象(gate oxidethinning)，而降低浅槽隔离的电隔离效果，进而导致半导体元件电性能不正常，例如Id/Vg曲线产生一不佳的双隆起(double hump)变异，降低产品的可靠度；3).现有浅槽隔离方法需要额外进行转角圆滑化步骤；以及4).现有浅槽隔离方法使用CMP方法，容易造成硅衬底的损坏，同时容易产生浅碟效应。
发明内容
因此本发明的主要目的在于提供一种后浅槽隔离(post shallow trenchisolation，post-STI)的工艺方法，以解决上述现有制作方法的问题。
在本发明的优选实施例中，一衬底具有一上表面。首先进行一第一离子注入工艺，以于该衬底上表面形成一掺杂阱区域。接着于该衬底上表面依序形成一氧化层以及一多晶硅层，再蚀刻该多晶硅层，以于该掺杂阱区域中形成一栅极。随后进行一第二离子注入工艺，以于该掺杂阱区域中的该栅极两侧形成一漏极/源极区域。接着于该衬底上形成一第一介电层，以覆盖该掺杂阱区域、该栅极以及该掺杂阱区域以外的区域，并随后形成一具有一大体上平坦的表面的第二介电层，以覆盖该第一介电层。之后于该第二介电层上形成一光致抗蚀剂层以覆盖该掺杂阱区域，并暴露出该掺杂阱区域以外的区域。接着进行一干法蚀刻工艺，蚀刻该掺杂阱区域以外的区域的该第二介电层、该第一介电层以及该衬底，以形成一沟槽区域。之后于去除该光致抗蚀剂层，且沉积一第三介电层填入该沟槽区域并且覆盖于该第二介电层上后，沉积一掺杂硅酸盐玻璃层覆盖于该第三介电层上。最后对该掺杂硅酸盐玻璃层进行一热流处理，并利用一化学机械抛光(chemical mechanical polishing，CMP)工艺，平坦化该掺杂硅酸盐玻璃层。
在本发明的另一实施例中，一衬底具有一有源区域，且该有源区域内形成有一半导体元件。首先于该衬底上形成一第一介电层，并随后形成一具有一大体上平坦的表面的第二介电层以及覆盖该第一介电层。接着于该第二介电层上形成一覆盖该有源区域的图案化光致抗蚀剂层，以暴露出该有源区域以外的区域。之后去除该有源区域以外的区域的该第二介电层与该第一介电层以及该衬底，以形成一沟槽区域，并随即去除该图案化光致抗蚀剂层。之后于沉积一第三介电层填入该沟槽区域并覆盖于该第二介电层上后，沉积一掺杂硅酸盐玻璃层以覆盖于该第三介电层上。最后对该掺杂硅酸盐玻璃层进行一热流处理，并利用一化学机械抛光工艺，平坦化该掺杂硅酸盐玻璃层。
由于本发明的制作方法是于完成栅极的制作以及沉积该第一与第二介电层之后，再进行一干法蚀刻工艺去除掺杂阱区域以外的区域的第二介电层、第一介电层以及衬底，以形成一沟槽区域，因此在得以省略转角圆滑化(corner-rounding)、去除氮化硅层以及酸液浸泡清洗等多项工艺，缩短生产时间及成本的同时，亦不会造成氧化层凹陷(oxide-recesses portion)、凹陷瑕疵(spot)与氧化层厚度降低(thinning)的问题，故可避免次启始电压颈节(sub-threshold kink)现象，以及半导体元件导电性不正常，例如Id/Vg曲线产生一不佳的双隆起(double hump)变异。
此外，浅槽区域在填入第三介电层时会形成由空气所构成，其介电常数为1的气室，因此更能加强浅槽区域的电隔离效果，增进产品的可靠度，大幅提升产品竞争力。
图1至图3为现有的浅槽隔离方法示意图；以及图4至图9为本发明的后浅槽隔离工艺方法示意图。
附图中的附图标记说明如下10半导体芯片12硅衬底14氧化硅层 16氮化硅层18浅槽 20HDP氧化层22衬氧化层 23浅槽边角区域30半导体芯片32衬底34第一离子注入工艺 36掺杂阱区域38氧化层40多晶硅层42栅极 44第二离子注入工艺46漏极/源极区域 50第一介电层51第二介电层52光致抗蚀剂层56沟槽区域 58第三介电层60气室 62掺杂硅酸盐玻璃层具体实施方式
本发明一种后浅槽隔离(post shallow trench isolation，post-STI)的工艺方法是先于一衬底上制作半导体元件，例如栅极、MOS晶体管，再进行浅槽隔离工艺。本发明方法主要具有以下几个步骤1).提供一衬底，该衬底具有一上表面；2).进行一第一离子注入工艺，以于该衬底上表面形成一掺杂阱区域；3).于该衬底上表面形成一氧化层；4).于该氧化层上沉积一多晶硅层；5).蚀刻该多晶硅层，以于该掺杂阱区域中形成一栅极；6).进行一第二离子注入工艺，以于该掺杂阱区域中的该栅极两侧形成一漏极区域以及一源极区域；7).于该衬底上形成一第一介电层，以覆盖该掺杂阱区域、该栅极以及该掺杂阱区域以外的区域，再形成一具有一大体上平坦的表面的第二介电层，以覆盖该第一介电层；8).于该第二介电层上形成一光致抗蚀剂层，该光致抗蚀剂层覆盖该掺杂阱区域并暴露出该掺杂阱区域以外的区域，以定义出各作为隔离区域的浅槽区域；9).进行一干法蚀刻工艺，蚀刻该掺杂阱区域以外的区域的该第一介电层以及该衬底，以形成该作为隔离区域的沟槽区域；10).去除该光致抗蚀剂层；以及11).沉积一第三介电层，该第二介电层填入于该沟槽区域并且覆盖于该第二介电层上。
请参考图4至图9，图4至图9为本发明后浅槽隔离(post shallow trenchisolation，post-STI)工艺的方法示意图。以下即藉由图4至图9详细说明本发明的优选实施例。首先，如图4所示，半导体芯片30包含有一具有一上表面的衬底32。首先进行一第一离子注入工艺34，以于衬底32的上表面形成一掺杂阱区域36。掺杂阱区域36用来于后续工艺中，作为一半导体元件的有源区域。
接着，如图5所示，于衬底32上表面形成一氧化层38，并于氧化层38上沉积一多晶硅层40。之后如图6所示，蚀刻多晶硅层40以及氧化层38，以于掺杂阱区域36中形成一栅极42。随后进行一第二离子注入工艺44，以于掺杂阱区域36中的栅极42两侧形成一漏极/源极区域46。
接着，如图7所示，于衬底32上形成一由一未掺杂硅酸盐玻璃(undopedsilicate glass，USG)层，或一非硼磷硅酸盐玻璃(Borophos-phosilicate glass，BPSG)层的氧化层所构成的第一介电层50，以覆盖掺杂阱区域36、栅极42以及掺杂阱区域36以外的区域，并随后形成一由BPSG层所构成的第二介电层51，以覆盖第一介电层50。其中第一介电层50为一等离子体强化氧化(plasma enhanced oxide，PEOX)层，亦可以为300至500埃的氮氧化硅(SiON)所构成。第一介电层50的主要用途在于保护衬底32表面以及形成在衬底32上的半导体元件。此外，藉由进行一化学机械抛光(chemicalmechanical polishing，CMP)工艺，可使第二介电层51具有一大体上平坦的表面。随后于第一介电层50上形成一光致抗蚀剂层52以覆盖掺杂阱区域36，并暴露出掺杂阱区域36以外的区域。光致抗蚀剂层52可以称为一STI光致抗蚀剂，用来定义出STI区域。
如图8所示，于进行一干法蚀刻工艺，蚀刻掺杂阱区域36以外的区域的第一介电层50以及衬底32，以形成一沟槽区域56后，去除(stripping)光致抗蚀剂层52。随即沉积一第三介电层58以填入沟槽区域56，并覆盖于第二介电层51上。其中浅槽区域56在填入第三介电层58后，有时会形成有一气室(air gap)60。气室60的形成是由于浅槽区域56具有一小的长径比(aspect ratio)，使得填入于浅槽区域56的第三介电层58由于悬突(overhang)效应而自然形成气室。长径比定义为浅槽的深度与宽度的比值。气室60的形成可以帮助增加元件之间的隔离效果。但是气室60并非本发明方法的必要元素以及重点特征，本发明方法的主要特征在于先形成半导体元件，然后再形成浅槽绝缘。
如图9所示，在沉积第三介电层58以填入沟槽区域56之后，亦可沉积一由硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)或磷硅酸盐玻璃(phosphosilicate glass，PSG)所构成的掺杂硅酸盐玻璃层62，覆盖于第三介电层58上，并对掺杂硅酸盐玻璃层62进行一热流处理(BPSG flowing)。最后，利用化学机械抛光工艺平坦化掺杂硅酸盐玻璃层62，完成本发明制作方法。
与现有技术相比，本发明的后浅槽隔离工艺方法是于完成栅极42的制作以及沉积一由USG层所构成的第一介电层50以覆盖掺杂阱区域36、栅极42以及掺杂阱区域36以外的区域之后，先形成一第二介电层51以覆盖第一介电层50，再进行一干法蚀刻工艺去除掺杂阱区域36以外的区域的第二介电层51、第一介电层50以及衬底32，以形成一沟槽区域56。由于得以省略转角圆滑化(corner-rounding)、去除氮化硅层以及酸液浸泡清洗等多项工艺，因此在缩短生产时间及成本的同时，不会造成现有浅槽隔离方法中的氧化层凹陷(oxide-recesses portion)、凹陷瑕疵(spot)与氧化层厚度降低(thinning)的问题，进而避免次启始电压颈节(sub-threshold kink)现象，以及半导体元件导电性不正常，例如Id/Vg曲线产生一不佳的双隆起(doublehump)变异。此外。浅槽区域56在填入第三介电层58时所形成的气室60由空气所构成，其介电常数为1，因此更能加强浅槽区域56的电性隔离效果，增进产品的可靠度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种后浅槽隔离工艺方法，该方法包含有下列步骤提供一衬底，该衬底具有一上表面；进行一第一离子注入工艺，以于该衬底上表面形成一掺杂阱区域；于该衬底上表面形成一氧化层；于该氧化层上沉积一多晶硅层；蚀刻该多晶硅层，以于该掺杂阱区域中形成一栅极；进行一第二离子注入工艺，以于该掺杂阱区域中的该栅极两侧形成一漏极区域以及一源极区域；于该衬底上形成一第一介电层，以覆盖该掺杂阱区域、该栅极以及该掺杂阱区域以外的区域；形成一第二介电层以覆盖该第一介电层，且该第二介电层具有一大体上平坦的表面；于该第二介电层上形成一图案化光致抗蚀剂层，该光致抗蚀剂层覆盖该掺杂阱区域，暴露出该掺杂阱区域以外的区域；去除该掺杂阱区域以外的区域的该第二介电层与该第一介电层以及该衬底，以形成一沟槽区域；去除该图案化光致抗蚀剂层；以及沉积一第三介电层，该第三介电层填入于该沟槽区域并且覆盖于该第二介电层上。
2.如权利要求1的方法，其中该第一介电层是一未掺杂硅酸盐玻璃层。
3.如权利要求1的方法，其中该第二介电层是一硼磷硅酸盐玻璃层。
4.如权利要求1的方法，其中该第一介电层与该第三介电层皆为一等离子体强化氧化层。
5.如权利要求1的方法，其中该浅槽区域在填入该第三介电层后形成有一气室。
6.如权利要求1的方法，其中该方法在沉积该第三介电层之后尚包含有下列步骤沉积一掺杂硅酸盐玻璃层，覆盖于该第三介电层上；对该掺杂硅酸盐玻璃层进行一热流处理；以及平坦化该掺杂硅酸盐玻璃层。
7.如权利要求6的方法，其中该掺杂硅酸盐玻璃层是一硼磷硅酸盐玻璃层。
8.如权利要求6的方法，其中该掺杂硅酸盐玻璃层是一磷硅酸盐玻璃层。
9.如权利要求6的方法，其中平坦化该掺杂硅酸盐玻璃层的方法是利用一化学机械抛光工艺。
10.如权利要求1的方法，其中该第三介电层是一臭氧-四乙氧基硅烷(ozone-tetra-ethyl-ortho-silicate，O3-TEOS)层。
11.一种后浅槽隔离工艺方法，该方法包含有下列步骤提供一衬底，该衬底具有一有源区域，该有源区域内形成有一半导体元件；于该衬底上形成一第一介电层；形成一第二介电层以覆盖该第一介电层，且该第二介电层具有一大体上平坦的表面；于该第二介电层上形成一图案化光致抗蚀剂层，该光致抗蚀剂层覆盖该有源区域，暴露出该有源区域以外的区域；去除该有源区域以外的区域的该第二介电层与该第一介电层以及该衬底，以形成一沟槽区域；去除该图案化光致抗蚀剂层；以及沉积一第三介电层，该第三介电层填入于该沟槽区域并且覆盖于该第二介电层上。
12.如权利要求11的方法，其中该第一介电层是一未掺杂硅酸盐玻璃层。
13.如权利要求11的方法，其中该第二介电层是一硼磷硅酸盐玻璃层。
14.如权利要求11的方法，其中该第一介电层与该第三介电层皆是一等离子体强化氧化层。
15.如权利要求11的方法，其中该浅槽区域在填入该第三介电层后形成有一气室。
16.如权利要求11的方法，其中该方法在沉积该第三介电层之后尚包含有下列步骤沉积一掺杂硅酸盐玻璃层，覆盖于该第三介电层上；对该掺杂硅酸盐玻璃层进行一热流处理；以及平坦化该掺杂硅酸盐玻璃层。
17.如权利要求16的方法，其中该掺杂硅酸盐玻璃层是一硼磷硅酸盐玻璃层。
18.如权利要求16的方法，其中该掺杂硅酸盐玻璃层是一磷硅酸盐玻璃层。
19.如权利要求16的方法，其中平坦化该掺杂硅酸盐玻璃层的方法是利用一化学机械抛光工艺。
20.如权利要求11的方法，其中该第三介电层是一臭氧-四乙氧基硅烷层。
全文摘要
本发明提供一种后浅槽隔离工艺方法。首先于一衬底的一上表面形成一掺杂阱区域，并于该衬底的该上表面依序形成一氧化层与一多晶硅层。接着蚀刻该多晶硅层，以于该掺杂阱区域中形成一栅极，且随后于该栅极两侧形成一漏极/源极区域。之后于该衬底上形成一第一介电层，以覆盖该掺杂阱区域、该栅极与该掺参井区域以外的区域后，再形成一具有一约略平坦表面的第二介电层，以覆盖该第一介电层。接着于该第二介电层上形成一光致抗蚀剂层以覆盖该掺杂阱区域，并蚀刻该掺杂阱区域以外的该第二介电层、该第一介电层以及该衬底，以形成一沟槽区域。最后去除该光致抗蚀剂层，再沉积一第三介电层以填入该沟槽区域并且覆盖于该第二介电层上。
文档编号H01L21/70GK1440067SQ0212975
公开日2003年9月3日 申请日期2002年8月13日 优先权日2002年2月22日
发明者曹铕, 张国华, 邱宏裕, 李俊鸿 申请人:旺宏电子股份有限公司