专利名称：防止压模溢胶的电路基板的制作方法
技术领域：
本实用新型涉及一种电路基板，以及包含有该电路基板的半导体封装结构，特别是有关于一种防止压模溢胶的电路基板，其具有一体成形的围堤，且该围堤可被防焊膜覆盖。
在美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”中，图5a及5b为一半导体封装结构的立体图及截面图，该半导体封装结构300内含有一电路基板310、一围堤323、一晶片350及复数个焊球330，该电路基板310的表面形成有复数个传导线322及焊垫321；围堤323取自于一导线框架并以粘胶352粘着于电路基板310的表面，对应于该电路基板310表面的窗口313，以防止绝缘胶体360溢出；晶片350以粘胶352粘着于电路基板31上，复数个输出入垫351形成于该晶片350表面的中心部分且位于电路基板310上的窗口313内，复数个焊线340用以电性连接上述的电路基板310及输出/入垫351；复数个焊球330架设于上述的焊垫321，用以外部电性连接。
然而，此种构想虽然也有防止溢胶的情形发生，而有围堤323围绕于电路基板310上的窗口313，但是此围堤323却是另外附加于电路基板310的表面，故在制程上比较麻烦；且该电路基板310是属于印刷电路板(PCB)，以网版印刷技术形成绝缘胶体360，因此晶片350的背面及周边没有绝缘胶体360的保护，容易受到损伤。
本实用新型的电路基板适用于半导体封装，其具有一上表面、一下表面及至少一窗口，其中下表面用以放置晶片，该电路基板包含有一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；复数个连接垫，位于该上表面的围堤内；复数个焊垫，位于该上表面的围堤外；复数个传导线，连接上述对应的焊垫及连接垫；及一层防焊膜，形成于该电路基板的上表面。
本实用新型的围堤使得压模时不会有绝缘胶体溢出，避免污染电路基板焊垫的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板焊垫，进而提升植球良率的功效。
图3b在本实用新型的第一具体实施例中，该半导体封装结构在压模状态的局部放大截面图；图4在本实用新型的第二具体实施例中，一半导体封装结构包含一电路基板的俯视图；图5a美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”，一半导体封装的立体图；及图5b美国专利第6,013,946号“半导体晶片的打线封装及其相关的方法及组装”，一半导体封装的截面图。
本实用新型的电路基板110适用于半导体封装，该电路基板110为一种如FR-4、FR-5或BT树脂的印刷电路基板或陶瓷电路基板，如
图1、2所示，该电路基板110具有一上表面111、一下表面112及至少一窗口113〔window]，其下表面112用以粘贴固定一晶片150，在电路基板110的上表面111以蚀刻形成有复数个焊垫121、复数个连接垫122及一围堤123(dam)，其中围堤123围绕该窗口113，用以提供与上模具边缘接触的适当厚度，复数个连接垫122位于该上表面111的围堤123内，用以内部电性连接一晶片150，复数个焊垫121位于该上表面111的围堤123外，用以接植焊球130。在本实施例中，该电路基板110为一种多层印刷电路基板，其内层具有复数个传导线124[conductive traces]，连接上述对应的焊垫121及连接垫122，此外，在电路基板110的上表面111覆盖一层防焊膜125[solder mask]，其覆盖围堤123并裸露出焊垫121及连接垫122。由于该围堤123对应于半导体封装模具的封模边缘，利用围堤123与防焊膜125提供一适当足够的厚度，以防止压模时产生溢胶的现象。
当上述的电路基板110运用于一半导体封装结构100中，如图1及2所示，该半导体封装结构100包含有一上述的电路基板110、一晶片150、复数个焊球130、复数个焊线140及一绝缘胶体160。如图2所示，晶片150位于该电路基板110的下表面112并以粘胶152固定于电路基板110的下表面112，晶片150具有复数个对应于窗口113的输入/出垫151[input/outputpads]，复数个焊线140电性连接输入/出垫151及电路基板110上的连接垫122，绝缘胶体160以压模〔molding]方式至少形成于窗口113内及晶片150的周围，用以密封焊线140及保护晶片150，较佳地该绝缘胶体160密封晶片150，而如铅锡合金的复数个焊球130通常在压模后以焊接方式形成于电路基板110的焊垫121上。
当上述的半导体封装结构100在压模状态以形成绝缘胶体160时，如图3a及3b所示，该晶片150与电路基板110的组合构造被夹合于上模具10及下模具20之间，由于围堤123及防焊膜125具有一较高厚度，使得电路基板110在上模具10的模穴边缘产生一较大抵抗溢胶的压力，因此围堤123的存在所形成的压力使得压模时不会有绝缘胶体260溢出，避免污染电路基板110焊垫121的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板110焊垫121，进而提升植球良率的功效。
在本实用新型的第二具体实施例中，图4为另一电路基板应用于半导体封装结构的俯视图，该电路基板210为一单层电路基板，在电路基板210的同一上表面上一体形成有一不连续的围堤223、在围堤223内的复数个连接垫222、在围堤223外的复数个焊垫[图未绘出]及传导线224，其中焊垫上连接有焊球230。当上述的电路基板210应用于一半导体封装结构200时，半导体封装结构具有电路基板210、晶片、复数个焊球230、复数个焊线240及一绝缘胶体260，其中晶片具有复数个输出/入垫251，复数个输出/入垫251与连接垫222由焊线240电性连接，以提供内部的电性连接，复数个传导线224凸出于基板210的上表面，在与不连续围堤223配合下，达到一防止封胶时溢胶的功效，复数个焊球230则用以与外部电性连接，利用此一形成于电路基板210上的不连续围堤223，达到防止在压模封胶时绝缘胶体260有溢出的情形发生。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟悉此项技艺者，在不脱离本实用新型之精神和范围内，当可做些许更动与润饰，因此本实用新型之保护范围当视权利要求书范围所界定者为准。
权利要求1.一种防止压模溢胶的电路基板，适用于半导体封装，具有一上表面、一下表面及至少一窗口，其下表面用以放置晶片，其特征是包含有一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；复数个连接垫，位于该上表面的围堤内；复数个焊垫，位于该上表面的围堤外；复数个传导线，连接上述对应的焊垫及连接垫；及一层防焊膜，形成于该电路基板的上表面。
2.如权利要求1所述的电路基板，其特征是在该电路基板上表面的围堤被该防焊膜覆盖。
3.如权利要求1所述的电路基板，其特征是该电路基板为一多层电路板。
4.如权利要求3所述的电路基板，其特征是该复数个传导线位于该电路基板的内层。
5.如权利要求1所述的电路基板，其特征是该电路基板为一单层电路板。
6.如权利要求5所述的电路基板，其特征是该复数个传导线位于该电路基板的上表面。
专利摘要本实用新型为一种防止压模溢胶的电路基板，适用于半导体封装，其具有一上表面、一下表面及至少一窗口，其中下表面用以放置晶片，该电路基板包含有一围堤，位于该上表面并围绕该窗口，其由电路基板一体成形；复数个连接垫，位于该上表面的围堤内；复数个焊垫，位于该上表面的围堤外；复数个传导线，连接上述对应的焊垫及连接垫；及一层防焊膜，形成于该电路基板的上表面；本实用新型的围堤使得压模时不会有绝缘胶体溢出，避免污染电路基板焊垫的现象，故本实用新型的电路基板具有不易在压模封胶时污染电路基板焊垫，进而提升植球良率的功效。
文档编号H01L23/12GK2566454SQ02247550
公开日2003年8月13日 申请日期2002年8月21日 优先权日2002年8月21日
发明者钟卓良, 郭乃仪, 林雅芬, 曾南欣 申请人:南茂科技股份有限公司, 百慕达南茂科技股份有限公司