专利名称：制造内存胞元数组金属位线之方法,制造内存胞元数组之方法及内存胞元数组的制作方法
技术领域：
本发明系关于制造内存胞元数组金属位线之方法，制造含此种金属位线之内存胞元数组之方法，及藉由这些方法所制造的内存元数组。特别是本发明系关于合适用于平面EEPROMS(用于一般称的”独立”应用及用于一般称的”嵌入式”应用)的方法及装置。本发明特别适合用于累积根据SONOS原则(SONOS＝硅-氧化物-氮化物-氧化物-硅)而被建造的内存胞元。此种内存胞元可有利地被用于如虚拟-接地-NOR结构。
在内存胞元领域的最重要发展目的之一为愈来愈小的内存胞元之实现，亦即每储存位愈来愈小的芯片面积之使用。目前为止，藉由埋藏的，亦即，散射位线实现紧密胞元被认为是有利的。然而，以扩散区域进行的位线路当它们的结构尺寸减少会变得逐渐增加地高欧姆的，因扩散深度必须亦被依比例改变，以抵制在相邻位线路间贯穿的风险。在此方面发生的问题为高欧姆位线路仅允许相当少的胞元块，使得利用度减少及较小内存胞元之优点消失，因其必须忍受较高的方法费用。
具埋藏位线路及虚拟-接地-NOR结构的已知内存胞元的一个实例被叙述于文章”NROM新颖的局部补获，2-位非挥发性内存胞元”，BoazEitan等，IEEE Electron Device Letters，21卷，11期，11月2000，543-545页。
本发明目的为提供一种允许亦于较大胞元块的非常紧密的内存胞元之实现的方法及装置。
此目的可由根据申请专利范围第1项制造内存胞元数组金属位线之方法，根据申请专利范围第6项制造内存胞元数组之方法及根据申请专利范围第15项的内存胞元数组而达到。
本发明提供制造内存胞元数组位线之方法，该方法包括下列步骤提供一种层结构，其包括一种基材(其具植入于其表面的晶体管井)、一序列在该基材表面提供的储存介质层、及在该储存介质层序列上提供的闸极区域层；在该闸极区域层制造位线凹槽，该位线凹槽向下延伸至该储存介质层；在该位线路凹槽的侧边表面上制造绝缘间隔物层；在该位线路凹槽的区域内完全或部份移除该储存介质层序列；在该位线路凹槽的区域内执行源极/汲极植入；在该位线路凹槽的区域内完全移除该储存介质层序列，若该储存介质层序列未于先前完全被移除；及在进行源极/汲极植入的区域上制造金属化，以制造金属位线路，该金属化由绝缘间隔物层与闸极区域层绝缘。
除上述方法外，制造内存胞元数组的本发明方法包括步骤以绝缘材料填充在制造金属位线后留下的位线路凹槽；及制造字符线，其基本上与该位线成直角延伸且其每一个连接至许多闸极区域，当字符线被制造时，该闸极区域藉由闸极区域层其余部份的合适图样化而被制造。
根据本发明较佳具体实施例，金属位线由在经曝露基材区域(其先前进行源极/汲极植入)上执行Ti-或Co-硅化物方法而被制造，其亦可被称为位线植入。在源极/汲极植入上制造金属化的硅化物方法期间，未来的闸结构较佳为以具硬屏蔽(其较佳为由氮化物组成)被提供。进行源极/汲极植入的区域用做储存晶体管的源极/汲极区域、用做金属位线的这些区域之硅化。在根据本发明方法的情况下，起初以沿位线路延伸的条带被实施的闸极区域或门结构在字符线路制造期间以相对于这些字符线以自动对准方式被蚀刻，较佳为使用干蚀刻方法。
使用根据本发明方法，周围晶体管可平行于内存胞元数组的制造额外地在内存胞元数组以外的区域被制造。根据本发明方法可被用于实现具一般称的单一-功函闸的周围晶体管，其中所有多晶闸极区域为相同的掺杂形式，及具一般称的双-功函闸的周围晶体管，其中多晶的闸极区域的掺杂形式采用信道形式，亦即源极/汲极区域的掺杂形式。
本发明的内存胞元数组包括许多内存胞元，其以二度空间排列的及由以在基材上形成的场效晶体管实现；字符线，其以关于内存胞元数组的第一方向排列及其以电传导方式连接至内存胞元的闸极区域；及位线，在内存胞元间基本上在与该第一方向直角的第二方向延伸；由直接在内存胞元的源极/汲极区域上直接制造的金属结构定义的位线，及在位线的金属结构及内存胞元的闸极区域间提供的绝缘装置。
本发明提供制造具金属位线(其相对于闸结构自动对准)的内存胞元数组之方法，及含此种位线之内存胞元数组。而且，相对于金属字符线自动对准的闸结构被根据本发明制造。本发明额外允许在所讨论的制造方法中内存胞元数组及周围电路结构的平行制造的有利并入。
因为金属，亦即，金属化位线的制造，及此外，因为金属，亦即，金属化字符线的制造，本发明允许具最小周围的大的胞元块的形成，及结果高的胞元效率。因金属化位线的使用，位线可为窄的使得4F2的胞元面积可被实现，F表示可能的线宽度，当所使用的技术为微影技术；今日的微影技术达到140奈米的线宽度。在根据本发明的制造方法及结构设计，位线平面及字符线平面可被用做金属线平面。而且，根据本发明方法可与单一-功函技术及双-功函技术合并。
本发明的进一步具体实施例定义于相依申请专利范围。
在下列的本发明较佳具体实施例参考所揭示图式被详细解释，其中第1图显示内存胞元数组的细节；第2图显示在根据本发明方法的初始阶段层序列的示意截面视图；第3图显示一部份具位线路凹槽算法的示意顶部视图；第4a至4c图显示示意截面视图以说明根据本发明制造内存胞元数组之第一具体实施例；第5图显示根据第一具体实施例在周围晶体管制造中中间阶段的示意截面视图；第6a及6b图显示根据第一具体实施例说明字符-及位-线图样的进一步制造阶段的示意截面视图；第7图显示根据第一具体实施例在关于周围晶体管制造中进一步制造阶段的示意截面视图；第8a及8b图显示根据本发明制造内存胞元数组之第二具体实施例的根据第6a及6b图的示意截面视图；第9图显示第二具体实施例根据第7图的示意截面视图；第10a及10b图显示在第二具体实施例说明金属字符线的制造的示意截面视图；第11图显示说明根据第二具体实施例所制造的周围晶体管的示意截面视图。
在制造内存胞元数组的位线及制造内存胞元数组的较佳具体实施例参考第2至11图于下详细说明前，虚拟-接地-NOR结构的所得位线及字符线的一般排列会先参考第1图被叙述。第1标地显示两个位线2的区段，其以与位线4成直角延伸以使字符线2与位线4一起定义格子结构。在第1图中，虚线表示根据本发明的金属位线4，然而，实线8表示源极/汲极植入区域，金属位线于其上形成。
在此种虚拟-接地结构个别内存胞元6被置于在位线4间的字符线2下方。在字符线下方，闸极区域被提供于此区域，然而排列于位线下方的扩散区域亦即源极/汲极植入定义个别胞元的源极汲极区域。
根据本发明，金属位线及字符线较佳为使用硅化形成。名称为硅化的已知方法为合适金属，如钴、钛、其合金、或镍或钨于第一步骤被施用于硅的情况之方法，于此温度处理被进行。因为温度处理，化学反应在所施用金属及硅间发生，由此硅化物层在硅上形成。此在硅上金属硅化物层的制造被称为硅化。
在用于制造内存胞元数组及用于周围晶体管的平行制造的本发明第一具体实施例中，其可参考第2至7图被叙述，一种一般称的多晶硅-硅化物方法被额外使用以制造内存胞元数组的字符线及制造周围晶体管的闸极结构。
名称为多晶硅-硅化物方法的已知方法为全面积的多晶硅层先被施用亦即被沉积，于此全面积的WSi层沉积于多晶硅层上做为合金。接着，较佳为由氮化物组成的硬屏蔽一般被施用于WSi层，接着使用光技术方法图样化该硬屏蔽，于此WSi层及位于此层下方的多晶硅被蚀刻以产生所欲结构。
上述多晶硅-硅化物方法的替代方案，一种方法为已知，在此方法中，多晶硅层先被施用，之后为氮化钨层，及接着为钨层。在此情况下，氮化钨层用做扩散阻挡以使没有任何硅化钨，亦即没有任何合金会被形成，而是相当低欧姆的纯金属结构。
在根据本发明制造内存胞元数组的第二具体实施例中，其参考第8至11图被于下文叙述，一种一般称的自对准金属硅化方法被使用以制造周围晶体管的字符线与门极结构。名称为自对准金属硅化方法的已知方法为含硅区域及非硅区域(如氧化物区域及氮化物区域)的结构先被合适金属(如钴、钛或这些金属的合金如钴/钛氮化物合金)沉积于其整个面积上。当温度处理接着被进行，化学反应在全面积金属与硅接触的位置发生，以使硅化物层于此形成，在金属与氧化物或氮化物邻接的其它区域，化学反应不会发生。接着，未进行化学反应的金属可由湿化学方法移除结构维持在所有硅区域皆以硅化物层涂布。
在下文中，根据本发明制造内存胞元数组的方法的第一具体实施例被叙述，其包括根据本发明制造内存胞元数组的位线之方法。
根据本发明方法系基于预先处理的基材结构，其先被叙述。为进行此目的，绝缘区域(其意欲包括如特定数目的内存胞元及稍后的特定周围电路结构)先于硅基材上被定义，这些区域较佳为使用一般称的STI技术(STI＝浅沟槽道绝缘)被制造。根据此技术，垫氧化层先被成长及垫氮化层接着被沉积，之后，光技术被进行以定义接着要被蚀刻的槽道，经蚀刻的槽道接着以氧化物填充，于此合适的平面化方法，如化学机械 光(CMP∶CMP＝化学机械 光)，被进行。最后，余留的氮化物藉由蚀刻被移除。
当隔离区域以以上所述的方式被制造时，在内存胞元数组的未来CMOS区域的p-及n-井及内存胞元的井由经屏蔽的硼及黄磷植入及由后续的退火被制造。之后，散射的氧化物被移除。在所得结构上，ONO三重层(ONO＝氧化物-氮化物-氧化物)成长，其用做储存介质，此步骤之后为在未来CMOS区域上此层的经屏蔽移除。在此区域闸氧化物成长，更正确地说闸氧化物以重复步骤成长。
使用上述的预先处理所制造的结构用做根据本发明方法的基础，根据本发明，此结构上先沉积用做闸极区域的多晶硅层且其上沉积氮化物层。一个在内存胞元区域的所得层序列的区段之示意截面视图被示于第2图。如先前所讨论，晶体管井12于硅基材10上形成，晶体管井12上形成的是经叙述的ONO三重层20(其包括下方氧化物层14、氮化物层16及上方氧化物层18)。在内存胞元区域之外，此ONO三重层由闸氧化物取代。ONO三重层20上为具厚度100奈米的多晶层22，此多晶层22上为氮化物层24(其具厚度50奈米)做为硬屏蔽层。
在下一个步骤，光技术被执行以在氮化物层24产生加长的凹槽26；如第3图所见，这些凹槽沿要于稍后被产生的位线延伸。藉由这些凹槽26，条带28沿未来的位线额外被定义，贡献未来闸结构的这些条带28。当氮化物层24被蚀刻以制造凹槽26，用于光技术的抗蚀剂被剥除，于此多晶层22使用氮化物层24为屏蔽被蚀刻。ONO三重层20被用做此方法的蚀刻中止层，位线凹槽30形成于氮化物层24及多晶层22的所得结构被示于第4a图。藉由在多晶层22产生位线凹槽30，条带形状的闸极区域34(其沿未来的位线延伸)被制造于多晶层22。
本发明较佳具体实施例构想在位线凹槽30的制造后，对应于晶体管井12的掺杂形式的掺杂形式之植入在凹槽区域穿过ONO层序列20进行以产生经掺杂区域32。此掺杂为选择性的，在n-信道储存内存的情况下，此掺杂较佳为一种具浓度如1×1014公分-3的硼植入。另一方面，植入32用于产生具位线植入及稍后制造的源极-汲极植入的硬p-n接合。另一方面，经掺杂区域32之制造产生在闸边缘的不足散射，及结果造成在信道下方的穿透，以使改良的贯穿阻力可被达到。在Boaz Eitan的上述出版物所叙述的形式的2-位内存胞元要由内存胞元实现的情况下，此种植入32为特别有利的。
使用已知方法，绝缘间隔物层36，第4b图，在后续步骤于条带形状的多晶层区域34的侧边表面及在置于其上的氮化物层24的部份上被制造。为进行此目的，较佳为氧化物层由TEOS(TEOS＝原硅酸四乙酯)藉由保形沉积先被制造，藉由此种沉积，得到全面积的氧化物层，在理想情况下，其在结构的水平及垂直表面上具相同的厚度，此氧化物层接着藉由后续的不均向性干蚀刻自水平表面被移除以使侧边的氧化物间隔物层36(其可由第4b图见到)留下。
在氧化物间隔物层的制造后，其具厚度40奈米，较佳为使用反应式离子蚀刻以打开ONO三重层结构的那些部份(在间隔物层制造后其仍为露出的)。经由在ONO三重层结构20的开孔，源极/汲极植入被形成；在n-信道储存内存的情况下，源极/汲极植入较佳为由具掺杂浓度3×1015公分-3的砷的植入而形成。所以沿未来的位线延伸的源极/汲极植入38亦可被称为位线植入。
应指出在进行植入以制造区域38前不必要移除整个ONO三重层结构20，而是植入可穿过下方氧化物层14(其接着用做散射氧化物)而被进行。若植入穿过下方氧化物层14而被进行，此氧化物层14接着必须被移除以露出在源极/汲极植入被进行及金属位线要被形成的基材12的上方表面。
之后，用于自对准金属硅化的金属被沉积，较佳为Ti、Co及其合金，此沉积步骤之后为锻炼(此为硅化所必须)及未硅化金属的移除。在源极/汲极植入38上的金属化40(其被示于第4b图且其表示金属位线40)以此方式被制造。接着，留下的沟隙以绝缘材料42填充，较佳为藉由氧化物沉积(TEOS)。所得表面再进行平面化，如由使用反应式离子蚀刻，或是较佳为CMP技术；在此情况下，非常硬的氮化物层可被用做机械研磨中止层。所得结构的截面区段图被示意地示于第4b图。
为制造字符线路，其以与所制造的该位线路40成直角延伸，仍位于条带形状的闸极区域34上及在第4b图由参考数字44指定的氮化物先由湿化学方法移除，较佳为使用热磷酸。如第4c图所见，含第二多晶层46、金属层48及硬屏蔽50(较佳为氮化物)的层结构在所得结构上被制造。第二多晶层46由沉积制造，然而金属层48由Wsi的沉积制造。或是，含多晶硅、氮化钨及钨的层序列可以先前说明的方式于此被制造。氮化物层50接着藉由在第二多晶层46沉积而被制造为硬屏蔽。
以上述方法步骤在周围区域所得到的层结构被示于第5图，在周围区域ONO三重层结构20由闸氧化物层52取代，如先前所讨论。
以第4c及5图所示的层结构为基础，光技术接着被进行以在硬屏蔽50内图样化在胞元数组内的字符线及在周围的闸极区域。接着，含第一多晶层22、第二多晶层46及金属层48的字符线结构以对氧化物高选择性被蚀刻。之后，抗贯穿植入使用合适的光技术选择性地在字符线间执行。
所得结构的区段图，由第4c图的箭头A所定义的被示于第6a图，然而，由箭头B所定义的区段图被示于第6b图。在第6a图中，上述的抗贯穿植入以参考数字54表示。
平行于图样化字符线的上述步骤，周围晶体管的闸结构在周围区域被图样化；第7图显示一种示意截面视图，其显示含第一多晶层22、第二多晶层46、金属层48及余留硬屏蔽50的此种晶体管闸的闸堆栈。
在于内存胞元区域的字符线及于周围区域的闸结构之上述图样化后，进一步绝缘该字符线及堆积该周围晶体管的额外步骤被以已知方式进行。此种额外步骤包括如周围晶体管的再氧化、在周围晶体管的侧表面的氮化物-及/或氧化物-间隔物层的提供、较佳为亦包括在经图样化位线结构间的凹槽之填充、LDD植入(LDD＝轻掺杂汲极)及HDD植入(HDD＝重掺杂汲极)及氮化物/BPSG沉积及平面化(使用如CMP技术)。最后，先前技艺为已知的步骤被执行以产生及填充接触孔洞及以作动金属化及保护。
在上述具体实施例中，多晶层22及46被沉积做为同时掺杂的多层；在较佳具体实施例的n-信道内存的情况下，n+-掺杂的多晶硅层被沉积。在此第一具体实施例中，使用上述多晶硅-硅化物技术，字符线被金属化。此具体实施例合适用于单一功函闸技术，其被有利地用于实现DRAMs及其类似物。
现在叙述合适用于高性能CMOS应用的双功函闸技术。
关于金属，亦即，金属化位线的制造，此第二具体实施例与先前所叙述的第一具体实施例并无不同，但是在第二具体实施例中所使用制造位线的方法为自对准金属硅化方法而非已关于第一具体实施例叙述的多晶硅-硅化物方法。为进行此目的，以第4b图所示的结构形式(其中氮化物层44已额外被移除)为基础及第二多晶层被施用；氧化物硬屏蔽以直接施用于此第二多晶层。应指出在第二具体实施例中第一多晶层及第二多晶层起初以未掺杂层施用。第一多晶层的掺杂可与源极/汲极区域的掺杂在氮化物层44移除后或是穿透氮化物层(若其足够薄)一起被进行。
在第二多晶层及氧化物硬屏蔽的上述施用后，在内存胞元区域内的字符线结构及在周围区域的闸极结构被制造。在内存胞元区域内的所得结构以类似地对应于第6a及6b图所示的截面图标以示意截面图标被示于第8a及8b图；相同参考数字被用于在这些图中的对应特征。而且，氧化物硬屏蔽的余留部份56被示于第8a及8b图。
在第9图所得周围晶体管的示意截面图标被示出；在此结构中，周围晶体管的源极与门极区域的LDD植入58已被进行。
自第8及9图所示的条件开始，闸氧化，亦即，过氧化，较佳为于第一步骤进行，藉由此步骤具厚度6奈米的薄氧化物层在内存胞元区域内的字符线结构及在周围晶体管区域的闸极堆栈的侧表面上被制造，如第10a、10b及11图所见。
与所示具体实施例不同，再氧化较佳为在LDD植入前进行以使以此方式在源极/汲极区域产生的氧化物可被用做LDD植入的散射氧化物。于再氧化期间于水平表面产生的氧化物由不均向性蚀刻方法被移除。之后，根据较佳具体实施例，氮化物间隔物层62于氧化物层60上被制造，于此额外氧化物间隔物层64被施用于第11图的侧表面，其造成在内存胞元区域内的字符线凹槽的完全填充66。此处应指出间隔物层的实施及选择用做这些层的材料系基于要被产生的周围晶体管应具有的介电强度而定。
外侧氧化物间隔物层64亦较佳为由保形氧化物沉积(自TEOS)被制造，于此在水平表面所沉积的氧化物由不均向性蚀刻方法被移除。藉由此蚀刻，硬屏蔽的余留部份56同时被移除以使第二多晶层46的余留部份被露出。
在此方面，制造HDD区域68的植入现在被执行，第二多晶层46的掺杂同时被引起。
接着，自对准金属硅化方法被使用以提供在内存胞元区域内的字符线及在具金属化层70的周围区域的闸极堆栈。为得到此金属化，金属、Ti、Co及其合金先被施用于整个面积上，于此锻炼步骤被进行以产生硅化物层70。在此硅化期间，硅化物层72被额外产生于周围晶体管的源极/汲极区域。接着，在锻炼步骤期间未与硅进行任何化学反应的经施用金属层的部份被移除，其较佳为使用湿蚀刻方法。应指出的是在硅化的锻炼步骤期间，于HDD区域68的植入期间在第二多晶层46引入的掺杂会额外扩散至第一多晶层22。
替代上述的第二具体实施例，闸极区域，亦即闸极多晶硅，可为在内存胞元数组区域的p+-掺杂，此可具关于内存胞元行为的优点。
本发明允许在所讨论的制造方法中内存胞元数组金属位线及金属字符线的制造之有利并入，其允许以个别胞元的最小芯片面积累积大的胞元块。特别是，本发明亦允许内存胞元结构及周围晶体管结构可被平行制造至最大的程度且此产生简单及价格经济的方法序列。
参考数字清单2 字符线4 位线6 内存胞元8 源极/汲极实施区域10基材12晶体管井14下方氧化物层16氮化物层18上方氧化物层20ONO结构22多晶层24硬屏蔽层26在氮化物层的凹槽28条带30位线路凹槽32经掺杂区域34条带形状的闸极区域36绝缘间隔物层38源极/汲极植入40金属位线42绝缘材料/氧化物44位于闸极区域的氮化物46第二多晶层48金属层50硬屏蔽52闸氧化物层54抗贯穿植入56氧化物硬屏蔽层58LDD植入60再氧化层62氮化物间隔物层
64外部氧化物间隔物层66字符线凹槽填充68HDD植入70硅化物层72在源极/汲极区域的硅化物层
权利要求
1.一种制造内存胞元数组位线(4、40)之方法，该方法包括下列步骤a)提供一种层结构，其包括一种基材(10)，其具植入于其表面的晶体管井(12)、在该基材表面提供的储存介质层序列(20)、及在该储存介质层序列(20)上提供的闸极区域层(22)；b)在该闸极区域层(22)制造位线路凹槽(30)，该位线路凹槽向下延伸至该储存介质层序列(20)；c)在该位线路凹槽(30)的侧边表面上制造绝缘间隔物层(36)；d)在该位线路凹槽(30)的区域内完全或部份移除该储存介质层序列(20)；e)在该位线路凹槽(30)的区域内执行源极/汲极植入(38)；f)若该储存介质层序列未于步骤d)完全被移除，在该位线路凹槽(30)的区域内完全移除该储存介质层序列(20)；及g)在进行该源极/汲极植入的区域上制造金属化，以制造金属位线路(40)，该金属化由该绝缘间隔物层(36)与闸极区域层(34)绝缘。
2.根据申请专利范围第1项的方法，其中该金属位线路(40)系由硅化方法制造。
3.根据申请专利范围第1或2项的方法，其中在步骤c)前，在该基材的植入(32)在该位线凹槽(30)的区域进行，该植入为对应于晶体管井(12)的掺杂形式的掺杂形式。
4.根据申请专利范围第1至3项中任一项的方法，其中该基材(10)由硅组成，该储存介质层序列(20)为氧化物-氮化物-氧化物层序列，及该闸极区域层(22)由多晶硅组成。
5.根据申请专利范围第1至4项中任一项的方法，其中硬屏蔽层(24)在步骤b)前施用于该闸极区域层(22)。
6.一种制造内存胞元数组之方法，该方法包括下列步骤进行根据申请专利范围第1项的步骤a)至g)h)以绝缘材料(42)填充在制造该金属位线(40)后留下的位线路凹槽(30)；及i)制造字符线路(2、48)其基本上与该位线(4、40)成直角延伸且其每一个连接至许多闸极区域，当该字符线(2、48)被制造时，该闸极区域藉由该闸极区域层(22)其余部份的合适图样化而被制造。
7.根据申请专利范围第6项的方法，其中步骤i)包括下列子步骤i1)多晶层(46)的全面积施用；i2)在该多晶层(46)上制造硅化物层(48)；及i3)图样化该硅化物层(48)、该多晶层(46)及该闸极区域层(22)以产生该闸极区域及该字符线。
8.根据申请专利范围第7项的方法，其在制造字符线的步骤后，包括在该字符线间的该基材制造抗贯穿植入(54)的进一步步骤。
9.根据申请专利范围第7或8项的方法，其包括在步骤i)后，侧边地施用绝缘层至该字符线及该闸极区域的侧表面之额外步骤。
10.根据申请专利范围第7或8项的方法，其包括在步骤i)后，以绝缘材料完全填充在该字符线及该闸极区域间的凹槽之额外步骤。
11.根据申请专利范围第7至10项中任一项的方法，其中平行于该内存胞元数组的制造，周围晶体管可在该内存胞元数组区域之外被制造。
12.根据申请专利范围第6项的方法，其中步骤i)包括下列子步骤i1)多晶层(46)的全面积施用；i2)根据该字符线的图样以图样化该多晶层(46)及该闸极区域层(22)的余留部份，由此该闸极区域被制造；i3)以绝缘材料(60、62、66)填充于步骤i2)所产生的在该多晶层(46)及该闸极区域层(22)间的凹槽；及i4)执行硅化方法以选择性地在以字符线图样图样化的该多晶层(46)上制造硅化物层(70)，以制造金属字符线。
13.根据申请专利范围第12项的方法，其中在该内存胞元数组区域之外的周围晶体管的闸区域于步骤i2)被额外地制造，该闸区域于步骤i3)被提供绝缘层(60、62、64)于侧表面，于步骤i4)硅化物层(70)被额外于该周围晶体管的闸极区域上及源极/汲极区域(72)。
14.根据申请专利范围第13项的方法，其在步骤i2)后，包括植入该周围晶体管的源极/汲极区域(58、68)于该基材的步骤，该多晶层(46)的余留部份在植入步骤被同时掺杂。
15.一种内存胞元数组，其包括许多内存胞元(6)，其以二度空间数组排列及由以在基材上形成的场效晶体管实现；字符线(2、48、70)，其以关于内存胞元数组的第一方向排列及其以电传导方式连接至该内存胞元(6)的闸极区域(34)；及位线(4、40)，在该内存胞元(6)间基本上以与该第一方向成直角的第二方向延伸，其特征在于该等位线(4、40)系由直接在该内存胞元的该源极/汲极区域(38)上所制造的金属结构所定义，及绝缘装置(36)被提供于在该位线(4、40)的金属结构及内存胞元的闸极区域(34、46)间
16.根据申请专利范围第15项的内存胞元数组，其中该绝缘装置(36)由在该闸极区域(34)的侧表面上所形成的绝缘间隔物层形成。
17.根据申请专利范围第15或16项的内存胞元数组，其中该位线的金属结构(40)为硅化物结构。
18.根据申请专利范围第15至17任一项的内存胞元数组，其中该基材(10)由硅组成，该闸极区域由多晶硅组成，及该绝缘装置(36)为侧边地施用于该闸极区域的氧化物间隔物层。
全文摘要
一种制造内存胞元数组位线(40)之方法包括提供一种层结构，其包括基材(10)(其具植入于其表面的晶体管井(12))的步骤做为第一步骤、在该基材(10)的表面提供的储存介质层序列(20)、及在该储存介质层序列(20)上提供的闸极区域层(22)，位线路凹槽(30)，其在该闸极区域层(22)制造，该位线路凹槽向下延伸至该储存介质层序列(20)，接着，在完全移除该储存介质层序列(20)后，绝缘间隔物层(36)在该位线路凹槽的侧边表面上被制造，于此源极/汲极植入(38)在该位线路凹槽(30)的区域内执行，之后，若此未在植入前被完成，则该基材被完全暴露在该位线路凹槽的区域内。接着，金属化以在露出的基材上制造金属位线路(40)，该金属化由该绝缘间隔物层(36)与该闸极区域层(34)绝缘。
文档编号H01L21/8247GK1502134SQ02805879
公开日2004年6月2日 申请日期2002年2月13日 优先权日2001年3月2日
发明者R·卡科斯奇科, J·威勒, R 卡科斯奇科 申请人:因芬尼昂技术股份公司