专利名称：具有深沟槽电容器的多栅极动态随机存取存储器及其制法的制作方法
技术领域：
本发明涉及一种半导体装置及其制造方法，特别是涉及一种具有深沟槽电容器的多栅极动态随机存取存储单元(Dynamic Random Access MemoryCell)、一种以多栅极动态随机存取存储单元为基础的动态随机存取存储器阵列、及其制造方法。
背景技术：
在最近的半导体产业中，普遍地可制造出具有深沟槽(deep trench；DT)电容器的动态随机存取存储器装置，其可以贮存较大的电容，并表现出较高的性能。请参照图1，其绘示一种现有动态随机存取存储单元的剖面示意图，现有的动态随机存取存储单元包括一基底100及一横向晶体管120，基底100具有一深沟槽102，电容器110位于深沟槽102内。其中，电容器110包括一外极板104、一介电层106及一内电极108。晶体管120的源极122b透过形成在基底100内的埋藏式导电带130与内电极108电连接，漏极122a连接至位线接点140，而位线接点140由位线(未绘示)所定义。
藉由减少动态随机存取存储器的线宽，可以提高整合程度，但是如此会造成晶体管120具有严重的短通道效应。虽然藉由增加基底的掺杂浓度，可以减少短通道效应，但是掺杂浓度的增加会导致结二极管漏电流从源极或漏极122b/a漏出。因此，短通道效应与横向晶体管120的结二极管漏电流之间存在着一失一得的关系(trade-off)。
在现有技艺中，C.J.Radens等人提出另一种类型的具有深沟槽电容器的动态随机存取存储单元(IEDM Tech.Dig.，p.349，2000)，如图2所示。动态随机存取存储单元包括一垂直晶体管，栅极210形成在深沟槽202的侧壁上，其中深沟槽202位于基底200内，且定义有一垂直通道。源极220为一埋藏式导电带，可以与电容器的电极230电连接。栅极210可以与字线240连接，而漏极250可以与位线接点260连接。虽然特征尺寸并不会限制此晶体管的通道长度，但是晶体管的一些电子特性仍取决于存储单元的尺寸。此外，关闭电流及滞留时间的问题依然普遍存在于动态随机存取存储器的操作中。
发明内容
有鉴于此，本发明提供一种动态随机存取存储单元，包括多栅极晶体管和深沟槽电容器，其中多栅极结构的设计可以使晶体管具有优选的效能。
本发明的另一目的为提供一种以多栅极动态随机存取存储单元为基础的动态随机存取存储器阵列。
本发明的又一目的为提供一种动态随机存取存储器制造方法，可以制造本发明的动态随机存取存储器装置。
本发明的动态随机存取存储单元包括一深沟槽电容器及一垂直晶体管。该垂直晶体管包括一半导体柱状结构、一多栅极结构、一栅极介电层、一第一源极/栅极区域及一第二源极/栅极区域，半导体柱状结构位于深沟槽电容器的旁边，并且不与深沟槽电容器重叠，多栅极结构至少位于柱状结构的三侧壁上，栅极介电层位于多栅极结构与柱状结构之间，第一源极/漏极区域位于柱状结构的顶面部份处，第二源极/漏极区域位于柱状结构的较低部份处，且远离第一源极/漏极区域。第二源极/漏极区域与深沟槽电容器连接，且可以是一埋藏式导电带，藉以与深沟槽电容器的内电极电连接。
在本发明的实施例中，多栅极结构可以位于柱状结构的侧壁上，而多栅极结构比如是三栅极结构，位于柱状结构的三侧壁上，且多栅极结构还可以覆盖柱状结构的一部份上表面。再者，该多栅极结构比如是一部份的字线，该字线可以控制该晶体管。
本发明的动态随机存取存储器阵列以上述的动态随机存取存储单元为基础。动态随机存取存储器阵列包括行列排列的深沟槽电容器、如前所述的垂直晶体管、字线及位线。每一晶体管沿着行的方向配置在至少一深沟槽电容器的周围，每一字线连接晶体管的多栅极结构，并且每一位线接合位于其中一行上的该晶体管的该第一源极/漏极区域。
当位于该动态随机存取存储器内的该多栅极结构为三栅极结构时，在其中一行上一对相邻晶体管共享一柱状结构及在此柱状结构上的第一源极/漏极区域。在本实施例中，对应于每一对相邻晶体管的二深沟槽电容器沿着行的方向配置在共享的柱状结构的二相对侧。另外，多栅极结构比如配置在周围，每一晶体管具有受到栅极结构环绕的柱状结构，每一柱状结构比如是配置在位于此行上的深沟槽电容器的相同侧。
本发明的动态随机存取存储器的制造过程至少包括下列步骤。一深沟槽电容器形成在半导体基底内。一有源区域定义在基底上，并形成一半导体柱状结构在深沟槽电容器旁边，并且还形成隔离区域。一埋藏式导电带形成在基底内，并连接深沟槽电容器。然后，栅极介电层形成在柱状结构上，且包括多栅极结构的字线形成在基底上，其中多栅极结构至少配置在柱状结构的三侧壁上。源极/漏极区域形成在柱状结构的顶部处，位线电连接于源极/漏极区域。柱状结构、埋藏式导电带、栅极介电层、多栅极结构及源极/漏极区域构成一垂直晶体管。
依照本发明的动态随机存取存储器制造过程，当多栅极结构为三栅极结构时，多栅极结构还可以覆盖柱状结构的一部份的顶面，而藉由图案化的方式可以形成字线。在这些情况下，藉由位线接点可以使源极/漏极区域电连接到位线。当多栅极结构为三栅极结构且形成在柱状结构的三侧壁上，可以利用镶嵌工艺形成字线。位线可以直接接触于源极/漏极区域。
由于多栅极结构可以形成在柱状结构的侧壁上，因此通道长度并不会受到基本原则的影响，当通道长度增加时，会降低关闭电流，此时存储单元的尺寸会减少。由于多栅极结构可以形成在柱状结构的多个侧壁上，因此可以增加晶体管的有效通道宽度，故可以提供较大的驱动电流及优选的电流切换能力。
再者，当在利用动态随机存取存储器装置时，由于多栅极结构配置在周围，因此被栅极环绕的柱状结构可以是足够薄，而在柱状结构内可以产生完全空乏(耗尽)的现象。如此，可以改善电流切换能力，且可以减少结二极管漏电流的现象。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
图1绘示一种现有动态随机存取存储单元的剖面示意图，其中此存储单元具有一横向晶体管及一深沟槽电容器；图2绘示另一种具有深沟槽电容器的动态随机存取存储单元的剖面示意图；
图3-5分别绘示依照本发明三实施例的动态随机存取存储单元的立体示意图，其中为简化图示，深沟槽电容器由内电极的接点部份所表示；图6-8分别绘示依照本发明三实施例的动态随机存取存储器阵列的上视示意图，其中图6、图7及图8的动态随机存取存储器阵列以图3、图4及图5的动态随机存取存储单元为基础；图9-17绘示依照本发明第一实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线IX-IX′的剖面示意图；图18-21绘示依照本发明第二实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线IX-IX′的剖面示意图。其中，图18接续第一实施例中的图12继续描述；以及图22-27绘示依照本发明第三实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线II-II′的剖面示意图。
简单符号说明100基底102深沟槽104外极板106介电层108内电极120晶体管122a漏极122b源极130埋藏式导电带140位线接点200基底202深沟槽210栅极220源极230电容器的电极
240字线250漏极260位线接点300半导体柱状结构310多栅极结构312第一栅极314第二栅极316第三栅极318栅极介电层320第一源极/漏极区域330第二源极/漏极区域340深沟槽电容器350字线400半导体柱状结构410多栅极结构412第一栅极414第二栅极416第三栅极418栅极介电层420第一源极/漏极区域430第二源极/漏极区域440深沟槽电容器450字线500半导体柱状结构510多栅极结构518栅极介电层520第一源极/漏极区域530第二源极/漏极区域540深沟槽电容器550字线600半导体基底
610深沟槽电容器620有源表面屏蔽625半导体柱状结构628源极/漏极区域630字线640位线650晶体管700半导体基底710深沟槽电容器720有源表面屏蔽725半导体柱状结构728源极/漏极区域730字线740位线800半导体基底810深沟槽电容器820有源表面屏蔽825半导体柱状结构828源极/漏极区域830字线840位线850晶体管900半导体基底902垫氧化物层904屏蔽层906沟槽910电容器912内电极914介电层916外极板918接点部份
919埋藏式导电带920牺牲层920a硬屏蔽层922图案化光致抗蚀剂层928沟槽929沟槽929a沟槽930有源区域、柱状结构932浅沟槽隔离层938栅极介电层940多晶硅层940a图案化的掺杂的多晶硅层942金属层942a图案化金属层944覆盖层944a覆盖层946图案化屏蔽层948字线950源极/漏极区域952间隙壁954三栅极结构954a第一栅极954b第二栅极954c第三栅极956绝缘层958位线接点960位线1810图案化屏蔽层1812沟槽1814沟槽1816栅极氧化物层
1820字线1820a第一栅极1820b第二栅极1820c第三栅极1824绝缘材料1826离子注入1830源极/漏极区域1840位线2200半导体基底2202垫氧化物层2204图案化屏蔽层2206深沟槽2208深沟槽电容器的接点部份2210埋藏式导电带2214牺牲层2216图案化光致抗蚀剂层2220柱状结构2222沟槽2224绝缘材料2230浅沟槽绝缘层2232图案化屏蔽层2234线性沟槽2235线性沟槽2236栅极介电层2240字线2250栅极2252绝缘层2260源极/漏极区域2270位线
具体实施例方式
接下来可以配合图式参照下述的本发明优选实施例，包括动态随机存取存储单元的实施例、动态随机存取存储器阵列的实施例及动态随机存取存储器制造方法的实施例。
<动态随机存取存储单元>
图3至图5分别绘示本发明动态随机存取存储单元的三实施例的立体示意图，其中为了简化图示，深沟槽电容器由内电极的接点部份340，440、540所代表。
第一实施例请参见图3，依照第一实施例，动态随机存取存储单元包括一深沟槽电容器340、比如是半导体柱状结构300的一晶体管、多栅极结构310，栅极介电层318、第一源极/漏极区域320及第二源极/漏极区域330。半导体柱状结构300配置在深沟槽电容器340的旁边，且不与深沟槽电容器340重叠。柱状结构300比如是单晶硅柱状结构，可以是由单晶硅基体所提供；或者，柱状结构300亦可以由其它半导体材料所做成。
多栅极结构310比如是三栅极结构，包括第一栅极312、第二栅极314及第三栅极316，分别位于柱状结构300的三侧壁上，其中第一侧壁面对深沟槽电容器340，其它二侧壁是在第一侧壁附近。多栅极结构310还可覆盖柱状结构300的一部份的顶面，且多栅极结构310比如是字线350的一部份。多栅极结构310/字线350的材料可为多晶硅化金属等，例如，多栅极结构310/字线350可包括一N型掺杂多晶硅层及一金属硅化物层，其中N型掺杂多晶硅层位于柱状结构300的三侧壁上及其上方上，金属硅化物层位于多晶硅层上。另外，多栅极结构310/字线350亦可以包括比如是钨的金属层，其可以取代金属硅化物层，用以减少阻抗。
请参见图3，栅极介电层318形成在柱状结构300和三栅极结构310之间。栅极介电层318的材料比如是由热氧化工艺所形成的氧化硅、或是其它具有较高介电常数的介电材料。第一源极/漏极区域320位于柱状结构300的顶面部份上，可以与位线(未绘示)连接。第二源极/漏极330位于柱状结构300的较低部份上，且离开第一源极/漏极区域320，并且第二源极/漏极330可以与深沟槽电容器340连接。第二源极/漏极区域330可以直接是一埋藏式导电带，用以与深沟槽电容器的内电极的接点部份340电连接，如图所示，透过掺杂物质从接点部份340向外扩散可以形成第二源极/漏极330。
第二实施例参见图4，动态随机存取存储单元包括一深沟槽电容器440、比如是半导体柱状结构400的一晶体管、多栅极结构410、栅极介电层418、第一源极/漏极区域420及第二源极/漏极区域430。半导体柱状结构400配置在深沟槽电容器440旁边，并且不与深沟槽电容器440重叠。
多栅极结构410比如是三栅极结构，由第一栅极412、第二栅极414及第三栅极416所构成，分别配置在柱状结构400的三侧壁上，第一侧壁面对深沟槽电容器440，而其它的两侧壁位于第一侧壁旁边。多栅极结构410仅形成在未覆盖柱状结构400的顶面部份的三侧壁上，而多栅极结构410可以是字线450的一部份。三栅极结构410/字线450的顶面比如是低于柱状结构400的顶面，使得位线(未绘示)可以是直接地接触第一源极/漏极区域420，藉由形成绝缘层于字线450上，可以使字线450与之后形成的位线之间存在绝缘的状态。多栅极结构410/字线450的材料例如包括N型掺杂的多晶硅。
请参见图4，栅极介电层418配置在柱状结构400和多栅极结构410之间。第一源极/漏极区域420是位于柱状结构400的顶面部份上，可以与位线(未绘示)接合，其中第一源极/漏极区域420可以占用柱状结构400的顶面部份的整个区域。第二源极/漏极430位于柱状结构400的较低部份内，且可以远离第一源极/漏极区域420，第二源极/漏极430可以与深沟槽电容器440接合。第二源极/漏极区域430可以直接是一埋藏式导电带，用以与深沟槽电容器的内电极的接点部份440电连接，如图所示，透过掺杂物质从接点部份440向外扩散可以形成第二源极/漏极430。
第三实施例请参见图5，动态随机存取存储单元包括一深沟槽电容器540、比如是半导体柱状结构500的一垂直晶体管、多栅极结构510、栅极介电层518、第一源极/漏极区域520及第二源极/漏极区域530。半导体柱状结构500配置在深沟槽电容器540的旁边，且不与深沟槽电容器540重叠。多栅极结构510比如是环绕在柱状结构500侧壁周围的栅极，且柱状结构500可具有足够小的宽度，优选的情况下小于特征尺寸，比如为200埃到600埃之间，因此当应用在动态随机存取存储器装置上时，通道区域内可以产生完全空乏的现象，因此可以显著地增进此装置的效能。多栅极结构510比如是字线550的一部份，多栅极结构510/字线550的顶面比如是低于柱状结构500，而可以使位线(未绘示)直接接触于第一源极/漏极区域520。藉由形成绝缘层于字线550上，可以使字线550与之后形成的位线之间存在绝缘的状态。位于多栅极结构510/字线550的材料例如包括N型掺杂的多晶硅。
请参见图5，栅极介电层518配置在柱状结构500与多栅极结构510之间。第一源极/漏极区域520在柱状结构500的顶面部份上，可以接合位线(未绘示)，并且可以占据柱状结构500的顶面部份的整个区域。第二源极/漏极530位于柱状结构500的较低的部份内，并远离第一源极/漏极区域520，第二源极/漏极530可以与深沟槽电容器540连接。第二源极/漏极区域530可以直接是一埋藏式导电带，用以与深沟槽电容器的内电极的接点部份540电连接，如图所示，透过掺杂物质从接点部份540向外扩散可以形成第二源极/漏极530。
在本发明的第一、第二及第三实施例中，由于动态随机存取存储单元的多栅极结构形成在柱状结构的侧壁上，因此通道长度不会受基本原则的影响，且可以因应需求而增加通道长度，藉以降低关闭电流。同时，存储单元的尺寸可以减少。而且，因为多栅极结构形成在柱状结构的多面侧壁上，因此可以增加有效通道宽度，进而可提供较大的驱动电流及优选的电流切换能力。
当多栅极结构为位于周围的栅极时，如本发明的第三实施例所述，栅极环绕在柱状结构的周围，并且可以具有足够小的宽度，故可以产生柱状结构内完全空乏的现象。如此可以改善电流切换能力，及消除结二极管漏电流的发生。
<动态随机存取存储器阵列>
图6-8分别绘示依照本发明动态随机存取存储器的三实施例的上视图，其中图6、图7及图8的动态随机存取存储器阵列以图3、图4及图5的动态随机存取存储单元为基础。
第一实施例请参见图6，依照第一实施例的动态随机存取存储器阵列形成在一半导体基底600上，半导体基底600包括行列排列的深沟槽电容器610，形成在基底600内。每一晶体管650的有源表面屏蔽620与对应的深沟槽电容器610重叠，使得可以作为有源区域的半导体柱状结构625可以小于有源表面屏蔽620。每一柱状结构625内可以具有一源极/漏极区域628。
为了减少每一存储单元的区域，在每一行上相邻的晶体管650可以共享柱状结构625及在柱状结构625内的源极/漏极区域628。对应于一对晶体管650的二深沟槽电容器610可以是沿着行的方向上位于柱状结构625的相对两侧。每一字线630沿着列的方向上配置在柱状结构625的侧边部份，且可以覆盖每一柱状结构625的部分的上表面，藉以形成前述的三栅极结构结构，三栅极结构可以形成在柱状结构625的三侧壁上和上表面上。在每一行中，每一位线640可以与柱状结构625内的源极/漏极区域628电连接。
请参照图6，单位单元(晶体管650)的最小宽度为2F，F是特征尺寸。单位单元的较小长度则为沟槽间距的一半(0.5F)、沟槽长度(1.0F)、栅极-柱状结构的交叠宽度「w」(w＜1.0F)、及由二单位单元共享的源极/漏极区域628长度一半(0.5F)的总和。因此，单位单元的较小长度是少于3.0F，动态随机存取存储器阵列比如是sub-6F2的存储器阵列，其受限于微影分辨率。
第二实施例请参见图7，第二实施例的动态随机存取存储器阵列相似于如图6所示的第一实施例，其中，在基底700内的深沟槽电容器710、有源区域屏蔽720、作为有源区域的柱状结构725、源极/漏极区域728、字线730及位线740的配置相似于第一实施例。然而，在这实施例中，配置在其中一列上的柱状结构725边缘的各字线730并没有覆盖在此列上的各柱状结构725的一部分的顶面。所以，三栅极结构仅形成在各柱状结构725的三侧壁上，如图4所示。另外，藉由比较图6及图7，可以确切地知道，依照此实施例的动态随机存取存储器阵列可以达到sub-6F2的存储器阵列，其受到微影分辨率的限制。
第三实施例参见图8，依照第三实施例的动态随机存取存储器阵列形成在半导体基底800上，其包括形成在基底800内的行列排列的深沟槽电容器810。每一柱状结构825的宽度小于特征尺寸，且藉由重叠对应的有源表面屏蔽820与对应的深沟槽电容器810，可以形成作为有源区域。每一柱状结构825只配置在一个深沟槽电容器810的附近，且每一柱状结构825内具有源极/漏极区域828。
为减少每一存储单元的面积，每一柱状结构825可以配置在对应的深沟槽电容器810的相同侧，并沿着行的方向延伸。每一字线830配置在一列上每一柱状结构825的周围，使得栅极可以形成在每一柱状结构825的周围(如图5所示)。每一位线840电连接至在其中一行上的柱状结构825内的源极/漏极区域828。
由于有源区域屏蔽820重叠于对应的深沟槽电容器810，且相对于电容器810存在一小量的偏移ΔS，如此可以定义每一晶体管850的有源区域825，且柱状结构825可以是足够薄的，因此在利用动态随机存取存储器装置时，可以改善柱状结构825完全空乏的现象。为了产生完全空乏的作用，每一柱状结构825的宽度可以减少到200-600埃。再者，如图8所示，每一单位单元850的最小长度和最小宽度可以是2.0F，且动态随机存取存储器阵列可以是一4F2的存储器阵列，其受到微影分辨率的限制。
<动态随机存取存储器制造方法>
第一实施例图9-17绘示依照本发明第一实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线IX-IX′的剖面示意图。
请参见图9(a)/(b)，利用屏蔽层904作为掩模可以形成多个沟槽906在半导体基底900内，屏蔽层904比如是氮化物层，其形成在垫氧化物层902上。接着，包括内电极912、介电层914及外极板916的电容器910可以形成在每一沟槽906内，其中内电极912可以连接接点部份918，用以与之后形成的晶体管接合。用来制造深沟槽电容器910于沟槽906内的方法为已知技术，可以参见Bronner的美国专利第5,360,758号等。内电极912及接点部份918可以是由N型掺杂的多晶硅所做成，其中外极板916为基底900内的掺杂区域，且环绕在沟槽906的较低部份的周围处。
参见图10(a)/(b)，接着可以形成牺牲层920在基底900上，并填满沟槽906，其中牺牲层920例如为有机抗反射涂布层或例如为氧化硅、掺杂的氧化硅等的介电层。用来定义有源区域930的图案化光致抗蚀剂层922可以形成在牺牲层920上，每一光致抗蚀剂层922会与对应的沟槽906重叠。之后，利用图案化光致抗蚀剂层922作为掩模，可以图案化牺牲层920及基底900，如虚线所示。
请参见图11(a)/(b)，当牺牲层920为介电层时，利用图案化光致抗蚀剂层922作为掩模，可以使牺牲层920的图案大致上相同于硬屏蔽层920a的图案，接着再利用屏蔽层920a作为掩模，藉以图案化基底900，如此便可以形成STI结构的沟槽928及藉由沟槽928分离的半导体柱状结构930。因为光致抗蚀剂层922会重叠在附近的深沟槽906上，故作为有源区域的对应的柱状结构930为小于光致抗蚀剂层922。在此步骤中，还会去除一部分的接点部份918。
请参见图12(a)/(b)，接着可以去除牺牲层920，藉以形成沟槽929，然后比如是氧化硅的绝缘材料可以填入于沟槽929中，并且可以藉由平坦化工艺，藉以形成浅沟槽隔离层932(STI)。或者，当硬屏蔽层920a亦由其它适当的绝缘材料所组成时，绝缘材料可直接地填入于由硬屏蔽层920a所定义的沟槽928中(如图11所示)。然后，再将位于沟槽929外的硬屏蔽层920a及绝缘材料去除。当在进行热处理过程藉以形成STI层932时，在深沟槽电容器的接点部份918内的掺杂物会向外扩散至在沟槽906附近的基底900内，如此可以形成一埋藏式导电带919。
请参见图13(a)/(b)，然后可以去除部份的STI层932，使得STI层932向下凹的深度可以近似于埋藏式导电带919的位置，并且可以暴露出每一柱状结构930的侧壁，而可以形成沟槽929a。
请参见图14，接着可以将屏蔽层904和垫氧化物层902去除。然后，比如利用热氧化方法，可以形成栅极介电层938于每一柱状结构930的暴露出的部份上。
请参见图15(a)/(b)，填满于沟槽929a内的掺杂的多晶硅层940、包括金属硅化物或金属的金属层942及覆盖层944依序形成于基底900上，其中覆盖层944比如包括氮化硅或氮氧化硅。接着，可以形成用来定义字线的图案化屏蔽层946于覆盖层944上。一部分掺杂的多晶硅层940位于三侧壁上及柱状结构930的一部分顶面上，而用来定义字线的图案化屏蔽层946位于掺杂的多晶硅层940上。
请参见图15和16，利用屏蔽层946作为掩模，可以使覆盖层944，金属层942和掺杂的多晶硅层940依序地进行图案化，其中图案化金属层942a和图案化的掺杂的多晶硅层940a共同构成字线948。依照上述的屏蔽层946的样式，每一字线948可以包括一部分的多晶硅层940a，其位于对应的柱状结构930的三侧壁上及部份的顶面上。因此，所形成的三栅极结构954包括第一栅极954a、第二栅极954b及第三栅极954c，其中第一栅极954a位于柱状结构930面对沟槽906的第一侧壁上，第二栅极954b及第三栅极954c位于第一侧壁旁边的其它二侧壁上。
之后，由氮化硅或氮氧化硅所构成的间隙壁952可以形成在覆盖层944a和字线948的侧壁上，而利用对应的字线948作为掩模，源极/漏极区域950可以形成在每一柱状结构930的顶面部份上。埋藏式导电带919、柱状结构930、栅极介电层938、三栅极结构954和源极/漏极区域950共同构成多栅极晶体管。
请参见图17，比如是氧化硅的绝缘层956可以形成在基底900上，且覆盖字线948。接着，可以形成穿过绝缘层956的位线接点958，其中绝缘层956可以接触于源极/漏极区域950，位线960可以形成在绝缘层956上，绝缘层956接触于位线接点958。位于每一字线948上的覆盖层944a及其侧壁上的间隙壁952可以保护字线948，且位线接点958可以形成为自我对准的接点(self-aligned contacts，SAC)。
第二实施例图18-21绘示依照本发明第二实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线IX-IX′的剖面示意图。其中，图18接续第一实施例中的图12继续描述。
请参见图18，图案化屏蔽层1810形成在基底900上，其中在基底900上已先形成STI层932。在屏蔽层1810内具有平行的沟槽1812，每一沟槽1812暴露出对应的柱状结构930，且可以定义之后形成的字线位置。之后，利用屏蔽层1810作为掩模，可以图案化STI层932，藉以形成沟槽1814在STI层932内。每一沟槽1814暴露出面向深沟槽906且在一预期准位上的柱状结构930的第一侧壁，与第一侧壁相邻的柱状结构930的一部分的第二和第三侧壁具有大致上与埋藏式导电带919相同的深度。
请参见图19，接着将屏蔽层1810去除，并且可以形成栅极氧化物层1816于每一柱状结构930的暴露出的部份上。然后，字线1820可以形成在沟槽1814内，其中每一字线1820的顶面低于基底900的顶面。字线1820的形成可藉由形成比如是N型掺杂多晶硅的导电材料于基底900上，，并填满于沟槽1814内，然后再回蚀导电材料至期望的厚度。
透过对应的沟槽1814，可以暴露出每一柱状结构930的三侧壁的一部份，填入于沟槽1814内的字线1820可以形成三栅极结构。三栅极结构包括第一栅极1820a、第二栅极1820b及第三栅极1820c，第一栅极1820a位于柱状结构930的面向沟槽906的第一侧壁上，第二栅极1820b和第三个栅极1820c位于靠近第一侧壁附近的二侧壁上。之后，一绝缘材料1824填入于沟槽1814中。
请参见图20，接着可以将氮化物的屏蔽层904及垫氧化物层902去除，且将高于基底900的绝缘材料1824和STI层932去除。接着，可以进行离子注入1826的步骤，藉以在每一柱状结构930的整个顶面部份内形成一源极/漏极区域1830，如此可以形成多栅极晶体管，包括一埋藏式导电带919、柱状结构930、栅极介电层1816、三栅极结构1820a/b/c及源极/漏极区域1830。
请参见图21，接着位线1840可以形成于基底900上，且位线1840可以直接接触在同一列上的源极/漏极区域1830，绝缘材料1824可以用于绝缘位线1840与字线1820。
第三实施例图22-27绘示依照本发明第三实施例的具有深沟槽电容器的动态随机存取存储器装置的制造方法的示意图，其中子图(b)绘示上视示意图，子图(a)绘示沿着剖面线II-II′的剖面示意图。
请参见图22，提供一半导体基底2200，并且利用图案化屏蔽层2204作为掩模，可以使深沟槽2206形成在半导体基底2200中，其中屏蔽层可以是位于垫氧化物层2202上的氮化物层。深沟槽电容器形成在每一深沟槽2206内，其中深沟槽电容器以图中的接点部份2208表示。然后，例如是氧化硅的牺牲层2214可以形成在基底2200上，且填满于深沟槽2206中。接着，用以定义有源区域的图案化光致抗蚀剂层2216可以形成在牺牲层2214上。用以定义有源区域的每一图案化光致抗蚀剂层2216对应于深沟槽2206，且会与深沟槽2206重叠，并与深沟槽2206之间存在位置偏移ΔS。
请参见图23，利用图案化光致抗蚀剂层2216(图22)作为屏蔽层，可以图案化牺牲层2214，接着利用牺牲层2214作为屏蔽层，可以图案化基底2200，藉以形成沟槽2222及柱状结构2220。由于图案化光致抗蚀剂层2216与对应的深沟槽2206重叠，因此柱状结构2220可以是相当薄，且具有相应于ΔS的宽度。在优选的情况下，柱状结构2220的宽度小于特征尺寸，比如是约略在200埃到600埃之间，如此在利用动态随机存取存储器装置时，在柱状结构2220内会产生完全空乏的现象。
请参见图24，当牺牲层2214由比如氧化硅的绝缘材料所构成时，绝缘材料2224可以填入于沟槽2222中，藉以形成STI层2230与牺牲层2214，接着可以去除牺牲层2214及高于屏蔽层2204的绝缘材料2224。或者，STI层2230的形成可藉由去除牺牲层2214，及之后填入绝缘材料于沟槽中。透过掺杂物质从接点部份2208向外扩散，可以形成埋藏式导电带2210在基底2200内，且位于每一接点部份2208的周围。
请参见图25，图案化屏蔽层2232形成在基底2200上，且图案化屏蔽层2232具有线性沟槽2234，用以定义STI层2230内的线性沟槽2235的位置，藉以形成字线。在此结构内，每一柱状结构2220的整个区域可以是完全地位于沟槽2234的范围内。
请参照图26，可以利用屏蔽层2232(图25)作为掩模，而形成定义字线位置的线性沟槽2235于STI层2230内，藉以暴露出每一柱状结构2220的所有侧壁。在屏蔽层2232去除之后，栅极介电层2236可以形成在暴露的部份上，比如是形成在每一柱状结构2220的所有侧壁上，且环绕柱状结构2220。接着，字线2240可以形成在沟槽2235内，其中每一字线2240的顶面可以是低于每一柱状结构2220的顶面。藉由形成导电材料于基底2200上且填满于沟槽2235内，及之后回蚀导电材料至预设的深度，可以形成字线2240。由于柱状结构2220的所有侧壁可以暴露在沟槽2235内，故对应的字线2240可以完全地环绕在柱状结构2220的周围，以形成位于周围的栅极2250，其中藉由栅极介电层2236可以分隔位于周围的栅极2250与柱状结构2220。
请参见图27，绝缘层2252可以填满沟槽2235内。接着利用化学机械研磨的方式，可以去除屏蔽层2204、部份的STI层2230及比柱状结构2220高的绝缘层2252。藉由比如是离子注入的掺杂方法，可以形成源极/漏极区域2260于每一柱状结构2220的顶部内，进而形成多栅极晶体管，其包括埋藏式导电带2210、柱状结构2220、栅极介电层2236、位于周围的栅极2250及源极/漏极区域2260。之后，位线2270可以形成在基底2200上，且位线2270可以直接地接触于源极/漏极区域2260，且藉由绝缘层2252可以隔绝位线2270与字线2240。
依照本发明的第三实施例，藉由控制在定义有源区域时相对于深沟槽的位置偏移ΔS，可以使柱状结构具有足够小的宽度。因此，当在利用动态随机存取存储器装置时，在柱状结构内会产生完全空乏的现象，藉以可进一步改善电流切换的能力及消除结二极管漏电流。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种动态随机存取存储单元，包括一深沟槽电容器；以及一晶体管，包括一半导体柱状结构，位于该深沟槽电容器的旁边，且不与该深沟槽电容器重叠；一多栅极结构，至少位于该柱状结构的三侧壁上；一栅极介电层，位于该柱状结构与该多栅极结构之间；一第一源极/漏极区域，位于该柱状结构的顶面部份处；以及一第二源极/漏极区域，位于该柱状结构的一较低部份处，且与该第一源极/漏极区域分离，其中该第二源极/漏极区域与该深沟槽电容器接合。
2.如权利要求1所述的动态随机存取存储单元，其中该多栅极结构为一三栅极结构，位于该柱状结构的三侧壁上，该三侧壁包括一第一侧壁、一第二侧壁及一第三侧壁，该第一侧壁面对该深沟槽电容器，该第二侧壁及该第三侧壁位于该第一侧壁附近。
3.如权利要求2所述的动态随机存取存储单元，其中该三栅极结构的一顶面低于该柱状结构的一顶面。
4.如权利要求3所述的动态随机存取存储单元，其中该第一源极/漏极区域位于该柱状结构的该顶面部份的整个区域上。
5.如权利要求2所述的动态随机存取存储单元，其中该三栅极结构还覆盖该柱状结构的一部份的顶面。
6.如权利要求5所述的动态随机存取存储单元，其中该三栅极结构包括一掺杂的多晶硅层，位于该柱状结构的该三侧壁上及该顶面上；以及一金属层，位于该掺杂的多晶硅层上。
7.如权利要求5所述的动态随机存取存储单元，还包括一覆盖层，位于该三栅极结构上及一间隙壁上，其中该间隙壁位于该三栅极结构的该侧壁上。
8.如权利要求1所述的动态随机存取存储单元，其中该多栅极结构环绕在该柱状结构的侧壁。
9.如权利要求8所述的动态随机存取存储单元，其中该柱状结构的宽度比一特征尺寸小。
10.如权利要求9所述的动态随机存取存储单元，其中该柱状结构的宽度足够小，使得当在利用该动态随机存取存储单元时，在该柱状结构内会产生完全空乏的现象。
11.如权利要求8所述的动态随机存取存储单元，其中该多栅极结构的一顶面低于该柱状结构的一顶面。
12.如权利要求11所述的动态随机存取存储单元，其中该第一源极/漏极区域占用该柱状结构的该顶面部份的整个区域。
13.如权利要求1所述的动态随机存取存储单元，其中该第二源极/漏极区域为一埋藏式导电带，且电连接该深沟槽电容器的一内电极。
14.一种动态随机存取存储器阵列，包括多个深沟槽电容器，为行列排列；多个晶体管，每一晶体管沿着行的方向配置在至少一深沟槽电容器的周围，该晶体管包括一半导体柱状结构，位于该深沟槽电容器的旁边，且不与该深沟槽电容器重叠；一多栅极结构，至少位于该柱状结构的三侧壁上；一栅极介电层，位于该柱状结构及该多栅极结构之间；一第一源极/漏极区域，位于该柱状结构的顶部处；以及一第二源极/漏极区域，位于该柱状结构的一较低部份处，且与该第一源极/漏极区域分离，该第二源极/漏极区域与该深沟槽电容器接合；多条字线，每一字线与位于一列上的该些晶体管的该些多栅极结构接合；以及多条位线，每一位线与位于一行上的该些晶体管的该些第一源极/漏极区域接合。
15.如权利要求14所述的动态随机存取存储器阵列，其中该晶体管的该第二源极/漏极区域为一埋藏式导电带，且电连接对应的该深沟槽电容器的一内电极。
16.如权利要求14所述的动态随机存取存储器阵列，其中该多栅极结构为一三栅极结构，位于该柱状结构的三侧壁上。
17.如权利要求16所述的动态随机存取存储器阵列，其中在每一行上，一对相邻的晶体管共享一柱状结构及一第一源极/漏极区域，且对应于每一对该相邻的晶体管的二深沟槽电容器沿着行的方向配置在共享的该柱状结构的二相对侧。
18.如权利要求17所述的动态随机存取存储器阵列，为sub-6F2的存储器阵列。
19.如权利要求16所述的动态随机存取存储器阵列，其中该三栅极结构的一顶面低于该柱状结构的一顶面。
20.如权利要求19所述的动态随机存取存储器阵列，其中该第一源极/漏极区域位于该柱状结构的该顶面部份的整个区域上。
21.如权利要求19所述的动态随机存取存储器阵列，其中该些位线直接接触于位于每一行的该些第一源极/漏极区域。
22.如权利要求16所述的动态随机存取存储器阵列，其中该三栅极结构还覆盖该柱状结构的一部份的顶面。
23.如权利要求22所述的动态随机存取存储器阵列，其中该三栅极结构包括一掺杂的多晶硅层，位于该柱状结构的该三侧壁上及该顶部上；以及一金属层，位于该掺杂的多晶硅层上。
24.如权利要求22所述的动态随机存取存储器阵列，还包括一覆盖层，位于该三栅极结构上及一间隙壁上，其中该间隙壁位于该三栅极结构的该侧壁上。
25.如权利要求24所述的动态随机存取存储器阵列，其中该些位线透过多个自我对准的接点而电连接于该些第一源极/漏极区域。
26.如权利要求14所述的动态随机存取存储器阵列，其中该多栅极结构环绕在该柱状结构的侧壁。
27.如权利要求26所述的动态随机存取存储器阵列，其中该柱状结构的宽度比一特征尺寸小。
28.如权利要求27所述的动态随机存取存储器阵列，其中该柱状结构的宽度足够小，使得当在利用该动态随机存取存储单元时，在该柱状结构内会产生完全空乏的现象。
29.如权利要求27所述的动态随机存取存储器阵列，其中该晶体管沿着行的方向配置在对应的该深沟槽电容器的相同侧上。
30.如权利要求29所述的动态随机存取存储器阵列，为4F2的存储器阵列。
31.如权利要求26所述的动态随机存取存储器阵列，其中该多栅极结构的一顶面低于该柱状结构的一顶面。
32.如权利要求31所述的动态随机存取存储器阵列，其中该第一源极/漏极区域占用该柱状结构的该顶面部份的整个区域。
33.如权利要求31所述的动态随机存取存储器阵列，其中该位线直接接触于该第一源极/漏极区域。
34.一种动态随机存取存储器制造方法，包括形成一深沟槽电容器于一半导体基底内；定义一有源区域于该基底上，藉以形成一半导体柱状结构在该深沟槽电容器旁边，且形成一隔离区域；形成一埋藏式导电带，连接位于该基底内的该深沟槽电容器；形成一栅极介电层于该柱状结构上；形成一字线，该字线包括一多栅极结构于基底上，其中该多栅极结构至少位于该柱状结构的三侧壁上，且该栅极介电层分离该多栅极结构与该柱状结构；形成一源极/漏极区域，位于该柱状结构的顶部处；以及形成一位线，电连接该源极/漏极区域，其中该柱状结构、该埋藏式导电带、该栅极介电层、该多栅极结构及该源极/漏极区域构成一晶体管。
35.如权利要求34所述的动态随机存取存储器制造方法，其中形成该埋藏式导电带利用掺杂物质从该深沟槽电容器的一内电极的接点部份向外扩散。
36.如权利要求34所述的动态随机存取存储器制造方法，其中用来定义该有源区域的一屏蔽层与该深沟槽电容器重叠。
37.如权利要求34所述的动态随机存取存储器制造方法，其中该多栅极结构形成一三栅极结构，且位于该柱状结构的三侧壁上。
38.如权利要求37所述的动态随机存取存储器制造方法，其中形成该栅极介电层的步骤及形成包括该三栅极结构的该字线的步骤包括填入一绝缘材料于该隔离区域上；去除该绝缘材料，藉以暴露出该柱状结构的一第一侧壁、一第二侧壁及一第三侧壁，其中该第一侧壁面对该深沟槽电容器，该第二侧壁及该第三侧壁在该第一侧壁周围；形成一栅极介电层在该柱状结构上；形成一导电层在基底上；以及图案化该导电层，藉以形成一字线，该字线包括一三栅极结构，且该三栅极结构形成在该柱状结构的该第一侧壁、该第二侧壁及该第三侧壁上及该柱状结构的顶面部份处。
39.如权利要求38所述的动态随机存取存储器制造方法，其中形成该源极/漏极区域在该柱状结构的该顶面部份处的步骤包括利用该字线作为一掩模以进行一离子注入过程。
40.如权利要求38所述的动态随机存取存储器制造方法，其中该导电层包括一掺杂的多晶硅层及一金属层，该金属层位于该掺杂的多晶硅层上。
41.如权利要求38所述的动态随机存取存储器制造方法，还包括形成一覆盖层在该导电层上，于图案化该导电层之前，而该覆盖层和该导电层连续地被图案化，以形成一堆积的字线结构；以及形成一个间隙壁在该堆积的字线结构的侧壁。
42.如权利要求41所述的动态随机存取存储器制造方法，还包括在形成该位线之前，形成一自我对准接点于该源极/漏极区域上。
43.如权利要求37所述的动态随机存取存储器制造方法，其中形成该栅极介电层和该字线的步骤包括填入一绝缘材料于该隔离区域内；图案化该绝缘材料，藉以形成一沟槽，该沟槽暴露出位于一预设水平上的该柱状结构的一第一侧壁、一部分的一第二侧壁及一部分的一第三侧壁，其中该第一侧壁面对该深沟槽电容器，且该第二侧壁及该第三侧壁与该第一侧壁相邻；形成一栅极介电层于该柱状结构上；以及形成该字线于该沟槽内。
44.如权利要求43所述的动态随机存取存储器制造方法，其中该字线的一顶面低于该柱状结构的一顶面。
45.如权利要求44所述的动态随机存取存储器制造方法，其中形成该位线的步骤包括形成一绝缘层于该沟槽内，并覆盖该字线；以及形成一图案化的导电层，以做为该位线，并直接接触于该源极/漏极区域。
46.如权利要求34所述的动态随机存取存储器制造方法，其中该多栅极结构环绕该柱状结构的侧壁，以形成一周围的栅极。
47.如权利要求46所述的动态随机存取存储器制造方法，其中该柱状结构的宽度小于一特征尺寸。
48.如权利要求47所述的动态随机存取存储器制造方法，其中该柱状结构的宽度为足够小，使得在利用该动态随机存取存储单元时，在该柱状结构内会产生完全空乏的现象。
49.如权利要求46所述的动态随机存取存储器制造方法，其中形成该栅极介电层及该字线的步骤包括填入一绝缘材料于该隔离区域内；图案化该绝缘材料，藉以形成一沟槽，该沟槽暴露出位于一预设水平上的该柱状结构的所有侧壁；形成一栅极介电层于该柱状结构上；以及形成该字线于该沟槽内。
50.如权利要求49所述的动态随机存取存储器制造方法，其中该字线的一顶面低于该柱状结构的一顶面。
51.如权利要求50所述的动态随机存取存储器制造方法，其中形成该位线的步骤包括形成一绝缘层于该沟槽内，并覆盖该字线；以及形成一图案化导电层，以做为该位线，并直接接触于该源极/漏极区域。
全文摘要
多栅极结构动态随机存取存储单元包括多栅极晶体管及一深沟槽电容器。晶体管包括一半导体柱状结构、多栅极结构、栅极介电层、第一源极/漏极区域及第二源极/漏极区域。柱状结构位于深沟槽电容器的旁边，并且不与深沟槽电容器重叠。多栅极结构至少位于柱状结构的三侧壁上，且多栅极结构与柱状结构藉由栅极介电层相互分离，其中多栅极结构比如是三栅极结构或是位于周围的栅极结构。第一源极/漏极区域可以是位于柱状结构的顶部内，且位于柱状结构内的第二源极/漏极区域可以与深沟槽电容器连接。
文档编号H01L31/119GK1702868SQ20041008267
公开日2005年11月30日 申请日期2004年9月27日 优先权日2004年5月25日
发明者汤铭 申请人:茂德科技股份有限公司