专利名称：布线结构及其制造方法
技术领域：
本发明涉及一种布线结构及其制造方法。
背景技术：
近年来，按照对半导体器件等电子器件的高速化及高集成化的要求，以小电阻的铜(Cu)作布线材料的情况在不断地增加。
图19B为一剖面图，示出了用铜形成的现有多层布线结构的一例。如图19B所示，在半导体衬底(省略图示)上的绝缘膜1中埋入有第一布线2，并且，在绝缘膜1上和第一布线2上依次形成有SiN膜3、SiO2膜4和FSG膜(添加了氟的氧化硅膜)5。在SiN膜3、SiO2膜4中形成有通到第一布线2的通孔6，并且，在FSG膜5中形成有通到通孔6的布线沟7。依次在通孔6和布线沟7中埋入阻挡膜8和铜膜9，由此在通孔6中形成通路(via)10，在布线沟7中形成第二布线11。在FSG膜5上和第二布线11上形成有SiN膜12。
另外，如图19B所示，第一布线2和第二布线11通过通路10电连接。第一布线2和第二布线11各自与其它元件(省略图示)或外部电极(省略图示)电连接。这样，在实际使用时，第一布线2、通路10和第二布线11构成某一闭合电路的一部分。
图19C为从上往下看到的图19B所示的多层布线结构的俯视图。如图19C所示，第一布线2的宽度比第二布线11的宽度窄，具体而言，第一布线2的宽度为0.2μm，通路10(通孔6)的直径为0.20μm，第二布线11的宽度为10μm。
图18A～图19A为剖面图，示出了用来形成图19B所示的多层布线结构的现有方法的各个工序(参考专利文献1)。
首先，如图18A所示，在半导体衬底(省略图示)的表面形成绝缘膜1之后，再在绝缘膜1中形成第一布线2。
接着，如图18B所示，用等离子体CVD(chemical vapor deposition)法在绝缘膜1上和第一布线2上依次形成SiN膜3、SiO2膜4以及FSG膜5。之后，再交替进行两次光刻和干刻蚀，由此在SiN膜3、SiO2膜4上形成到达第一布线2的通孔6，并且在FSG膜5中形成到达通孔6的布线沟7。
接着，如图18C所示，用PVD(physical vapor deposition)法形成阻挡膜8，使得部分地掩埋通孔6和布线沟7，之后，再用电镀法在阻挡膜8上形成铜膜9，使得通孔6和布线沟7完全被掩埋。
接着，如图19A所示，用CMP(chemical mechanical polishing)法除去布线沟7外侧的阻挡膜8和铜膜9。这样，在布线沟7中形成第二布线11，并且在通孔6中形成连接第一布线2和第二布线11的通路10。
最后，在FSG膜5上和第二布线11(铜膜9)上淀积SiN膜12，由此形成图19B所示的多层布线结构。
日本特开2000-331991号公报[专利文献2]日本特开2002-299437号公报然而，上述现有多层布线结构存在以下问题。即，在用电镀法淀积的铜膜9的内部存在很多空隙。而且，若将多层布线结构保持在高温下，则这些空隙随应力梯度而移动。具体而言，在通路10内部的压缩应力比第二布线11内部的压缩应力大的情况下，换句话说，在通路10内部的拉伸应力比第二布线11内部的拉伸应力小的情况下，空隙从第二布线11流到通路10。特别是，在图19B和图19C所示的多层布线结构中，因为与通路10的体积相比，第二布线11的体积显著增大，所以大量的空隙从第二布线11流到通路10。其结果是，如图20A所示，引起构成通路10的铜膜9的塑性变形，从而在通孔6的内部产生空洞(void)13。在第一布线2和第二布线11的电连接被该空洞13切断的情况下，将引起器件的工作不良。
发明内容
本发明就是为解决上述问题而做出的。其目的在于实现保持在高温下也不会引起工作不良、可靠性高的多层布线结构。
为达成上述目的，本发明所涉及的第一布线结构是第一绝缘膜设置在下层布线和上层布线之间，且下层布线和上层布线通过形成在第一绝缘膜中的通路相连接的布线结构，至少一个虚设通路连接在上层布线的与通路的连接部分的附近，下层布线形成在第一绝缘膜下侧的第二绝缘膜中，虚设通路的底部形成在第二绝缘膜中。
根据第一布线结构，由于在上层布线的通路连接部分附近设置有虚设通路，所以构成上层布线的导电膜内的空隙分散地流入通路和虚设通路中。即，能够由虚设通路缓和上层布线到通路的应力梯度。因此，在将布线结构保持在高温下的情况下，也能抑制空隙从上层布线流入到通路的现象。因此，由于能抑制构成通路的导电膜的塑性变形，换句话说，能抑制通孔内的空洞的产生，所以能实现即使保持在高温下也不会引起工作不良的、高可靠性的多层布线结构。
另外，根据第一布线结构，因为虚设通路的底部形成在第一绝缘膜下侧的第二绝缘膜中，所以虚设通路用孔(通孔)比通路用孔深。于是，上层布线和虚设通路之间的应力梯度比上层布线和通路之间的应力梯度大。其结果是，因为构成上层布线的导电膜内的空隙优先流入虚设通路中，所以能更有效地抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通孔内的空洞的产生。因此能进一步提高多层布线结构的可靠性。
另外，在本申请中，虚设通路和虚设布线意思是在实际使用具有包含它们的布线结构的器件时，不构成闭合电路(换句话说，在实际使用该器件时电流不流动)的伪通路或者伪布线。
在第一布线结构中，虚设通路也可以形成在第一绝缘膜中，使得其顶部和上层布线相连接。
在第一布线结构中，虚设通路的底部最好与形成在第二绝缘膜中的虚设布线相连接。这样，通过以虚设布线为刻蚀止挡物(etching stopper)对所述第一绝缘膜进行刻蚀，能很容易地形成虚设通路用孔。
在第一布线结构中，在上层布线上形成有第三绝缘膜，虚设通路也可以形成在第三绝缘膜中，使得其底部和上层布线相连接。
在第一布线结构中虚设通路的直径最好比通路的直径小。
这样，因为虚设通路用孔(通孔)的直径小于通路用孔的直径，换句话说，因为虚设通路的体积小于通路的体积，所以上层布线和虚设通路之间的应力梯度比上层布线和通路之间的应力梯度大。因此，由于构成上层布线的导电膜内的空隙优先流入虚设通路，所以能更有效地抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通路内的空洞的产生。从而能进一步提高多层布线结构的可靠性。
在第一布线结构中最好是，虚设通路的平面形状为方形，虚设通路的平面形状的长边方向和上层布线的短边方向相同。
这样，使构成上层布线的导电膜内的空隙中从通路看过去在虚设通路的方向上比虚设通路远的空隙流入虚设通路，由此能防止该空隙到达通路。于是，能更有效地抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通路内的空洞的产生。因此能进一步提高多层布线结构的可靠性。
在第一布线结构中，也可以是通路的平面形状为圆形，虚设通路具有和通路不同的平面形状。
在第一布线结构中，最好是虚设通路设置在比所述通路离所述上层布线的中央还近的位置上。换句话说，最好是上层布线中的从通路看过去有虚设通路的一侧的一端和通路之间的距离比上层布线中的从通路看过去无虚设通路的一侧的另一端和通路之间的距离长。
这样，上层布线中的所述一端和通路之间的距离比上层布线中的所述另一端和通路之间的距离长。即，因为上层布线的所述一端和通路之间的一区域比上层布线中的所述另一端和通路之间的另一区域大，所以上层布线的一区域比上层布线的另一区域含有更多的空隙。而且，因为将虚设通路设置在含有较多的空隙的该上层布线的一区域，所以能更有效地使空隙流入虚设通路。因此能有效地抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通孔内的空洞的产生。因此能进一步提高多层布线结构的可靠性。
在第一布线结构中，最好是通路和虚设通路之间的间隔小于或等于1μm。
这样，能确实得到使本来要流入通路的空隙分散地流入虚设通路这样的效果。另外，在本申请中，通路(通孔)和虚设通路(虚设孔)之间的间隔意思是通路的虚设通路侧的边和虚设通路的通路侧的边之间的间隔。该间隔的下限例如可根据设计规则中的布线间或者通路间的最小隔离宽度来设定。
本发明所涉及的第二布线结构是第一绝缘膜设置在下层布线和上层布线之间，且下层布线和上层布线通过形成在第一绝缘膜中的通路相连接的布线结构。至少一个绝缘性缝隙(slit)形成在上层布线内部的通路的连接部分的附近。
根据第二布线结构，因为在上层布线的通路连接部分的附近设置了绝缘性缝隙，所以能使上层布线的通路连接部分的附近的拉伸应力比上层布线的其它部分的拉伸应力小。即，因为能由绝缘性缝隙缓和从上层布线到通路的应力梯度，所以在将布线结构保持在高温下的情况下，空隙从上层布线流到通路的现象也能得到抑制。另外，由与构成上层布线和通路的导电膜不同的材料构成的绝缘性缝隙，起到该导电膜中的原子或者空隙移动时的障壁的作用。因此，能防止该原子在上层布线和通路内部对流或者空隙聚集到通路的底部。因此，能抑制构成通路的导电膜的塑性变形，换句话说，能抑制通孔内的空洞的产生，从而能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。
另外，在第二布线结构中，绝缘性缝隙也可以为设置在例如下层布线和上层布线之间的第一绝缘膜的一部分。
另外，在第二布线结构中，绝缘性缝隙也可以形成为和上层布线的与通路的连接部分相连接。此时，若绝缘性缝隙的平面形状为方形，绝缘性缝隙的平面形状的长边的边长大于或等于通路的直径的2倍且小于或等于通路的直径的4倍，绝缘性缝隙的平面形状的长边和上层布线的与通路的连接部分相连接，则能得到上述效果。
另外，在第二布线结构中最好是绝缘性缝隙的平面形状为方形；绝缘性缝隙的平面形状的长边的边长，大于或等于通路的直径的2倍且小于或等于通路的直径的10倍；绝缘性缝隙的平面形状的长边方向和上层布线的短边方向相同；绝缘性缝隙设置在比通路离上层布线的中央还近的位置上。
这样，在绝缘性缝隙和上层布线的通路连接部分分开的情况下，能得到以下效果。即，构成上层布线的导电膜内的空隙中从通路看过去在绝缘性缝隙的方向上比绝缘性缝隙还远的空隙受到绝缘性缝隙的阻碍，能防止该空隙到达通路。另外，由于绝缘性缝隙设置在比通路离上层布线的中央还近的位置上，换句话说，由于上层布线中的从通路看过去有绝缘性缝隙的一侧的一端和通路之间的距离，比上层布线中的从通路看过去无绝缘性缝隙的一侧的另一端和通路之间的距离长，所以上层布线中的所述一端和通路之间的一区域比上层布线中的所述另一端和通路之间的另一区域大。因此，上层布线的一区域比上层布线的另一区域含有更多的空隙，在该上层布线的一区域设置有绝缘性缝隙。其结果是，能由绝缘性缝隙更有效地阻止空隙的移动。因此，能抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通孔内的空洞的产生。从而能进一步提高多层布线结构的可靠性。
在第二布线结构中，最好是通路和绝缘性缝隙之间的间隔小于或等于1μm。
这样，能得到由绝缘性缝隙阻止本来要流入通路的空隙的移动这样的效果。在本申请中，通路(通孔)和绝缘性缝隙之间的间隔意思是通路的绝缘性缝隙侧的边和绝缘性缝隙的通路侧的边之间的间隔。而且，如上所述，绝缘性缝隙也可以形成为和上层布线的与所述通路的连接部分相连接。此时，通路和绝缘性缝隙之间的间隔为0。
本发明所涉及的第三布线结构是第一绝缘膜设置在下层布线和上层布线之间，且下层布线和上层布线通过形成在第一绝缘膜中的通路相连接的布线结构。上层布线，分支为布线宽度相对较宽的第一布线部分和布线宽度相对较窄的第二布线部分；通路连接在第二布线部分上；与上层布线连接的至少一个虚设部设置在第一布线部分和第二布线部分的分支点附近的第一绝缘膜中。
根据第三布线结构，除了能得到和第一布线结构同样的效果外，还能得到以下效果。即，能借助虚设部有效地捕捉从第一布线部分(粗布线部分)侵入第二布线部分(细布线部分)并流入通路的空隙。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
在第三布线结构中，虚设部也可以连接在分支点附近的第一布线部分或者第二布线部分上；虚设部的平面形状也可以是和通路相同的形状或为方形。
在第三布线结构中，若第二布线部分的布线宽度小于或等于0.20μm，则和现有的布线结构相比，所述效果更加明显。
本发明所涉及的第一布线结构的制造方法，包括在下层布线上淀积第一绝缘膜的步骤；在第一绝缘膜中形成到达下层布线的通孔、位于通孔附近的至少一个虚设孔、以及与通孔和虚设孔各自的开口部连接的上层布线沟的步骤；以及在上层布线沟、通孔和虚设孔中埋入导电材料，由此形成上层布线、连接下层布线和上层布线的通路、以及与上层布线连接且不与下层布线连接的虚设通路的步骤。另外，下层布线形成在第一绝缘膜下侧的第二绝缘膜中，虚设孔形成为其底部位于第二绝缘膜中。
根据第一布线结构的制造方法，能制造本发明所涉及的第一布线结构，因此能得到和本发明的第一布线结构同样的效果。另外，在形成通路和上层布线时，既可使用双金属镶嵌法，也可使用除此以外的其它方法。
本发明所涉及的第二布线结构的制造方法，包括在下层布线上淀积第一绝缘膜的步骤；在第一绝缘膜形成到达下层布线的通孔、以及与通孔的开口部连接的上层布线沟的步骤；将导电材料埋入上层布线沟和通孔中，由此形成上层布线和连接下层布线和上层布线的通路的步骤；在上层布线上淀积第二绝缘膜的步骤；在第二绝缘膜中形成到达上层布线且位于通路附近的虚设孔的步骤；以及将其它导电材料埋入虚设孔，由此形成至少一个虚设通路的步骤。
根据第二布线结构的制造方法，能制造本发明所涉及的第一布线结构，因此能得到和本发明的第一布线结构同样的效果。另外，在形成通路和上层布线时，既可使用双金属镶嵌法，也可使用除此以外的其它方法。
在第一布线结构或者第二布线结构的制造方法中，最好是通孔或者虚设孔的间隔小于或等于1μm。
这样，能得到使本来要流入通路的空隙分散地流入虚设通路这样的效果。
本发明所涉及的第三布线结构的制造方法，包括在下层布线上淀积第一绝缘膜的步骤；在所述第一绝缘膜中形成到达所述下层布线的通孔、以及与所述通孔的开口部连接的上层布线沟的步骤；以及将导电材料埋入所述上层布线沟和所述通孔中，由此形成上层布线和连接所述下层布线和所述上层布线的通路的步骤。形成通孔和上层布线沟的步骤包括使第一绝缘膜的一部分残留在上层布线沟的与通孔的连接部分的附近，由此设置绝缘性缝隙的步骤。
根据第三布线结构的制造方法，能制造本发明所涉及的第二布线结构，因此能得到和本发明的第二布线结构同样的效果。另外，在形成通路和上层布线时，既可使用双金属镶嵌法，也可使用除此以外的其它方法。
在第三布线结构的制造方法中，绝缘性缝隙也可以设置成和上层布线的与通路的连接部分连接。此时，若绝缘性缝隙的平面形状为方形，绝缘性缝隙的平面形状的长边的边长大于或等于通孔的直径的2倍且小于或等于通孔的直径的4倍，绝缘性缝隙的平面形状的长边侧和上层布线的与通路的连接部分相连接，能确实得到和本发明所涉及的第二布线结构同样的效果。
在第三布线结构的制造方法中最好是，绝缘性缝隙的平面形状为方形，绝缘性缝隙的平面形状的长边的边长，大于或等于通孔的直径的2倍且小于或等于通孔的直径的10倍，绝缘性缝隙的平面形状的长边方向和上层布线的短边方向相同，绝缘性缝隙设置在比通路离上层布线的中央还近的位置上。
这样，在绝缘性缝隙和上层布线的通路连接部分分开的情况下，能得到以下效果。即，能防止构成上层布线的导电膜内的空隙中从通路看过去在绝缘性缝隙的方向上比绝缘性缝隙还远的空隙到达通路。另外，由于绝缘性缝隙设置在比通路离上层布线的中央还近的位置上，换句话说，由于上层布线中的从通路看过去有绝缘性缝隙的一侧的一端和通路之间的距离，比上层布线中的从通路看过去无绝缘性缝隙的一侧的另一端和通路之间的距离长，所以上层布线的所述一端和通路之间的一区域比上层布线中的所述另一端和通路之间的另一区域大。因此，上层布线的一区域比上层布线的另一区域含有更多的空隙，在该上层布线的一区域设置有绝缘性缝隙。其结果是，能由绝缘性缝隙更有效地阻止空隙的移动。因此，能更有效地抑制构成通路的导电膜的塑性变形，换句话说，能更有效地抑制通孔内的空洞的产生。从而能进一步提高多层布线结构的可靠性。
本发明所涉及的第四布线结构的制造方法包括在下层布线上淀积第一绝缘膜的步骤；在第一绝缘膜中形成到达下层布线的通孔、与通孔的开口部连接且分支为宽度相对较宽的第一沟和宽度相对较窄的第二沟的上层布线沟、以及配置在第一沟和第二沟的分支点附近的凹部的步骤，以及将导电材料埋入上层布线沟、通孔和凹部，由此形成上层布线、连接下层布线和上层布线的通路、以及与上层布线连接且不与下层布线连接的虚设部的步骤。
根据第四布线结构的制造方法，能制造本发明所涉及的第三布线结构，因此能得到和本发明的第三布线结构同样的效果。另外，在形成通路和上层布线时，既可使用双金属镶嵌法，也可使用除此以外的其它方法。
在第四布线结构的制造方法中，虚设部也可以连接在分支点附近的第一布线部分或者第二布线部分上，虚设部的平面形状也可以是和通路相同的形状或者为方形。
在第四布线结构的制造方法中，若第二布线部分的布线宽度小于或等于0.20μm，则和现有的布线结构的制造方法相比，所述效果显著。
根据本发明，通过将虚设通路或者绝缘性缝隙设置在上层布线的通路连接部分的附近，能防止在实际使用时空隙从上层布线流到和上层布线一起构成闭合电路的通路这样的现象。因此，能抑制构成通路的导电膜的塑性变形，换句话说，能抑制通孔内的空洞的产生。因此能实现可靠性高的多层布线结构。
图1A～图1C为剖面图，表示本发明的第一实施方式所涉及的布线结构的制造方法的各个工序。
图2A和图2B为表示本发明的第一实施方式所涉及的布线结构的制造方法的各个工序的剖面图，图2C为表示本发明的第一实施方式所涉及的布线结构的俯视图。
图3为表示本发明的第一实施方式的效果(保高温持后对工作不良的抑制效果)对通路·虚设通路间隔的依赖性的图。
图4为一俯视图，表示本发明的第一实施方式的变形例所涉及的布线结构。
图5为表示本发明的第一实施方式的变形例的效果(高温保持后对工作不良的抑制效果)对布线宽度(形成有通路的窄布线的宽度)的依赖性的图。
图6A～图6C为表示本发明的第二实施方式所涉及的布线结构的制造方法的各个工序的剖面图。
图7A和图7B为表示本发明的第二实施方式所涉及的布线结构的制造方法的各个工序的剖面图，图7C为表示本发明的第二实施方式所涉及的布线结构的俯视图。
图8A为表示本发明的第三实施方式所涉及的布线结构的剖面图，图8B为表示本发明的第三实施方式所涉及的布线结构的俯视图。
图9A为表示本发明的第四实施方式所涉及的布线结构的剖面图，图9B为表示本发明的第四实施方式所涉及的布线结构的俯视图。
图10为表示本发明的第四实施方式的变形例所涉及的布线结构的俯视图。
图11A～图11C为表示本发明的第五实施方式所涉及的布线结构的制造方法的各个工序的剖面图。
图12A～图12C为表示本发明的第五实施方式所涉及的布线结构的制造方法的各个工序的剖面图。
图13A和图13B为表示本发明的第五实施方式所涉及的布线结构的制造方法的各个工序的剖面图，图13C为表示本发明的第五实施方式所涉及的布线结构的俯视图。
图14A～图14C为表示本发明的第六实施方式所涉及的布线结构的制造方法的各个工序的剖面图。
图15A和图15B为表示本发明的第六实施方式所涉及的布线结构的制造方法的一个工序的剖面图，图15C为表示本发明的第六实施方式所涉及的布线结构的俯视图。
图16为用以说明本发明的第六实施方式的效果(高温保持后对工作不良的抑制效果)的图。
图17A为表示本发明的第七实施方式所涉及的布线结构的剖面图，图17B为表示本发明的第七实施方式所涉及的布线结构的俯视图。
图18A～图18C为表示现有的布线结构的制造方法的各个工序的剖面图。
图19A和图19B为表示现有的布线结构的制造方法的各个工序的剖面图，图19C为表示现有的布线结构的俯视图。
图20A为用以说明现有的布线结构中的问题点的图，图20B为用以说明本申请发明人研究了现有的布线结构中的问题点所得到的结果的图。
具体实施例方式
(发明原理)首先，对本申请发明人对在现有的多层布线结构中的通孔的内部产生空洞的现象研究的结果(所述现象的机理)进行说明。
金属膜，使用了该金属膜的布线结构不同，受到周围的膜的影响不同。例如如图20B所示，在设置于绝缘膜中的布线沟中，在布线宽度窄的部位所形成的金属膜(例如铜膜)处于被周围的绝缘膜轻轻地拉伸的状态。即，较小的拉伸应力作用于该铜膜。与此相对，在设置于绝缘膜中的布线沟中，在布线宽度宽的部位所形成的铜膜处于被周围的绝缘膜强烈地拉伸的状态。即，较大的拉伸应力作用于该铜膜。该拉伸应力主要是由于金属膜和绝缘膜之间的热膨胀率的不同、或者是后工序中因热负荷而引起的金属膜的收缩而产生的。而且，拉伸应力由于布线沟和通孔的形状以及布置密度等而发生很大的变化。
一般情况下，由铜等构成的金属膜，在成膜时具有原子比较规则地排列的晶体构造。在形成主要以铜作布线材料的膜时一般是利用电解电镀法。另外，利用电解电镀法形成的铜膜的特点是在其内部含有大量的空隙。在图20B所示的布线结构中，与拉伸应力大的铜膜区域相比，铜膜中所含的空隙易于集中到拉伸应力小的铜膜区域。这是因为从周围的绝缘膜施加到铜膜的晶体结构的压力，因空隙进入到拉伸应力小的铜膜区域中，换句话说，因铜原子进入到拉伸应力大的铜膜区域中而得以缓和之故。
因此，若热施加到布线结构等，铜原子和空隙的自由度提高，则空隙沿着铜膜中的应力梯度移动，换句话说，空隙从拉伸应力大的铜膜区域朝着拉伸应力小的铜膜区域移动(铜原子的移动方向和空隙的移动方向相反)。其结果是，因为空隙容易集中到布线结构中布线宽度窄的部位、或者布线的底部或角部，故容易产生空洞。
根据上述见解，以下说明的本发明的各个实施方式实现了这样的技术思想通过缓和成为布线的导电膜中的应力梯度，抑制导电膜内的空隙的移动，由此防止形成布线后在布线内产生空洞。
(第一实施方式将通路和虚设通路设置在同一层的情况(基本形式))下面，参考
本发明的第一实施方式所涉及的布线结构及其制造方法。
图2B为表示第一实施方式所涉及的布线结构的剖面图。如图2B所示，在半导体衬底(省略图示)上的绝缘膜101中埋入有第一布线102A和伪布线(虚设布线)102B，并且在绝缘膜101、第一布线102A和虚设布线102B上分别依次形成有SiN膜103、SiO2膜104和FSG膜105。在SiN膜103和SiO2膜104中形成有通到第一布线102A的通孔106A和通到虚设布线102B的伪通孔(虚设孔)106B。在FSG膜105中形成有与通孔106A和虚设孔106B各自的开口部连接的布线沟107。在通孔106A、虚设孔106B和布线沟107中依次埋入阻挡膜108和铜膜109，由此在通孔106A、虚设孔106B及布线沟107中分别形成通路110A、伪通路(虚设通路)110B和第二布线111。虚设通路110B连接在第二布线111的与通路110A的连接部分的附近。在FSG膜105上和第二布线111上形成有SiN膜112。
另外，如图2B所示，第一布线102A和第二布线111通过通路110A电连接。第一布线102A和第二布线111各自和其它元件(省略图示)、外部电极(省略图示)电连接。因此，在实际使用时，第一布线102A、通路110A和第二布线111构成某一闭合电路的一部分。另一方面，在实际使用时，虚设布线102B和虚设通路110B都不会成为任何闭合电路的结构要素。换句话说，在图2B所示的布线结构中，即使省略虚设布线102B和虚设通路110B，具有该布线结构的器件至少在刚刚制造出来以后是能工作的。
图2C为从上往下看到的图2B所示的多层布线结构的俯视图。如图2C所示，在本实施方式中，第一布线102A和虚设布线102B各自的宽度都比第二布线111的宽度窄。具体而言，第一布线102A和虚设布线102B各自的宽度为例如0.2μm，通路110A(通孔106A)和虚设通路110B(虚设孔106B)各自的直径为例如0.20μm，第二布线111的宽度为例如10μm。通路110A和虚设通路110B之间的间隔，正确地说，通路110A的虚设通路110B侧的边和虚设通路110B的通路110A侧的边之间的间隔为例如0.2μm。另外，在本申请中，在通路(通孔)的平面形状(即在俯视图中看到的形状)为圆形的情况下，通路(通孔)的直径意思是该圆形的直径；在通路(通孔)的平面形状为正方形的情况下，通路(通孔)的直径意思是该正方形的一边的边长。
图1A～图1C和图2A为剖面图，示出了用以形成图2B所示的多层布线结构的第一实施方式所涉及的布线结构的制造方法的各个工序。
首先，如图1A所示，在半导体衬底(省略图示)的表面形成绝缘膜101之后，再在绝缘膜101中形成第一布线102A和虚设布线102B。
接着，如图1B所示，用例如等离子体CVD法在绝缘膜101、第一布线102A和虚设布线102B上分别依次形成SiN膜103、SiO2膜104和FSG膜105。之后，再交替进行两次光刻和干刻蚀，由此在SiN膜103、SiO2膜104中形成到达第一布线102A的通孔106A和通到虚设布线102B的虚设孔106B，并且在FSG膜105上形成与通孔106A和虚设孔106B各自的开口部连接的布线沟107。
接着，如图1C所示，用例如PVD法形成阻挡膜108，使得部分地掩埋通孔106A、虚设孔106B和布线沟107之后，再用例如电镀法在阻挡膜108上形成铜膜109，使得完全掩埋通孔106A、虚设孔106B和布线沟107。
接着，如图2A所示，用例如CMP法除去布线沟107外侧的阻挡膜108和铜膜109。这样，在布线沟107中形成第二布线111。在通孔106A中形成将第一布线102A和第二布线111连接起来的通路110A，并且在虚设孔106B中形成将虚设布线102B和第二布线111连接起来的虚设通路110B。另外，虚设通路110B不与第一布线102A相连接。
最后，在FSG膜105上和第二布线111(铜膜109)上淀积SiN膜112，由此形成图2B所示的多层布线结构。
根据以上所说明的第一实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了虚设通路110B，所以构成第二布线111的导电膜(铜膜109)内的空隙分散地流入通路110A和虚设通路110B。换句话说，因为流入每个通路的空隙的数量因虚设通路110B而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在高温保持布线结构的情况下，空隙从第二布线111流到通路110A的现象也能得到抑制。因此，由于能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，所以能实现即使保持在高温下也不会引起工作不良的高可靠性的多层布线结构。
另外，根据第一实施方式，因为在虚设通路110B(虚设孔106B)下设置了虚设布线102B，所以能以虚设布线102B为刻蚀止挡物来刻蚀SiN膜103和SiO2膜104，能很容易地形成虚设孔106B。
另外，在第一实施方式中，通路110A和虚设通路110B间的间隔(通孔106A和虚设孔106B间的间隔以下称其为通路·虚设通路间隔)越小越好。然而，为了获得由虚设通路110B使流入通路110A的空隙减少的效果，通路·虚设通路间隔最好是至少小于或等于25μm，小于或等于1μm则更理想。能按照例如设计规则中的布线间或者通路间的最小隔离宽度(例如0.2μm)设定通路·虚设通路间隔的下限。而且，在将布线间的最小隔离宽度设定为和最小布线宽度相同的情况下，可以按照最小布线宽度来设定通路·虚设通路间隔的下限。
图3示出了本实施方式的效果(对高温保持后的工作不良的抑制效果)对通路·虚设通路间隔的依赖性。图3中，纵轴表示“器件高温保持后的工作不良数(个)”；横轴表示“通路·虚设通路间隔(μm)”。另外，横轴的“无虚设通路”相当于通路·虚设通路间隔无限大的情况。如图3所示，随着通路·虚设通路间隔的减小，工作不良的产生个数减少。即，本实施方式的效果显著。这是因为通路·虚设通路间隔越小，要集中到通路的空隙越容易被虚设通路吸收之故。
然而，如图3所示，若通路·虚设通路间隔大于或等于30μm，就很难由虚设通路有效地抑制在通路中产生的空隙。其理由如下所述。即，因为空隙能移动的范围有限，所以若通路·虚设通路间隔变大，就很难由虚设通路来充分地吸收要进入到通路中的空隙。其结果是，在通路·虚设通路间隔很大的情况下，特别是在通路·虚设通路间隔大大地超过30μm的情况下，空洞的发生率和“无虚设通路”时相同，因此不能充分地减少器件在高温保持后产生的工作不良数。
在第一实施方式中，相对于一个通路110A，只要能形成则所设的虚设通路110B的个数越多越好。具体而言，在不影响第二布线111的电路工作的区域内，最好是尽可能多地布置虚设通路110B。
(第一实施方式的变形例)下面，参考附图，说明本发明的第一实施方式的变形例所涉及的布线结构及其制造方法。
图4为一俯视图，表示第一实施方式的变形例所涉及的布线结构。
如图4所示，本变形例和第一实施方式(参考图2C)的不同点如下。即，第一点是第二布线111包括例如宽度10μm的粗布线部分111a、以及从该粗布线部分111a分支出来的例如宽度0.20μm的细布线部分111b。第二点是通路110A(通孔106A)连接在细布线部分111b上。第三点是多个虚设通路110B(多个虚设孔106B)连接在粗布线部分111a和细布线部分111b的分歧点、及粗布线部分111a的所述分歧点附近。
即，本变形例的布线结构的制造方法和第一实施方式的不同点在于在图1B所示的工序中，形成分支为宽度较宽的第一沟和宽度较窄的第二沟的布线沟107，并且在该第一沟和该第二沟的分歧点附近形成虚设孔106B。
根据本变形例，除了能得到第一实施方式的效果外，还能得到以下效果。即，能由虚设通路110B有效地捕捉从粗布线部分111a侵入细布线部分111b并流入通路110A的空隙。其结果是，能进一步减少将器件高温保持器件后产生的工作不良数。
另外，在本变形例中，一个或者多个虚设通路110B(虚设孔106B)可以连接在粗布线部分111a和细布线部分111b的分歧点，也可以连接在粗布线部分111a的所述分歧点的附近。这里，虚设通路110B的布置部位并不限于所述分歧点或者其附近。例如，若将虚设通路110B布置在细布线部分111b的靠粗布线部分111a较近的部分，则要进入通路110A的大部分空隙将在到达通路110A之前由该虚设通路110B捕获，所以能防止在通路110A中产生空隙。
在本变形例中，虚设通路110B和所述分歧点间的距离最好小于粗布线部分111a的所述分歧点的相反侧的端部和虚设通路110B间的距离。
在本变形例中，设置了具有和通路110A同样的平面形状的虚设通路110B，但是，也可以代之以设置具有和通路110A不同的平面形状的(例如方形)虚设部。
图5示出了由虚设通路110B(形成在所述分歧点附近的粗布线部分111a等的虚设部)带来的本变形例的效果(对高温保持后的工作不良的抑制效果)对通路形成布线宽度(形成有通路110A的细布线部分111b的宽度)的依赖性。图5中，纵轴表示“器件高温保持后的工作不良数(个)”；横轴表示“形成有通路的布线宽度(μm)”。另外，横轴的“无虚设通路”相当于在分歧点附近的粗布线部分111a上未形成虚设通路110B的情况。如图5所示，在形成通路110A的布线部分111b的宽度为10μm左右的情况下，换句话说，在布线部分111b的宽度与和它连接的布线部分111a的宽度相同的情况下，即使在两布线部分的分歧点附近形成了虚设通路(虚设部)，工作不良的产生个数也不会产生大的变化。即，在形成通路110A的布线部分111b的宽度较宽的情况下，该布线部分111b中所含的金属量增多，因此该布线部分111b容易含有多个因金属而引起空洞等缺陷。其结果是，工作不良的产生个数随着该布线部分111b的金属量的增多而变成较大的值。
另一方面，随着形成通路110A的布线部分111b的宽度变窄，该布线部分111b中所含的金属量减少，因此因金属而产生在该布线部分111b中的缺陷的数量也会减少一些。但是，随着细布线部分111b的宽度变窄，在布线部分111b设置的通路110A的直径也变小，因此空洞等缺陷容易集中到该通路110A中。这里，如图4所示，通过在形成通路110A的细布线部分111b和粗布线部分111a的分歧点的附近形成虚设通路(虚设部)110B，能使随着细布线部分111b的布线宽度变窄而产生的工作不良的发生率减少，如图5所示。这是因为金属膜中所产生的缺陷数随着布线宽度的缩小而减少，另外，要集中到通路的缺陷事先被虚设通路吸收了。即，根据本变形例，形成通路110A的布线部分111b的宽度越小，亦即通路110A的直径越小，由虚设通路110B带来的缺陷吸收效果就越大。特别是，如图5所示，在细布线部分111b的宽度小于或等于0.20μm的情况下，所述效果非常显著。
(第二实施方式将通路和虚设通路设置在同一层的情况(无虚设布线))以下，参考
本发明的第二实施方式所涉及的布线结构及其制造方法。
图7B为表示第二实施方式所涉及的布线结构的剖面图，图7C为从上往下看到的图7B所示的多层布线结构的俯视图。另外，在图7B和图7C中，用同一符号来表示与图1A～图1C、图2A～图2C所示的第一实施方式相同的结构要素，省略详细说明。
如图7B和图7C所示，本实施方式和第一实施方式的不同点如下所述，即未设置虚设布线102B；设置了比虚设孔106B还深的虚设孔106C来代替虚设孔106B；在虚设孔106C中形成了虚设通路110C来代替虚设通路110B。即，虚设通路110C(虚设孔106)的底部形成在绝缘膜101中，虚设孔106C比通孔106A深。
另外，在本实施方式中，虚设通路110C连接在第二布线111的与通路110A的连接部分的附近。
如图7B所示，在实际使用时，虚设通路110C不会成为任何闭合电路的结构要素。换句话说，在图7B所示的布线结构中，即使省略虚设通路110C，具有该布线结构的器件至少在刚刚制造出来以后是能工作的。
如图7C所示，在本实施方式中，第一布线102A的宽度比第二布线111的宽度窄。具体而言，第一布线102A的宽度例如为0.2μm，通路110A(通孔106A)和虚设通路110C(虚设孔106C)各自的直径为例如0.20μm，第二布线111的宽度为例如10μm。通路110A和虚设通路110C之间的间隔，正确地说，通路110A的虚设通路110C侧的边与虚设通路110C的通路110A侧的边之间的间隔为例如0.2μm。
图6A～图6C和图7A为剖面图，示出了用以形成图7B所示的多层布线结构的第二实施方式所涉及的布线结构的制造方法的各个工序。
首先，如图6A所示，在半导体衬底(省略图示)的表面形成绝缘膜101之后，在绝缘膜101中形成第一布线102A。
接着，如图6B所示，用例如等离子体CVD法在绝缘膜101和第一布线102A上分别依次形成SiN膜103、SiO2膜104和FSG膜105。之后，再交替进行两次光刻和干刻蚀，由此在SiN膜103、SiO2膜104中形成到达第一布线102A的通孔106A，并在绝缘膜101、SiN膜103和SiO2膜104中形成虚设孔106C。在FSG膜105中形成与通孔106A和虚设孔106C各自的开口部连接的布线沟107。
接着，如图6C所示，用例如PVD法形成阻挡膜108，使得部分地掩埋通孔106A、虚设孔106C和布线沟107之后，再用例如电镀法在阻挡膜108上形成铜膜109，使得完全掩埋通孔106A、虚设孔106C和布线沟107。
接着，如图7A所示，用例如CMP法除去布线沟107外侧的阻挡膜108和铜膜109。这样，在布线沟107中形成第二布线111。在通孔106A中形成将第一布线102A与第二布线111连接起来的通路110A，并且在虚设孔106C中形成仅与第二布线111连接的虚设通路110C。亦即虚设通路110C不与第一布线102A相连。
最后，在FSG膜105上和第二布线111(铜膜109)上淀积SiN膜112，由此形成图7B所示的多层布线结构。
根据以上所说明的第二实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了虚设通路110C，所以构成第二布线111的导电膜(铜膜109)内的空隙分散地流入通路110A和虚设通路110C。换句话说，因为流入每个通路的空隙的数量因虚设通路110C而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在将布线结构保持在高温下的情况下，空隙从第二布线111流到通路110A的现象也能够得到抑制。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，从而能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。
与第一实施方式相比，根据第二实施方式能实现可靠性更高的多层布线结构。其理由如下，即在本实施方式中，与通孔106A相比，虚设孔106C形成得更深。因此，由于第二布线111与虚设通路110C间的应力梯度比第二布线111与通路110A间的应力梯度大，所以构成第二布线111的导电膜(铜膜109)内的空隙优先流入虚设通路110C。因此，由于能更有效地抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能更有效地抑制通孔106A内的空洞的产生，所以与第一实施方式相比，能进一步提高多层布线结构的可靠性。
另外，在第二实施方式中，通路110A和虚设通路110C间的间隔(通孔106A和虚设孔106C间的间隔以下称其为通路·虚设通路间隔)越小越好。然而，为了获得由虚设通路110C使流入通路110A的空隙减少的效果，通路·虚设通路间隔最好是至少小于或等于25μm，更理想的是小于或等于1μm。这样，确实能得到使本来要流入通路110A的空隙也分散地流入虚设通路110C这样的效果。另外，能按照例如设计规则中的布线间或者通路间的最小隔离宽度(例如0.2μm)来设定通路·虚设通路间隔的下限。而且，在将布线间的最小隔离宽度设定得和最小布线宽度相同的情况下，也可以按照最小布线宽度来决定通路·虚设通路间隔的下限。
在第二实施方式中，相对于一个通路110A，只要能形成则所设的虚设通路110C的个数越多越好。具体而言，在不影响第二布线111的电路工作的区域内，最好是尽可能多地布置虚设通路110C。
在第二实施方式中，第二布线111包括例如宽度大约10μm的粗布线部分、以及从该粗布线部分分支出来的例如宽度大约0.20μm以下的细布线部分。在将通路110A(通孔106A)连接到细布线部分的情况下，最好是，一个或者多个虚设通路110C(多个虚设孔106C)连接在粗布线部分和细布线部分的分歧点，或者连接在粗布线部分的所述分歧点的附近。这样，能由虚设通路110C有效地捕捉从粗布线部分侵入到细布线部分并流入到通路110A的空隙。这里，虚设通路110C的布置部位并不仅限于所述分歧点或者其附近。例如，若将虚设通路110C布置在细布线部分的靠粗布线部分较近的部分，则要进入通路110A的大部分空隙将在到达通路110A之前由该虚设通路110C捕获，所以能防止在通路110A内产生空隙。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
(第三实施方式将通路和虚设通路设置在同一层的情况(虚设通路缩小))以下，参考
本发明的第三实施方式所涉及的布线结构及其制造方法。
图8A为表示第三实施方式所涉及的布线结构的剖面图，图8B为从上往下看到的图8A所示的多层布线结构的俯视图。另外，在图8A和图8B中，用同一符号来表示与图1A～图1C和图2A～图2C所示的第一实施方式相同的结构要素，省略详细说明。
如图8A和图8B所示，本实施方式和第一实施方式的不同点如下所述，即在本实施方式中，形成有直径比虚设孔106B还小的虚设孔106D来代替虚设孔106B、以及在虚设孔106D中形成虚设通路110D来代替虚设通路110B。换句话说，在本实施方式中，将虚设孔106D(虚设通路110D)的直径设定得比通孔106A(通路110A)的直径小。
另外，在本实施方式中，虚设通路110D也连接在第二布线111的与通路110A的连接部分的附近。
如图8A所示，在实际使用时，虚设布线102B和虚设通路110D都不会成为任何闭合电路的结构要素。换句话说，在图8A所示的布线结构中，即使省略虚设通路110D，具有该布线结构的器件至少在刚刚制造出来以后是能工作的。
如图8B所示，在本实施方式中，第一布线102A和虚设布线102B的宽度都比第二布线111的宽度窄。具体而言，第一布线102A和虚设布线102B的宽度分别为例如0.2μm，通路110A(通孔106A)的直径为例如0.20μm，虚设通路110D(虚设孔106D)的直径分别为例如0.16μm，第二布线111的宽度为例如10μm。通路110A和虚设通路110D之间的间隔，正确地说，通路110A的虚设通路110D侧的边与虚设通路110D的通路110A侧的边之间的间隔为例如0.24μm。
用以形成图8A所示的多层布线结构的、第三实施方式所涉及的布线结构的制造方法与第一实施方式所涉及的布线结构的制造方法(参考图1A到图1C、图2A和图2B)的不同之处在于只是在图1B所示的工序中，形成到达虚设布线102B且直径比虚设孔106B小的虚设孔106D来代替虚设孔106B。即，只要改变虚设孔形成用的掩模图案布局即可。
根据以上说明的第三实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的通路110A的连接部分的附近设置了虚设通路110D，所以构成第二布线111的导电膜(铜膜109)内的空隙分散地流入通路110A和虚设通路110D。换句话说，因为流入每个通路的空隙的数量因虚设通路110D而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在将布线结构保持在高温下的情况下，空隙从第二布线111流到通路110A的现象也能够得到抑制。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空隙的产生，从而能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。
与第一实施方式相比，根据第三实施方式能实现可靠性更高的多层布线结构。其理由如下即，在本实施方式中，因为和通孔106A(通路110A)的直径相比，虚设孔106D(虚设通路110D)的直径较小，换句话说，因为和通孔106A的体积相比，虚设通路110D的体积较小，所以第二布线111与虚设通路110D间的应力梯度比第二布线111与通路110A之间的应力梯度大。因此，构成第二布线111的导电膜(铜膜109)内的空隙优先流入虚设通路110D。因此，能更有效地抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能更有效地抑制通孔106A内的空洞的产生，从而与第一实施方式相比，能进一步提高多层布线结构的可靠性。
根据第三实施方式，因为在虚设通路110D(虚设孔106D)之下设置了虚设布线102B，所以能以虚设布线102B为刻蚀止挡物来刻蚀SiN膜103和SiO2膜104，由此能容易形成虚设孔106D。
另外，在第三实施方式中，通路110A和虚设通路110D间的间隔(通孔106A和虚设孔106D间的间隔以下称其为通路·虚设通路间隔)越小越好。然而，为了获得由虚设通路110D使流入通路110A的空隙减少的效果，通路·虚设通路间隔最好是至少小于或等于25μm，更理想的是小于或等于1μm。这样，能得到使本来要流入通路110A的空隙也分散地流入虚设通路110D中这样的效果。另外，能按照例如设计规则中的布线间或者通路间的最小隔离宽度(例如0.2μm)设定通路·虚设通路间隔的下限。而且，在将布线间的最小隔离宽度设定得和最小布线宽度相同的情况下，可以按照最小布线宽度来设定通路·虚设通路间隔的下限。
在第三实施方式中，相对于一个通路110A，只要能形成则所设的虚设通路110D的个数越多越好。具体而言，在不影响第二布线111的电路工作的区域内，最好是尽可能多地布置虚设通路110D。
在第三实施方式中，第二布线111包括例如宽度10μm左右的粗布线部分、以及从该粗布线部分分支出来的例如宽度大约0.20μm以下的细布线部分。在将通路110A(通孔106A)连接到细布线部分的情况下，最好是，一个或者多个虚设通路110D(多个虚设孔106D)连接在粗布线部分和细布线部分的分歧点，或者连接在粗布线部分的所述分歧点的附近。这样，能由虚设通路110D有效地捕捉从粗布线部分侵入到细布线部分并流入到通路110A的空隙。这里，虚设通路110D的布置部位并不仅限于所述分歧点或者其附近。例如，若将虚设通路110D布置在细布线部分的靠粗布线部分较近的部分上，则要进入通路110A的大部分空隙将在到达通路110A之前由该虚设通路110D捕获，所以能防止在通路110A内产生空洞。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
在第三实施方式中，可不形成虚设布线102B，而使虚设通路110D(虚设孔106D)的底部形成在绝缘膜101中。这样，因为虚设孔106D比通孔106A深，所以第二布线111与虚设通路110D间的应力梯度与第二布线111与通路110A之间的应力梯度相比进一步加大。因此，构成第二布线111的导电膜(铜膜109)内的空隙进一步优先流入虚设通路110D。因此，能更有效地抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能更有效地抑制通孔106A内的空洞的产生，从而能进一步提高多层布线结构的可靠性。
(第四实施方式将通路和虚设通路设置在同一层的情况(虚设通路变形))下面，参考附图，说明本发明的第四实施方式所涉及的布线结构及其制造方法。
图9A为表示第四实施方式所涉及的布线结构的剖面图，图9B为从上往下看到的图9A所示的多层布线结构的俯视图。另外，在图9A和图9B中，用同一符号来表示和图1A～图1C和图2A～图2C所示的第一实施方式相同的结构要素，省略详细说明。
如图9A和图9B所示，该实施方式和第一实施方式的不同点如下所述，即在本实施方式中，形成了与虚设孔106B(亦即通孔106A)形状不同的虚设沟槽106E来代替虚设孔106B，具体而言，形成了平面形状比通孔106A更细长的虚设沟槽106E，以及在虚设沟槽106E中形成了虚设部110E来代替虚设通路110B。这里，虚设沟槽106E(虚设部110E)的平面形状为例如方形，该虚设部110E的平面形状的长边方向和第二布线111的短边方向一致。虚设部110E连接在第二布线111的与通路110A(通孔106A)的连接部分的附近，并且虚设部110E设置在比通路110A离第二布线111的中央还近的位置上。换句话说，第二布线111中的从通路110A看过去有虚设部110E的一侧的一端和通路110A之间的距离，比第二布线111中的从通路110A看过去无虚设部110E的一侧的另一端和通路110A之间的距离长。
另外，如图9A所示，在实际使用时，虚设布线102B和虚设部110E都不会成为任何闭合电路的结构要素。换句话说，在图9A所示的布线结构中，即使省略虚设部110E，具有该布线结构的器件至少在刚刚制造出来以后是能工作的。
如图9B所示，在本实施方式中，第一布线102A和虚设布线102B的宽度都比第二布线111的宽度窄。具体而言，第一布线102A和虚设布线102B的宽度分别为例如0.2μm，通路110A(通孔106A)的直径为例如0.20μm，方形状的虚设部110E(虚设沟槽106E)的长边的边长和短边的边长分别为例如0.8μm和0.2μm，第二布线111的宽度为例如10μm。而且，通路110A和虚设部110E之间的间隔，正确地说，通路110A的虚设部110E侧的边与虚设部110E的通路110A侧的边之间的间隔为例如0.2μm。
用以形成图9A所示的多层布线结构的、第四实施方式所涉及的布线结构的制造方法与第一实施方式所涉及的布线结构的制造方法(参考图1A～图1C和图2A、图2B)不同之处在于在本实施方式的制造方法中，只是在图1B所示的工序中，形成到达虚设布线102B且平面形状为方形的虚设沟槽106E来代替虚设孔106B。即，只要改变形成虚设孔用的掩模图案布局即可。
根据以上说明的第四实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了虚设部110E，所以构成第二布线111的导电膜(铜膜109)内的空隙分散地流入通路110A和虚设部110E中。换句话说，因为流入每个通路的空隙的数量因虚设部110E而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在将布线结构保持在高温下的情况下，空隙从第二布线111流到通路110A的现象也能得到抑制。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，从而能实现即使保持在高温下也难以产生工作不良的高可靠性的多层布线结构。
和第一实施方式相比，根据第四实施方式能实现可靠性更高的多层布线结构。其理由如下。即，在本实施方式中，虚设沟槽106E(虚设部110E)的平面形状与通孔106A(通路110A)的平面形状相比是细长的，虚设部110E的平面形状的长边方向和第二布线111的短边方向一致。因此，能使构成第二布线111的导电膜(铜膜109)内的空隙中从通路110A看过去在虚设部110E的方向上比虚设部110E还远的空隙流入虚设部110E，由此能防止该空隙到达通路110A。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，所以和第一实施方式相比，能进一步提高多层布线结构的可靠性。
根据第四实施方式，因为虚设部110E设置在比通路110A离第二布线111的中央还近的位置上，换句话说，第二布线111中的从通路110A看过去有虚设部110E的一侧的一端和通路110A之间的距离，比第二布线111中的从通路110A看过去没有虚设部110E的一侧的另一端和通路110A之间的距离长，因此能得到以下效果。即，第二布线111的所述一端和通路110A之间的一区域比第二布线111中的所述另一端和通路110A之间的另一区域大，因此第二布线111的一个区域比第二布线111的另一区域含有更多的空隙。另外，因为在含有更多的空隙的该第二布线111的一区域设置了虚设部110E，所以能更有效地使空隙流入虚设部110E。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，从而能进一步提高多层布线结构的可靠性。
另外，根据第四实施方式，因为在虚设部110E(虚设沟槽106E)下设置了虚设布线102B，所以能以虚设布线102B为刻蚀止挡物来刻蚀SiN膜103和SiO2膜104，能容易地形成虚设沟槽106E。
另外，在第四实施方式中，通路110A和虚设部110E间的间隔(通孔106A和虚设沟槽106E间的间隔以下称其为通路·虚设通路间隔)越小越好。然而，为了获得由虚设部110E使流入通路110A的空隙减少的效果，通路·虚设通路间隔最好是至少小于或等于25μm，更理想的是小于或等于1μm。这样，确实能得到使本来要流入通路110A的空隙也分散地流入虚设部110E这样的效果。另外，能按照例如设计规则中的布线间或者通路间的最小隔离宽度(例如0.2μm)设定通路·虚设通路间隔的下限。而且，在将布线间的最小隔离宽度设定得和最小布线宽度相同的情况下，也可以按照最小布线宽度来设定通路·虚设通路间隔的下限。
在第四实施方式中，相对于一个通路110A，只要能形成则所设的虚设部110E的个数越多越好。具体而言，在不影响第二布线111的电路工作的区域内，最好是尽可能多地布置虚设部110E。
在第四实施方式中，也可以不设虚设布线102B，而使虚设部110E(虚设沟槽106E)的底部形成在绝缘膜101中。
在第四实施方式中，对具有和虚设沟槽106E(虚设部110E)不同的平面形状的通孔106A(通路110A)的平面形状并没有特别的限制，还可以为例如圆形或正方形。
(第四实施方式的变形例)以下，参考
本发明的第四实施方式的变形例所涉及的布线结构及其制造方法。
图10为表示第四实施方式的变形例所涉及的布线结构的俯视图。
如图10所示，本变形例和第四实施方式(参考图9B)的不同之处如下所述。即，第一点是第二布线111包括例如宽度10μm的粗布线部分111a、以及从该粗布线部分111a分支出来的例如宽度0.20μm的细布线部分111b。第二点是通路110A(通孔106A)连接在细布线部分111b上。第三点是虚设部110E(虚设沟槽106E)连接在粗布线部分111a的与细布线部分111b的分歧点的附近。在此，象本变形例一样，在细布线部分111b从粗布线部分111a的长边侧分出来的情况下，如图10所示，使虚设部110E的平面形状的长边方向和粗布线部分111a的长边方向一致。
换句话说，本变形例的布线结构的制造方法和第四实施方式的不同点在于在图1B所示的工序中，形成分支为宽度相对较宽的第一沟和宽度相对较窄的第二沟的布线沟107，并且在该第一沟和该第二沟的分歧点附近形成虚设沟槽106E。
根据本变形例，除了能得到第四实施方式的效果外，还能得到以下效果。即，能由虚设部110E有效地捕捉从粗布线部分111a侵入细布线部分111b并流入通路110A的空隙。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
和第一实施方式的变形例一样，在细布线部分111b的宽度为大约0.20μm以下的情况下，由虚设部110E带来的本变形例的效果(对高温保持后工作不良的抑制效果)非常显著。
(第五实施方式将通路和虚设通路设置在不同的层的情况)以下，参考
本发明的第五实施方式所涉及的布线结构及其制造方法。
图13B为表示第五实施方式所涉及的布线结构的剖面图，图13C为从上往下看到的图13B所示的多层布线结构的俯视图。另外，在图13B和图13C中，用同一符号来表示和由图1A～图1C和图2A～图2C所示的第一实施方式或者由图6A～图6C和图7A～图7C所示的第二实施方式相同的结构要素，省略详细说明。
如图13B和图13C所示，在半导体衬底(省略图示)上的绝缘膜101中埋入有第一布线102A，并且在绝缘膜101和第一布线102A上分别依次形成有SiN膜103、SiO2膜104和FSG膜105。在SiN膜103、SiO2膜104中形成有通到第一布线102A的通孔106A。在FSG膜105中形成有与通孔106A的开口部连接的布线沟107。依次将阻挡膜108和铜膜109埋入通孔106A和布线沟107中，由此分别在通孔106A和布线沟107中形成通路110A和第二布线111。
在FSG膜105上和第二布线111上形成有SiN膜112、SiO2膜113和FSG膜114。在SiN膜112、SiO2膜113和FSG膜114中形成到达第二布线111的伪通孔(虚设孔)115。在虚设孔115中依次埋入阻挡膜116和铜膜117，由此在虚设孔115中形成虚设通路118。虚设通路118连接在第二布线111的与通路110A的连接部分的附近。在FSG膜114上和虚设通路118上形成有SiN膜119。
如上所述，本实施方式与第一～第四实施方式明显不同之处在于在本实施方式中，虚设孔115(虚设通路118)没形成在第二布线111的下侧，而是形成在第二布线111的上侧。
另外，如图13B所示，在实际使用时，虚设通路118不会成为任何闭合电路的结构要素。换句话说，在图13B所示的布线结构中，即使省略虚设通路118，具有该布线结构的器件至少在刚刚制造出来以后是能工作的。
如图13C所示，在本实施方式中，第一布线102A的宽度比第二布线111的宽度窄。具体而言，第一布线102A的宽度为例如0.2μm，通路110A(通孔106A)和虚设通路118(虚设孔115)的直径分别为例如0.20μm，第二布线111的宽度为例如10μm。通路110A和虚设通路118之间的间隔，正确地说，通路110A的虚设通路118侧的边与虚设通路118的通路110A侧的边之间的间隔为例如0.2μm。
图11A～图11C、图12A～图12C和图13A为剖面图，示出了用以形成图13B所示的多层布线结构的第五实施方式所涉及的布线结构的制造方法的各个工序。
首先，如图11A所示，在半导体衬底(省略图示)的表面形成绝缘膜101之后，在绝缘膜101中形成第一布线102A。
接着，如图11B所示，用例如等离子体CVD法在绝缘膜101和第一布线102A上分别依次形成SiN膜103、SiO2膜104和FSG膜105。之后，再交替进行两次光刻和干刻蚀，由此在SiN膜103、SiO2膜104中形成到达第一布线102A的通孔106A，并在FSG膜105上形成与通孔106A的开口部连接的布线沟107。
接着，如图11C所示，用例如PVD法形成阻挡膜108，使得部分地掩埋通孔106A和布线沟107之后，再用例如电镀法在阻挡膜108上形成铜膜109，使得完全掩埋通孔106A和布线沟107。
接着，如图12A所示，用例如CMP法除去布线沟107外侧的阻挡膜108和铜膜109。这样，在布线沟107中形成第二布线111。而且，在通孔106A中形成将第一布线102A与第二布线111连接起来的通路110A。
接着，如图12B所示，用例如等离子体CVD法在FSG膜105和第二布线111上分别依次形成SiN膜112、SiO2膜113和FSG膜114。之后，再进行光刻和干刻蚀，由此在SiN膜112、SiO2膜113和FSG膜114中形成到达第二布线111的虚设孔115。
接着，如图12C所示，用例如PVD法形成阻挡膜116，使得部分地掩埋虚设孔115之后，再用例如电镀法在阻挡膜116上形成铜膜117，使得完全掩埋虚设孔115。
接着，如图13A所示，用例如CMP法除去虚设孔115外侧的阻挡膜116和铜膜117。这样，在虚设孔115中形成与第二布线111连接的虚设通路118。
最后，在FSG膜114上和虚设通路118(铜膜117)上淀积SiN膜119，由此形成图13B所示的多层布线结构。
根据以上所说明的第五实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了虚设通路118，所以构成第二布线111的导电膜(铜膜109)内的空隙被分散地吸引到通路110A和虚设通路118。具体而言，第二布线111的连接虚设通路118的部分与其周边相比，作用于构成第二布线111的铜膜109的拉伸应力变小。因此，因为该铜膜109内部的空隙被吸引到虚设通路118，所以在高温保持布线结构的情况下，也能抑制空隙从第二布线111流入通路110A的现象。因此，由于能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空隙的产生，所以能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。
另外，在第五实施方式中，通路110A和虚设通路118间的间隔(通孔106A和虚设孔115之间的间隔以下称其为通路·虚设通路间隔)越小越好。然而，为了获得由虚设通路118使流入通路110A的空隙减少的效果，通路·虚设通路间隔最好是至少小于或等于25μm，更理想的是小于或等于1μm。另外，能按照例如设计规则中的布线间或者通路间的最小隔离宽度(例如0.2μm)来设定通路·虚设通路间隔的下限。而且，在将布线间的最小隔离宽度设定得和最小布线宽度相同的情况下，可以按照最小布线宽度来设定通路·虚设通路间隔的下限。
在第五实施方式中，相对于一个通路110A，只要能形成则所设的虚设通路118的个数越多越好。具体而言，在不影响第二布线111的电路工作的区域内，最好是尽可能多地布置虚设通路118。
在第五实施方式中，虚设通路118的顶部终止于绝缘膜中，还可以代替这一做法，使虚设通路118的顶部和虚设布线连接起来。这样，用刻蚀一旦形成用于形成虚设通路118的孔之后，借助于用来形成虚设布线沟的刻蚀，能确实地除去该孔底部的残留的绝缘膜。因此，因为能使虚设通路118可靠地连接在第二布线111上，所以能获得本实施方式的效果。
在第五实施方式中，若使虚设通路118(虚设孔115)的直径比通路110A(通孔106A)的直径小，则能得到和第三实施方式同样的效果。
在第五实施方式中，若将虚设通路118的平面形状设定为方形，并且使该虚设通路118的平面形状的长边方向和第二布线111的短边方向一致，则能得到和第四实施方式同样的效果。在该情况下，最好是将虚设通路118设置在比通路110A离第二布线111的中央还近的位置上。换句话说，因为第二布线111中的从通路110A看过去有虚设通路118的一侧的一端和通路110A之间的距离，比第二布线111中的从通路110A看过去没有虚设通路118的一侧的另一端和通路110A之间的距离长，所以上述效果更加显著。而且，在该情况下，对通孔106A(通路110A)的平面形状并没有特殊限定，也可为例如圆形或正方形。
(第六实施方式绝缘性缝隙1)
以下，参考附图，对本发明的第六实施方式所涉及的布线结构及其制造方法加以说明。
图15B为表示第六实施方式所涉及的布线结构的剖面图，图15C为从上往下看到的图15B所示的多层布线结构的俯视图。另外，在图15B和图15C中，用同一符号来表示与由图1A～图1C和图2A～图2C所示的第一实施方式或者由图6A～图6C和图7A～图7C所示的第二实施方式相同的结构要素，省略详细说明。
如图15B和图15C所示，在半导体衬底(省略图示)上的绝缘膜101中埋入有第一布线102A，并且在绝缘膜101和第一布线102A上分别依次形成有SiN膜103、SiO2膜104和FSG膜105。在SiN膜103、SiO2膜104中形成有通到第一布线102A的通孔106A。在FSG膜105中形成有与通孔106A的开口部连接的布线沟107。依次将阻挡膜108和铜膜109埋入通孔106A和布线沟107中，由此分别在通孔106A和布线沟107中形成通路110A和第二布线111。
本实施方式的特征在于，在第二布线111内部设置有一对绝缘性缝隙120，使得夹着第二布线111的与通路110A的连接部分(上侧部分)。另外，在本实施方式中，绝缘性缝隙120由成为层间绝缘膜的FSG膜105的一部分构成。而且，在含有绝缘性缝隙120的FSG膜105上和第二布线111上形成有SiN膜112。
如图15C所示，在本实施方式中，第一布线102A的宽度比第二布线111的宽度窄。具体而言，第一布线102A的宽度为例如0.2μm，通路110A(通孔106A)的直径为例如0.20μm，第二布线111的宽度为例如10μm。各个绝缘性缝隙120的平面形状为方形，该绝缘性缝隙120的平面形状的长边的长度大于或等于通路110A的直径的2倍且小于或等于通路110A的直径的4倍。举例来说，绝缘性缝隙120的平面形状的长边的长度和短边的长度分别为0.4μm和0.2μm。另外，在本实施方式中，绝缘性缝隙120的平面形状的长边侧和第二布线111的与通路110A的连接部分相连接。
图14A～图14C和图15A为剖面图，示出了用以形成图15B所示的多层布线结构的第六实施方式所涉及的布线结构的制造方法的各个工序。
首先，如图14A所示，在半导体衬底(省略图示)的表面上形成绝缘膜101之后，再在绝缘膜101中形成第一布线102A。
接着，如图14B所示，用例如等离子体CVD法在绝缘膜101和第一布线102A上分别依次形成SiN膜103、SiO2膜104和FSG膜105。之后，再交替进行两次光刻和干刻蚀，由此在SiN膜103和SiO2膜104中形成到达第一布线102A的通孔106A，并在FSG膜105中形成与通孔106A的开口部连接的布线沟107。另外，在本实施方式中，在形成布线沟107时，使FSG膜105的一部分残留在布线沟107的与通孔106A的连接部分的周围，由此形成绝缘性缝隙120。具体而言，在用以形成布线沟107的光刻工序中，形成不仅覆盖布线沟107的形成区域以外的其它区域，还覆盖FSG膜105的成为绝缘性缝隙120的区域的抗蚀图案之后，再以该抗蚀图案为掩膜来刻蚀FSG膜105。
接着，如图14C所示，用例如PVD法形成阻挡膜108，使得部分地掩埋通孔106A及布线沟107之后，再用例如电镀法在阻挡膜108上形成铜膜109，使得完全掩埋通孔106A和布线沟107。
接着，如图15A所示，用例如CMP法除去布线沟107外侧的阻挡膜108和铜膜109。这样，在布线沟107中形成第二布线111。而且，在通孔106A中形成将第一布线102A与第二布线111连接起来的通路110A。
最后，在含有绝缘性缝隙120的FSG膜105上和第二布线111(铜膜109)上淀积SiN膜112，由此形成图15B所示的多层布线结构。
根据以上所说明的第六实施方式中的布线结构及其制造方法，能实现即使保持在高温下也难以产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了绝缘性缝隙120，具体而言，因为在第二布线111内部形成了绝缘性缝隙120，使得与第二布线111的通路连接部分连接，所以能使第二布线111在通路连接部分附近的拉伸应力比在第二布线111的其它部分的拉伸应力小。因此，由于流入每个通路的空隙的数量因绝缘性缝隙120而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在将布线结构保持在高温下的情况下，空隙从第二布线111流到通路110A的现象也能够得到抑制。另外，由与构成第二布线111和通路110A的导电膜(铜膜109)不同的材料制成的绝缘性缝隙120，起到该导电膜中的原子或者空隙移动时的障壁的作用。因此，能防止该原子在第二布线111和通路110A内部对流或者空隙聚集到通路110A的底部。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，从而能实现即使保持在高温下也难以产生工作不良的高可靠性的多层布线结构。
图16为用以说明本实施方式的效果的图。另外，在图16中，纵轴表示“器件高温保持后的工作不良数(个)”；横轴表示“绝缘性缝隙的有无”。即，“有缝隙”相当于本实施方式，而“无缝隙”相当于现有例。如图16所示，与“无缝隙”的情况相比，本实施方式的“绝缘性缝隙”能将“器件高温保持后的工作不良数”减少到八分之一左右。这是因为布线用导电膜中的原子移动且该导电膜中的空隙聚集到通路的现象因由绝缘膜构成的缝隙的存在而得以防止之故。即，若在布线用导电膜中存在由与布线材料不同的绝缘性材料形成的缝隙，则该缝隙成为对布线用导电膜中的原子移动的障壁，并且抑制由于布线用导电膜中的空隙聚集到通路而引起的空洞的形成。因此，由本实施方式中的“绝缘性缝隙”能减少将器件保持在高温下时产生的工作不良数。
根据第六实施方式，绝缘性缝隙120的平面形状为方形，该绝缘性缝隙120的平面形状的长边的长度大于或等于通路110A的直径的2倍且小于或等于通路110A的直径的4倍，绝缘性缝隙120的平面形状的长边侧和第二布线111的与通路110A的连接部分相连接，所以能确实得到上述效果。
另外，在第六实施方式中，对于绝缘性缝隙120的形状和个数(相对于一个通路110A所设的个数)并没有特殊的限定。
在第六实施方式中，用FSG膜105的一部分作绝缘性缝隙120，还可以代替这一做法，使用其它绝缘材料。另外，还可以使用由与构成第二布线111和通路110A的导电材料不同的其它导电材料制成的缝隙来代替绝缘性缝隙120。
在第六实施方式中，绝缘性缝隙120并不是一定要和第二布线111的与通路110A的连接部分相连。但是，在绝缘性缝隙120和第二布线111的通路连接部分分开的情况下，为了可靠地得到所述效果，最好是，绝缘性缝隙120和第二布线111的通路连接部分之间的间隔，换句话说，绝缘性缝隙120和通路110A之间的间隔小于或等于1μm。
在第六实施方式中，第二布线111包括例如宽度大约10μm的粗布线部分、以及从该粗布线部分分支出来的例如宽度大约0.20μm以下的细布线部分。在将通路110A(通孔106A)连接到细布线部分的情况下，一个或者多个绝缘性缝隙120最好是连接在粗布线部分和细布线部分的分歧点，或者连接在粗布线部分的所述分歧点附近。这样，能由绝缘性缝隙120有效地捕捉从粗布线部分侵入到细布线部分并流入到通路110A的空隙。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
(第七实施方式绝缘性缝隙2)以下，参考
本发明的第七实施方式所涉及的布线结构及其制造方法。
图17A为表示第七实施方式所涉及的布线结构的剖面图，图17B为从上往下看到的图17A所示的多层布线结构的俯视图。另外，在图17A和图17B中，用同一符号来表示与图1A～图1C和图2A～图2C所示的第一实施方式相同的或者与图14A～图14C和图15A～图15C所示的第六实施方式同样的结构要素，省略详细说明。
如图17A和图17B所示，本实施方式和第六实施方式的不同点如下所述，即在本实施方式中，比绝缘性缝隙120还细长的绝缘性缝隙121形成在第二布线111的通路连接部分的附近，代替和第二布线111的与通路110A的连接部分相连接的绝缘性缝隙120。换句话说，本实施方式的绝缘性缝隙121没有直接与第二布线111的通路连接部分连接。具体而言，绝缘性缝隙121的平面形状为例如方形，该绝缘性缝隙121的平面形状的长边方向和第二布线111的短边方向一致。而且，绝缘性缝隙121被设置在第二布线111的与通路110A(通孔106A)的连接部分的附近，比通路110A离第二布线111的中央还近的位置上。换句话说，第二布线111中的从通路110A看过去有绝缘性缝隙121的一侧的一端和通路110A之间的距离，比第二布线111中的从通路110A看过去无绝缘性缝隙121的一侧的另一端和通路110A之间的距离长。
如图17B所示，在本实施方式中，第一布线102A的宽度比第二布线111的宽度窄。具体而言，第一布线102A的宽度为例如0.2μm，通路110A(通孔106A)的直径为例如0.20μm，第二布线111的宽度为例如10μm。该绝缘性缝隙121的平面形状的长边的长度大于或等于通路110A的直径的2倍且小于或等于通路110A的直径的10倍。举例来说，绝缘性缝隙121的平面形状的长边的长度和短边的长度分别为0.8μm和0.2μm。另外，通路110A和绝缘性缝隙121之间的间隔，正确地说，通路110A的绝缘性缝隙121侧的边与绝缘性缝隙121的通路110A侧的边之间的间隔为例如0.2μm。
用以形成图17A所示的多层布线结构的、第七实施方式所涉及的布线结构的制造方法不同于第六实施方式所涉及的布线结构的制造方法(参考图14A～图14C和图15A、图15B)之处如下所述，即具体而言，在图14B所示的工序中，在形成布线沟107时，使FSG膜105的一部分残留在稍微离开布线沟107的与通孔106A的连接部分的位置上，由此形成更加细长的绝缘性缝隙121来代替绝缘性缝隙120。具体而言，在用以形成布线沟107的光刻工序中，只要改变用以形成绝缘性缝隙的掩模图案布局即可。
根据以上所说明的第七实施方式的布线结构及其制造方法，能实现即使保持在高温下也不会产生工作不良的高可靠性的多层布线结构。其理由如下所述。即，因为在第二布线111的与通路110A的连接部分的附近设置了绝缘性缝隙121，所以能使第二布线111在通路连接部分附近的拉伸应力比第二布线111的其它部分的小。因此，由于流入每个通路的空隙的数量因绝缘性缝隙121而减少，所以能缓和从第二布线111到通路110A的应力梯度。因此，在将布线结构保持在高温下的情况下，空隙从第二布线111流到通路110A的现象也能够得到抑制。另外，由与构成第二布线111和通路110A的导电膜(铜膜109)不同的材料构成的绝缘性缝隙121，起到该导电膜中的原子或者空隙移动时的障壁的作用。因此，能防止该原子在第二布线111和通路110A内部对流或者空隙聚集到通路110A的底部。因此，能抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能抑制通孔106A内的空洞的产生，从而能实现即使保持在高温下也难以产生工作不良的高可靠性的多层布线结构。
根据第七实施方式，由于以下说明的理由而能进一步提高多层布线结构的可靠性。即，在本实施方式中，绝缘性缝隙121的平面形状为长方形，绝缘性缝隙121的平面形状的长边方向和第二布线111的短边方向一致，这样的绝缘性缝隙121被设置在第二布线111的与通路110A的连接部分的附近。因此，构成第二布线111的导电膜(铜膜109)内的空隙中从通路110A看过去在绝缘性缝隙121的方向上比绝缘性缝隙121还远的空隙受到绝缘性缝隙121的阻挡而不能到达通路110A。而且，在本实施方式中，绝缘性缝隙121被设置在比通路110A离第二布线111的中央还近的位置上。即，因为第二布线111的从通路110A看过去有绝缘性缝隙121的一侧的一端与通路110A之间的一区域比第二布线111的从通路110A看过去无绝缘性缝隙121的另一侧的另一端与通路110A间的另一区域大，所以第二布线111的一区域比另一区域含有更多的空隙。在该一区域设置绝缘性缝隙121的结果是能更有效地阻止空隙的移动。因此，能更有效地抑制构成通路110A的导电膜(铜膜109)的塑性变形，换句话说，能更有效地抑制通孔106A内的空洞的产生，所以能进一步提高多层布线结构的可靠性。
在第七实施方式中，通路110A(通孔106A)和绝缘性缝隙121之间的间隔越小越好。然而，为了获得由绝缘性缝隙121使流入通路110A的空隙减少的效果，所述间隔最好是小于或等于1μm。还可将绝缘性缝隙121设置成和第二布线111的与通路110A的连接部分相连接。
在第七实施方式中，绝缘性缝隙121的形状和数量(相对于一个通路110A所设的个数)并没有特殊限制。
在第七实施方式中，用FSG膜105的一部分作绝缘性缝隙121，还可代替这一做法，使用其它绝缘材料。另外，还可以使用由与构成第二布线111和通路110A的导电材料不同的其它导电材料构成的缝隙来代替绝缘性缝隙121。
在第七实施方式中，第二布线111包括例如宽度大约10μm的粗布线部分、以及从该粗布线部分分支出来的例如宽度大约0.20μm以下的细布线部分。在将通路110A(通孔106A)连接到细布线部分的情况下，绝缘性缝隙121最好是连接在粗布线部分的与细布线部分的分歧点的附近。这里，在细布线部分从粗布线部分的长边一侧分出来的情况下，使绝缘性缝隙121的平面形状的长边方向和粗布线部分的长边方向一致。这样，能由绝缘性缝隙121有效地捕捉从粗布线部分侵入到细布线部分并流入到通路110A的空隙。其结果是，能进一步减少将器件保持在高温下时产生的工作不良数。
在第一～第七实施方式中，使用SiO2膜(SiO2膜104等)和FSG膜(FSG膜105等)作了布线间的层间绝缘膜，但层间绝缘膜的种类并不特别限定于这些。
在第一～第七实施方式中，使用铜膜(铜膜109等)作了布线材料，但布线材料的种类并不特别限定于这些。对于阻挡膜(阻挡膜108等)的材料也是一样的。
在第一～第七实施方式中，在双金属镶嵌布线(第一布线102A或者第二布线111等)上形成了SiN膜(SiN膜112等)作保护膜，但不形成该SiN膜也是可以的。
不用说，为实现本发明的“抑制空隙在布线用导电膜内的移动，由此防止形成布线后在布线内产生空洞”这样的技术思想，也可以将第一～第七实施方式中的虚设通路和绝缘性缝隙任意进行组合。
(工业实用性)
本发明涉及一种布线结构及其制造方法，将它应用到半导体器件等电子器件上时是非常有用的。
权利要求
1.一种布线结构，第一绝缘膜设置在下层布线和上层布线之间，且所述下层布线和所述上层布线通过形成在所述第一绝缘膜中的通路相连接，其特征在于至少一个虚设通路连接在所述上层布线的与所述通路的连接部分的附近；所述下层布线形成在所述第一绝缘膜下侧的第二绝缘膜中；所述虚设通路的底部形成在所述第二绝缘膜中。
2.根据权利要求1所述的布线结构，其特征在于所述虚设通路形成在所述第一绝缘膜中，使得其顶部和所述上层布线相连接。
3.根据权利要求1所述的布线结构，其特征在于所述虚设通路的底部与形成在所述第二绝缘膜中的虚设布线相连接。
4.根据权利要求1所述的布线结构，其特征在于在所述上层布线上形成有第三绝缘膜；所述虚设通路形成在所述第三绝缘膜中，使得其底部和所述上层布线相连接。
5.根据权利要求1所述的布线结构，其特征在于所述虚设通路的直径比所述通路的直径小。
6.根据权利要求1所述的布线结构，其特征在于所述虚设通路的平面形状为方形；所述虚设通路的平面形状的长边方向和所述上层布线的短边方向相同。
7.根据权利要求1所述的布线结构，其特征在于所述通路的平面形状为圆形；所述虚设通路具有与所述通路不同的平面形状。
8.根据权利要求1所述的布线结构，其特征在于所述虚设通路，设置在比所述通路离所述上层布线的中央还近的位置上。
9.根据权利要求1所述的布线结构，其特征在于所述通路和所述虚设通路之间的间隔小于或等于1μm。
10.一种布线结构，第一绝缘膜设置在下层布线和上层布线之间，且所述下层布线和所述上层布线通过形成在所述第一绝缘膜中的通路相连接，其特征在于至少一个绝缘性缝隙形成在所述上层布线内部的与所述通路的连接部分的附近。
11.根据权利要求10所述的布线结构，其特征在于所述绝缘性缝隙，形成为与所述上层布线的与所述通路的连接部分相连接。
12.根据权利要求11所述的布线结构，其特征在于所述绝缘性缝隙的平面形状为方形；所述绝缘性缝隙的平面形状的长边的边长，大于或等于所述通路的直径的2倍且小于或等于所述通路的直径的4倍；所述绝缘性缝隙的平面形状的长边侧，与所述上层布线的与所述通路的连接部分相连接。
13.根据权利要求10所述的布线结构，其特征在于所述绝缘性缝隙的平面形状为方形；所述绝缘性缝隙的平面形状的长边的边长，大于或等于所述通路的直径的2倍且小于或等于所述通路的直径的10倍；所述绝缘性缝隙的平面形状的长边方向和所述上层布线的短边方向相同；所述绝缘性缝隙，设置在比所述通路离所述上层布线的中央还近的位置上。
14.根据权利要求10所述的布线结构，其特征在于所述通路和所述绝缘性缝隙之间的间隔小于或等于1μm。
15.一种布线结构，第一绝缘膜设置在下层布线和上层布线之间，且所述下层布线和所述上层布线通过形成在所述第一绝缘膜中的通路相连接，其特征在于所述上层布线，分支为布线宽度相对较宽的第一布线部分和布线宽度相对较窄的第二布线部分；所述通路连接在所述第二布线部分上；与所述上层布线连接的至少一个虚设部，设置在所述第一布线部分和所述第二布线部分的分支点附近的所述第一绝缘膜中。
16.根据权利要求15所述的布线结构，其特征在于所述虚设部连接在所述分支点附近的所述第二布线部分上。
17.根据权利要求15所述的布线结构，其特征在于所述虚设部连接在所述分支点附近的所述第一布线部分上。
18.根据权利要求15所述的布线结构，其特征在于所述虚设部的平面形状，为和所述通路相同的形状或为方形。
19.根据权利要求15所述的布线结构，其特征在于所述第二布线部分的布线宽度小于或等于0.20μm。
20.一种布线结构的制造方法，其特征在于，包括在下层布线上淀积第一绝缘膜的步骤，在所述第一绝缘膜中形成到达所述下层布线的通孔、位于所述通孔附近的至少一个虚设孔、以及与所述通孔和所述虚设孔各自的开口部连接的上层布线沟的步骤，以及在所述上层布线沟、所述通孔和所述虚设孔中埋入导电材料，由此形成上层布线、将所述下层布线和所述上层布线连接起来的通路、以及与所述上层布线连接且不与所述下层布线连接的虚设通路的步骤；所述下层布线形成在所述第一绝缘膜下侧的第二绝缘膜中；所述虚设孔形成为其底部位于所述第二绝缘膜中。
21.根据权利要求20所述的布线结构，其特征在于所述通孔和所述虚设孔之间的间隔小于或等于1μm。
22.一种布线结构的制造方法，其特征在于，包括在下层布线上淀积第一绝缘膜的步骤；在所述第一绝缘膜中形成到达所述下层布线的通孔、以及与所述通孔的开口部连接的上层布线沟的步骤；将导电材料埋入所述上层布线沟和所述通孔中，由此形成上层布线、以及将所述下层布线和所述上层布线连接起来的通路的步骤；在所述上层布线上淀积第二绝缘膜的步骤；在所述第二绝缘膜中形成到达所述上层布线且位于所述通路的附近的虚设孔的步骤；以及将其它导电材料埋入所述虚设孔，由此形成至少一个虚设通路的步骤。
23.根据权利要求22所述的布线结构的制造方法，其特征在于所述通孔和所述虚设孔之间的间隔小于或等于1μm。
24.一种布线结构的制造方法，其特征在于，包括在下层布线上淀积第一绝缘膜的步骤，在所述第一绝缘膜中形成到达所述下层布线的通孔、以及与所述通孔的开口部连接的上层布线沟的步骤，以及将导电材料埋入所述上层布线沟和所述通孔中，由此形成上层布线、以及将所述下层布线和所述上层布线连接起来的通路的步骤；所述形成通孔和所述形成上层布线沟的步骤，包括使所述第一绝缘膜的一部分残留在所述上层布线沟的与所述通孔的连接部分的附近，由此形成绝缘性缝隙的步骤。
25.根据权利要求24所述的布线结构的制造方法，其特征在于所述绝缘性缝隙，形成为和所述上层布线的与所述通路的连接部分相连接。
26.根据权利要求25所述的布线结构的制造方法，其特征在于所述绝缘性缝隙的平面形状为方形；所述绝缘性缝隙的平面形状的长边的边长，大于或等于所述通孔的直径的2倍且小于或等于所述通孔的直径的4倍；所述绝缘性缝隙的平面形状的长边侧，和所述上层布线的与所述通路的连接部分相连接。
27.根据权利要求24所述的布线结构的制造方法，其特征在于所述绝缘性缝隙的平面形状为方形；所述绝缘性缝隙的平面形状的长边的边长，大于或等于所述通孔的直径的2倍且小于或等于所述通孔的直径的10倍；所述绝缘性缝隙的平面形状的长边方向和所述上层布线的短边方向相同；所述绝缘性缝隙，设置在比所述通路离所述上层布线的中央还近的位置上。
28.一种布线结构的制造方法，其特征在于，包括在下层布线上淀积第一绝缘膜的步骤，在所述第一绝缘膜中形成到达所述下层布线的通孔、与所述通孔的开口部连接且分支为宽度相对较宽的第一沟和宽度相对较窄的第二沟的上层布线沟、以及布置在所述第一沟和所述第二沟的分支点附近的凹部的步骤，以及将导电材料埋入所述上层布线沟、所述通孔和所述凹部，由此形成上层布线、将所述下层布线和所述上层布线连接起来的通路、以及与所述上层布线连接且不与所述下层布线连接的虚设部的步骤；所述上层布线的第一布线部分形成在所述第一沟中，并且所述上层布线的第二布线部分形成在所述第二沟中。
29.根据权利要求28所述的布线结构的制造方法，其特征在于所述虚设部，连接在所述分支点附近的所述第一布线部分或者所述第二布线部分上。
30.根据权利要求28所述的布线结构的制造方法，其特征在于所述虚设部的平面形状，为与所述通路相同的形状或为方形。
31.根据权利要求28所述的布线结构的制造方法，其特征在于所述第二布线部分的布线宽度小于或等于0.20μm。
全文摘要
本发明公开了一种布线结构及其制造方法。第一布线(102A)和第二布线(111)通过形成在层间绝缘膜(SiO
文档编号H01L21/4763GK1624896SQ20041009656
公开日2005年6月8日 申请日期2004年12月3日 优先权日2003年12月3日
发明者原田刚史 申请人:松下电器产业株式会社