专利名称：半导体器件及制造方法、器件形成基片和布线连接测试法的制作方法
技术领域：
本发明总体上涉及半导体器件、器件形成基片、布线连接测试方法和半导体器件的制造方法，更具体地涉及具有形成于基片上的布线连接测试结构的半导体器件、器件形成基片、使用布线连接测试结构的布线连接测试方法和半导体器件的制造方法。
背景技术：
最近，基于半导体器件的性能的提高以及半导体器件的微结构(microstructure)，需要快速有效地检测诸如半导体器件的坏布线之类的电路缺陷，从而可以提高半导体器件的可靠性，并且可以实现制造成本的降低。
传统上，使用光学型缺陷检测器件作为检测半导体器件的电路缺陷的手段。但是，在这种检测器件中，难以确定检测到的缺陷是否是诸如伴随布线短路的缺陷之类的电学缺陷。因此，在这种器件中，难以检测具有高精度的电路的缺陷。
由于这样，最近，已经提出了通过电压对比(voltage contrast，以下称为“VC”)检测发现发生短路的部分的方法。VC检测用于通过使用电子显微镜的观察来检测布线的可变密度的变化。基于布线的充电现象的存在检测这样的VC。
例如，下面的方法被用来通过使用上述VC检测来检测布线的缺陷部分。
图1的示意图示出了现有技术的测试图形1，该测试图形1是用于通过VC检测寻找布线的缺陷部分的测试图形的例子。
参照图1，在该测试图形1中，在形成于基片上的绝缘层(图1中未示出)上形成接地布线图形2。另外，提供了与布线图形2相对的处于电浮动状态(electric floating state)的布线图形3，以与布线图形2一起形成梳齿状图形。即，在基片的绝缘层上交替地提供在相同方向延伸的接地布线图形和浮动布线图形。
为了通过利用该测试图形检测缺陷部分(短路部分)，首先，例如，通过使用电子显微镜，在与布线交叉的方向，即x1方向，观察区域x1。在此情况下，在多个布线图形3中，与布线图形2短路的图形的图像对比度不同于其它布线图形的图像对比度。不具有短路部分的布线图形3处于电浮动状态，从而产生充电现象，而在与接地布线图形2短路的布线图形3中不产生充电现象，并且，在利用电子显微镜的观察中，这些布线图形3的表面电势的差异可以作为可变浓度的差异被观察到，也就是VC的状态的差异。因此，可以指明布线图形3的短路部分的x1方向的坐标。
接下来，对应于x1方向的坐标，进行沿着垂直于x1方向的y1方向的布线图形的观察，使得可以检测布线的缺陷部分def1。参见PCT申请No.2004-501505的翻译版本的日本国家公报。
可以通过下面讨论的测试图形检测这样的短路部分。
图2是示出了用于通过VC检测寻找布线的缺陷部分的测试图形的例子的现有技术的测试图形70的第二示意图。
参照图2，在该测试图形中，在形成于基片上的绝缘层(图2中未示出)上形成接地布线图形11。另外，在布线图形11的空隙中，提供了与布线图形11相对的处于电浮动状态并且包括多个断开的线段的布线图形12。即，在布线图形11的相邻线之间交替地提供了处于电浮动状态的布线图形12的多个断开的线段。
在通过使用该测试图形检测缺陷部分(短路部分)的情况下，通过使用电子显微镜，逐条线地在x2方向扫描由多个线段组成的布线图形12，以指明产生VC的布线图形，从而检测短路部分def2。参见日本特开专利公报No.2001-305194。
但是，在使用上述布线图形1的检测方法的情况下，难以检测微小布线图形的缺陷部分。例如，在微小布线图形中，难以通过使用电子显微镜检测图1中的y1方向中的缺陷部分。检测更微小的布线图形的缺陷部分可能更加困难。另外，存在用于防止对电路延迟的影响的低介电常数的多孔绝缘膜。在这样的多孔绝缘膜中，布线的短路部分可以存在于多孔绝缘膜的内部的多孔部分。可能难以通过观察布线图形表面，检测这样的形成于多孔绝缘膜的内部的布线中的短路部分。
另外，例如，在使用上述测试图形70的检测方法的情况下，有必要通过在x2方向扫描断开的布线图形12来观察。因此，可能花费很长的时间来检测。
发明内容
因此，本发明的一般目的是提供新颖和有用的半导体器件、器件形成基片、布线连接测试方法和半导体器件的制造方法。
本发明的其它和更具体的目的是提供半导体器件、器件形成基片、布线连接测试方法和半导体器件的制造方法，由此可以快速有效地检测形成于基片上的布线图形的缺陷。
本发明的上述目的通过一种半导体器件实现，该半导体器件包括基片；形成于所述基片上的半导体元件；和布线连接测试结构，该布线连接测试结构形成于所述基片上，并且包括电子束照射区域，电子束照射所述电子束照射区域以测试布线连接；其中布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述多个第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域。
上述半导体器件具有这样的结构通过该结构可以快速有效地检测形成于基片上的布线图形的缺陷。
本发明的上述目的还可以通过器件形成基片实现，所述器件形成基片包括基片；形成于所述基片上的半导体器件；和布线连接测试结构，该布线连接测试结构形成于所述基片上，并且包括电子束照射区域，电子束照射所述电子束照射区域以测试布线连接；其中布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述多个第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域。
上述器件形成基片具有这样的结构，通过该结构可以快速有效地检测形成于基片上的布线图形的缺陷。
通过结合附图阅读下面的详细描述，本发明的其它目的、特征和优点将变得更清楚。
图1是示出了用于寻找布线的缺陷部分的相关技术测试图形的例子的第一示意图；图2是示出了用于寻找布线的缺陷部分的相关技术测试图形的例子的第二示意图；图3A是用于解释第一实施例的布线连接的测试方法的原理的第一示意图；图3B是示出了图3A中所示的结构的等效电路的示意图；图4A是用于解释第二实施例的布线连接的测试方法的原理的第一示意图；图4B是示出了图4A中所示的结构的等效电路的示意图；图5是示出了在电子束被照射到在基片上的绝缘层上形成的布线上的情况下布线的表面电势的变化的趋势的曲线图；图6A是示意性地示出了用于向布线表面照射电子束的方法的平面图；图6B是示出了对应于图6A所示的电子束的照射的VC的产生的状态的示意图；图6C是示出了对应于图6A所示的电子束的照射的布线的表面电势的变化的曲线图；图7是示意性地示出了第一实施例的布线连接测试结构的平面图；图8A是示出了图7中所示的布线连接测试结构的一部分的放大平面图；图8B是图8A中所示的结构的剖面图；图9是示意性地示出了第二实施例的布线连接测试结构的平面图；图10是示出了图9中所示的布线连接测试结构的一部分的放大图；图11A是图10中所示的结构的第一剖面图；图11B是图10中所示的结构的第二剖面图；图11C是图10中所示的结构的第三剖面图；图12A是示出了布线图形的VC的状态的第一示意图；图12B是示出了布线图形的VC的状态的第二示意图；图13A是示出了布线图形的VC的状态的第三示意图；图13B是示出了布线图形的VC的状态的第四示意图；图14是示意性地示出了第三实施例的具有布线连接测试结构的半导体器件的剖面图；图15A是整个硅基片的平面图；图15B是图15A中所示的硅基片的部分放大图；图16是示出了图14中所示的半导体器件的制造方法的例子的流程图；图17是通过使用大量半导体基片形成半导体器件的情况下的框图。
具体实施例方式
下面参照本发明的实施例的图3A到图17给出描述[第一实施例]图3A是用于解释第一实施例的布线连接的测试方法的原理的布线图形的第一示意图。图3B是示出了图3A中所示的结构的等效电路的示意图。
参照图3A，在该布线图形中，在绝缘层D1上形成布线图形L1，所述绝缘层D1形成于由例如Si(硅)构成的基片S1上。布线图形L1的周围被绝缘层D1绝缘，而布线图形L1的一个表面被暴露。另外，布线图形L1电容性地耦合到接地的基片S1。
在通过例如电子显微镜观察布线图形L1的暴露表面的情况下，电子束被照射到该表面，并且捕获从该表面发射的二次电子，使得可以形成布线表面的图像。在此情况下，如果布线图形L1被充电，则从表面发射的二次电子的数量改变，并且产生电压对比(VC)，使得图像密度大大改变。在此情况下，布线图形L1充电所需的电子束的照射量取决于布线图形L1的电容C1。
在本发明中，通过使用产生诸如VC之类的状态的变化来检测布线图形L1的短路缺陷的存在。例如，在本发明中，被检测的多个布线图形的周围被绝缘，从而在电浮动状态工作，并且所述多个布线图形具有不同的电容，使得有可能快速有效地检测多个布线图形之间的缺陷。
图4A是用于解释第二实施例的布线连接的测试方法的原理的布线图形的第一示意图。图4B是示出了图4A中所示的结构的等效电路的示意图。
参照图4A，在该布线图形中，在绝缘层D2上形成布线图形L2和L3，所述绝缘层D1形成于由例如Si构成的基片S2上。布线图形L2和L3具有不同的电容。布线图形L2和L3的周围被绝缘层D2绝缘，但是每个布线图形L2和L3的一个表面被暴露。另外，布线图形L2和L3电容性地耦合到接地的基片S2。
在通过例如电子显微镜观察布线图形L2的暴露表面的情况下，通过利用电子显微镜在纵向观察布线图形2，发现在指定的点布线图形2被充电，使得产生VC并且图像密度大大改变。
在此情况下，如果例如布线图形L2和L3在短路缺陷LP1处短路，则布线图形的电容改变，使得产生VC的部分改变。在本发明中，通过该现象检测布线图形被短路的部分。
图4B是示出了布线图形L2和L3被短路的情况的等效电路的示意图。在此情况下，布线图形的表面电势取决于电子束的照射量、布线图形L2的电容C2和布线图形L3的电容C3。
即，由于在照射电子束的情况下充电的产生的不同，在布线图形L2和L3产生短路的情况和不产生短路的情况之间，产生VC的状态是不同的。因此，有可能通过使用产生VC的状态的不同来快速有效地检测缺陷。
这样，在本发明的布线连接测试方法中，不需要对微小图形的细节的表面进行观察。因此，有可能容易地检测微小图形的布线的缺陷。另外，有可能检测不能通过布线表面的一般观测被容易地检测到的短路的缺陷，例如在绝缘层是例如多孔的情况下在绝缘层的内部形成的布线的短路的检测。
图5是示出了在电子束被照射到在基片上的绝缘层上形成的布线上的情况下布线的表面电势的变化的趋势的曲线图。
如图5所示，在布线电容很大的情况下，表面电势随着电子束的照射量(照射时间)的变化很缓慢。另一方面，在布线电容很小的情况下，表面电势随着电子束的照射量(照射时间)的变化很剧烈，充电状态由来自电子束的少量照射产生。
在本发明中，由于布线电容的差异而导致的布线的表面电势的变化的差异被认为是VC的产生的差异，由此检测到布线短路的缺陷。
图6A是示意性地示出了在本发明的布线连接测试方法中用于向布线表面照射电子束的方法的平面图。参照图6A，在电子束被照射到布线L0上的情况下，以下述方式依次照射电子束沿着箭头所示出的SC1方向横越布线L0，并沿着布线L0的纵向移动。
图6B是示出了对应于图6A所示的电子束的照射的VC的产生的状态的示意图。图6C是示出了对应于图6A所示的电子束的照射的布线的表面电势的变化的曲线图。
参照图6B和6C，随着通过利用电子显微镜观察，电子束照射到布线L0上，布线的表面电势如图6C所示变化。当电子束到达距离布线L0边缘的距离为Lx的部分时，产生VC，使得所观察到的图像密度(亮度)急剧变化。
接下来，参照图7讨论用于根据本发明实现布线连接的测试的详细的布线连接测试结构的配置的例子。图7是示意性地示出了第一实施例的布线连接测试结构的平面图。
参照图7，在形成于基片上的绝缘层上形成了多个布线结构。布线结构处于电浮动状态，并且布线结构的周围被绝缘。例如，第一布线结构由多个彼此平行的形成于绝缘层之上的布线图形LT1构成。对应于第一布线结构的第二布线结构具有多层布线结构，所述多层布线结构包括形成于相邻布线图形LT1之间并且长度小于布线图形LT1的长度的多个布线图形LT2。
布线图形LT2形成于相邻的多个布线图形LT1之间。布线图形LT2和布线图形LT1交替地排列在绝缘层上。相邻的布线图形LT1和LT2平行排列，并且位于布线图形1两侧的布线图形LT2被平行排列并具有例如相同的长度。
为了解释的方便，布线图形LT1或者LT2延伸的方向，即纵向，被设置为Y方向。垂直于Y方向的方向被称为X方向。
第二布线结构包括连接到布线图形LT2的下层的布线图形(图7中未示出)。形成在沿着x方向的基本同一直线上的布线图形LT2中的多个布线图形通过下层的布线图形彼此电连接。即，在X方向延伸的下层的布线图形形成于布线图形LT2的下层上。下层的布线图形电连接到在X方向排列的多个布线图形LT2。另外，沿Y方向在X方向的末端上成一条直线地形成布线图形LT3，该布线图形LT3通过下层的布线图形连接到布线图形LT2。
用于通过使用布线连接测试结构实现布线连接的测试的方法的例子如下。
通过使用例如扫描电子显微镜(SEM)依次在X方向观察在区域A1中的布线图形LT1的末端部分，从而检测产生VC的布线图形或者其产生VC的状态不同于其它布线图形的布线图形。
接下来，通过使用例如扫描电子显微镜(SEM)依次在Y方向观察在区域A2中的布线图形LT3的末端部分，从而检测产生VC的布线图形或者其产生VC的状态不同于其它布线图形的布线图形。
通过上述两种观察可以检测布线被短路的短路部分DE。在此情况下，即使短路是微小的或者不是位于表面上的，也可以快速有效地检测短路部分。
图8A是示出了图7中所示的布线连接测试结构的A0部分的放大平面图。
布线图形LT2和LT3通过布线图形LT1彼此面对。布线图形LT2和LT3通过布线图形LB1连接，所述布线图形LB1是布线图形LT2和LT3的下层的布线图形。在图7中省略了布线图形LB1的图示。
在此情况下，布线图形LB1和LT2或者布线图形LB1和LB3通过通路塞(通棒，via plug)(未示于图8A)被电连接。即，布线图形LB1、LT2和LT3形成第二布线结构LST2。布线图形LT1形成第一布线结构LST1。第一布线结构LST1和第二布线结构LST2与在基片上形成的绝缘层在电绝缘浮动状态下面对面地相对。图8B是沿着示于图8A的结构的线A-A的剖面图。
参照图8B，在由例如Si构成的基片Sub1上，在第一布线结构LST1和第二布线结构LST2的周围被绝缘层D1绝缘的状态下形成第一布线结构LST1和第二布线结构LST2。即，实际上在电浮动状态下形成第一布线结构LST1和第二布线结构LST2。
布线图形LB1和LT2或者布线图形LB1和LB3通过通路塞BP电连接。
例如，导电层ML1可以形成在基片Sub1和绝缘层D1之间。在此情况下，布线图形LB1被电容性地耦合到导电层ML1。
在导电层ML1是硅化物膜的情况下，有可能容易地形成导电层ML1。导电层ML1可以是金属硅化物膜，例如硅化钴膜。在基片上形成MOS晶体管的情况下，在源区或者漏区上形成硅化物膜的同时可以形成诸如硅化钴膜之类的金属硅化物膜。
接下来，参考图9讨论一种结构，在该结构中，在形成半导体器件的半导体基片上形成在第一实施例中讨论的布线连接测试结构。
图9是示意性地示出了第二实施例的布线连接测试结构100的平面图。
参考图9，该实施例的布线连接测试结构包括类似于示于图7中的布线连接测试结构的结构。在该实施例中，在绝缘层(未示于图9)上形成布线图形。该布线图形包括多个顶层布线图形lt和底层布线图形lb。顶层布线图形lt是其一个表面被暴露的布线图形。底层布线图形lb形成于顶层布线图形lt的下层。
通过多个顶布线图形lt和底布线图形lb的一部分形成对应于示于图8A到8B的布线连接结构LST1的布线连接结构。通过其它顶布线图形lt和底布线图形lb形成对应于示于图8A到8B的布线连接结构LST2的布线连接结构。
区域a2对应于示于图7的区域A1，并且区域a2是照射电子束以检测VC的区域。区域a3对应于示于图7的区域A2，并且区域a3是照射电子束以检测VC的区域。通过顶层布线图形lt，在区域a1中形成对应于示于图7的布线图形LT1和LT2的布线图形。在图9中所示的布线连接测试结构中，可以通过与示于图7的类似的方式实现布线连接的测试，来检测布线图形的缺陷部分。为了解释的方便，顶层布线lt延伸的方向被设置为y方向。垂直于y方向的方向，即底层布线lt延伸的方向被设置为x方向。
图10是示出了图9中所示的布线连接测试结构的一部分的放大图。在图10中，与上面已经讨论过的部分相同的部分用相同的标号表示，并且省略对它们的解释。
参照图10，在多个顶层布线图形lt中，平行排列并且在y方向具有最长长度的两个布线图形lt1的一个末端部分通过通路塞bp1连接到底层布线图形lb的布线图形lb1。另外，在布线图形lt1的另外的末端部分形成区域a1，在区域a1中通过电子显微镜检测VC的变化。在区域a1附近，布线图形lt1通过通路塞bp1被连接到另外的布线图形lb1。即，两个布线图形lt1通过通路塞bp1连接到两个布线图形lb1。这些布线图形和这些通路塞形成布线结构ST1。在此情况下，例如，布线图形lt1的宽度(x方向的长度)为100nm，长度(y方向的长度)为1300μm。布线图形lb1的宽度(y方向的长度)为2.5μm，长度(x方向的长度)为20μm。布线图形lb1被电容性地耦合到位于绝缘层的下层的基片或者在基片上形成的导电膜。
另外，作为顶层布线图形lt，在短条带(short strip)状态下形成长度小于布线图形lt1的长度的布线图形。例如，两个布线图形lt2在每个布线图形lt1的附近被形成，并且被提供在布线图形lt1的两侧以彼此面对。
底层布线图形lb内的布线图形lb2通过通路塞bp2连接到布线图形lt2。布线图形lb2垂直于布线图形lt2并在x方向延伸。布线图形lb2的x方向的一个末端部分通过通路塞bp3连接到布线图形lt3，该布线图形lt3是顶层布线图形。布线图形lt3沿着y方向被安排在区域a3中，使得通过电子显微镜观测检测VC的状态变化，其中在区域a3中检测VC。这样，通过布线图形lt2和lb2以及通路塞bp2和bp3形成布线结构ST2。
在此情况下，例如，布线图形lt2的宽度(x方向的长度)为100nm，长度(y方向的长度)为10μm。布线图形lt3的宽度(x方向的长度)为1.88μm，长度(y方向的长度)为10μm。布线图形lb2的宽度(y方向的长度)为200nm，长度(x方向的长度)为1000μm。通路塞bp1、bp2和bp3具有直径100nm。布线图形lb2被电容性地耦合到位于绝缘层的下层的基片或者在基片上形成的导电膜。
在上面讨论的该实施例的布线连接测试结构中，布线结构ST2的电容基本上是布线连接测试结构ST1的电容的10倍。
图11A是沿着图10中所示的结构的线B-B的剖面图。图11B是沿着图10中所示的结构的线C-C的剖面图。图11C是沿着图10中所示的结构的线D-D的剖面图。在图11A到图11C中，与上面讨论的部分相同的部分用相同的标号表示，并且省略对它们的解释。
参照图11A到图11C，形成布线结构ST1的布线图形和通路塞以及形成布线结构LST2的布线图形和通路塞被形成于在由例如Si之类的半导体材料构成的基片Sub上的绝缘层d1到d3上。即，在基片Sub上形成绝缘层d1。在堆叠于绝缘层d1上的绝缘层d2上构图并形成布线图形lb1和lb2。在堆叠于绝缘层d2上的绝缘层d3上形成布线图形lb1和lb2以及通路塞bp1、bp2和bp3。
可以在基片上形成由例如硅化钴构成的导电膜。在此情况下，图形布线lb1和lb2通过导电膜m被电容性地耦合到基片Sub。
下面讨论用于通过使用本实施例的布线连接测试结构100实现布线连接测试的方法的例子。
在该例子中，检测在布线图形lt1和lt2之间的布线缺陷(布线短路)。例如，通过使用针对抽取场(extracting field)的观测条件设置的扫描型电子显微镜，在多个布线图形的y方向依次进行VC检测，直到75nm处。更具体地说，在最小分辨率为100nm(像素)和电子束电流为100nA的条件下，在图9和图10所示的区域a1中的布线图形lt1的末端部分进行VC检测。在此情况下，优选地，在布线结构ST1不具有短路部分的情况下，当75像素(x方向100nm，y方向7.5μm)的电子束照射到布线图形lt1时，电子显微镜的图像的对比度反转。
在上述情况下，如果布线结构ST1不具有短路部分，更具体地说，如果布线图形lt1和lt2未短路，则如图12A所示，作为VC状态，在区域a2有许多暗区域。如果布线结构ST1有短路部分，则如图12B所示，作为VC状态，在区域a2中有许多亮区域。因此，有可能在多个布线图形lt1中指明具有短路缺陷的布线图形，即指明短路缺陷的x方向的坐标。
类似地，在区域a3中，对多个布线图形lt3进行类似的VC检测。在此情况下，在由于布线结构ST1和ST2之间的电容差，布线图形没有短路缺陷的情况下，如图13A所示，如果对布线图形lt3进行750像素(x方向1.88μm，y方向4μm)的电子束的扫描，则电子显微镜的图像的对比度反转。另外，因为存在连接在x方向延伸的布线图形lb2的布线图形lt2，所以对应于布线的短路部分的数量，对比度反转的位置改变。例如，如果有一个短路缺陷，则如图13B所示，对比度反转的位置被移动75像素(x方向1.88μm，y方向0.4μm)。如果还有短路缺陷，则对应于短路部分移动对比度反转的位置，使得指明缺陷位置的y坐标。这样就可以基于VC检测的结果检测产生布线的短路缺陷的部分在何处。
根据本实施例，可以快速有效地检测在基片上形成的布线图形的缺陷。更具体地，可以快速有效地检测这样的缺陷在绝缘层或者布线图形的表面观察的该缺陷的形状很微小，或者该缺陷是不出现在绝缘层或者布线图形的表面的短路缺陷。
由低介电常数材料构成并且经常用作层间电介质的绝缘层具有很低的机械强度。因此，在绝缘层内部可能产生微小的孔或者裂缝，使得在可以形成布线图形的情况下可能产生短路缺陷。在该实施例中，可以容易并且快速地检测不出现在绝缘层表面而是形成在绝缘层内部的短路缺陷。使用例如包括硅和碳的材料，例如SiC、SiCo或者SiCO(H)，作为低介电常数的材料。通过涂覆法、CVD法等形成这样的低介电常数材料。
可以使用例如内部多孔的多孔材料作为低介电常数材料，使得绝缘层的内部具有多孔的结构并可以降低介电常数。在此情况下，布线图形的短路缺陷可以存在于多孔材料中。因为在绝缘层中或者布线图形的表面不可能出现这样的短路缺陷，所以难以通过传统的技术发现短路缺陷。在该实施例中，可以容易并且快速地检测在由多孔材料构成的绝缘层中形成的布线图形的短路缺陷。
可以在半导体基片上形成第一或者第二实施例的布线连接测试结构，以形成半导体器件。在此情况下，本发明可以用于发现半导体器件的布线的连接状态。例如，可以在形成连接到半导体器件的多层布线结构的同时形成布线连接测试结构。
图14是示意性地示出了第三实施例的具有布线连接测试结构的半导体器件的剖面图。在图14中，与上面已经讨论过的部分相同的部分用相同的标号表示，并且省略对它们的解释。
参照图14，在本实施例的半导体器件100A中，在基片SUB上形成MOS晶体管Tr，其中在所述基片SUB上形成了图9或者图10所示的布线连接测试结构100。在图14中，只图示了半导体器件100的一部分，其它部分的图示被省略了。
在基片Sub上的被由STI(浅槽隔离)形成的元件分离隔离部分105分隔的元件形成区域中，由杂质扩散层构成的源区104a和漏区104b隔着沟道区域彼此面对。在沟道区域提供在栅绝缘膜101上形成的栅极102。在源区104a上形成硅化钴层ma，在漏区104b上形成硅化钴层mb。在绝缘层d1中形成由例如钨构成的接触塞106。
接触塞106连接到由例如Cu或者Al构成并且形成在绝缘层d2上的图形布线107。另外，布线图形107连接到由例如Cu构成并且形成在绝缘层d3中的通路塞108和布线图形109。
在此情况下，可以在形成导电层m的同时形成硅化钴层ma和mb。可以在形成图形布线lb1和lb2的同时形成图形布线107。可以在形成图形布线bp1、bp2和bp3的同时形成通路塞108。可以在形成图形布线lt1、lt2和lt3的同时形成图形布线109。这些可以在不同的步骤中形成。
另外，例如，如果需要，诸如上面讨论的MOS晶体管Tr之类的半导体器件或者布线连接测试结构100可以安排在基片Sub上的各种位置。
图15A是整个硅基片Sub的平面图。布线连接测试结构100可以安排在基片Sub上的各种位置。例如，优选地，在不形成半导体器件的周边部分形成布线连接测试结构100。图15B是图15A所示的硅基片Sub上的区域SA的部分放大图。例如，在基片Sub上有器件形成区域DV和划线(scribe line)SC。例如，在器件形成区域DV上形成半导体器件。线SC将器件区域DV分隔开，并且在切割器件区域DV时用作划线。例如，可以在器件区域DV或者划线SC中形成布线连接测试结构100。
在布线连接测试结构100形成于划线SC中的情况下，当切割器件区域DV并将其封装到半导体器件中时，布线连接测试结构100被切断。
图16是示出了图14所示的半导体器件的制造方法的例子的流程图。
参照图16，在步骤1中，通过指定的方法在图14所示的基片Sub上形成MOS晶体管Tr。
接下来，在步骤2a中，形成通过布线图形107和109以及通路塞108形成的连接到MOS晶体管Tr的多层布线结构。在步骤2b中，形成布线连接测试结构的布线图形lb1、lb2、lt1、lt2和lt3以及通路塞bp1、bp2和bp3。可以在形成布线连接测试结构的同时形成多层布线结构。
接下来，在步骤3，如第二实施例中所讨论的，进行布线连接的测试，并且确认布线的短路缺陷。接着，在步骤4，如果需要，进行封装处理，以完成半导体器件的制造。
图17是通过使用大量半导体基片形成半导体器件的情况下的框图。
参照图17，首先，在半导体器件和多层布线结构的生产线P1中，在基片上形成半导体器件例如图14所示的MOS晶体管Tr、多层结构和布线连接测试结构。
接下来，在其上形成半导体器件和布线连接测试结构的基片被传递到布线连接测试线T1，以通过使用扫描型电子显微镜检测在基片上形成的布线图形的短路缺陷，如在第二实施例中所讨论的。检测的结果被发送到控制设备C1。通过控制设备C1，执行对应于检测结果的对生产线P1的控制。在此情况下，作为控制的例子，使用反馈控制，通过该反馈控制，改变用于形成布线图形的制造工艺的条件，并且防止布线图形的短路缺陷。
另外，并不总是需要对在其上形成半导体器件的所有的基片实施布线连接的测试法。可以对选择的基片实施测试法。另外，在包括指定数目的基片的状态下，可以只对在其上形成布线连接测试结构的基片实施布线连接测试。在此情况下，在其上形成布线连接测试结构的基片可以用作专用于布线连接测试的基片。不必在布线连接测试结构形成于其上的基片上形成半导体器件。
本发明不限于这些实施例，可以不偏离本发明的范围而作出各种变化和修改。
本专利申请基于2005年2月9日提交的日本专利申请No.2005-033549并要求其优先权，并且通过引用将该申请的全部内容结合于此。
权利要求
1.一种半导体器件，包括基片；形成于所述基片上的半导体元件；和布线连接测试结构，该布线连接测试结构形成于所述基片上，并且包括电子束照射区域，电子束照射所述电子束照射区域以测试布线连接；其中布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述多个第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域。
2.如权利要求1所述的半导体器件，其中在垂直于所述第一图形布线的方向上形成所述第三图形布线。
3.如权利要求1所述的半导体器件，其中在每相邻两个所述第一图形布线之间形成多个所述第二图形布线。
4.如权利要求3所述的半导体器件，其中对应于所述多个第二图形布线，形成多个所述第三图形布线和多个所述第四图形布线。
5.如权利要求1所述的半导体器件，其中多个所述第二图形布线被连接到所述第三图形布线。
6.如权利要求1所述的半导体器件，其中所述第一图形布线和互相连接的第二和第三图形布线被电容性地耦合到所述基片。
7.如权利要求6所述的半导体器件，其中所述第一图形布线的电容小于所述互相连接的第二和第三图形布线的电容。
8.如权利要求6所述的半导体器件，其中在所述基片上形成导电膜；并且所述第一图形布线和互相连接的所述第二和第三图形布线通过所述导电膜被电容性地耦合到所述基片。
9.如权利要求8所述的半导体器件，其中所述导电膜是金属硅化物膜。
10.如权利要求1所述的半导体器件，其中在所述第一图形布线的下层形成另一个第四图形布线，所述多个第一布线图形通过所述另一个第四图形布线互相连接。
11.如权利要求1所述的半导体器件，其中所述绝缘膜由多孔材料构成。
12.一种器件形成基片，包括基片；形成于所述基片上的半导体器件；和布线连接测试结构，该布线连接测试结构形成于所述基片上，并且包括电子束照射区域，电子束照射所述电子束照射区域以测试布线连接；其中布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述多个第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域。
13.如权利要求12所述的器件形成基片，其中在所述基片上的划线中形成所述布线连接测试结构。
14.一种布线连接测试方法，该方法使用形成于基片上并包括电子束照射区域的布线连接测试结构，所述布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域；所述布线连接测试方法包括第一步骤将电子束照射到所述第一图形布线上以检测二次电子的发射；和第二步骤将电子束照射到所述第四图形布线上以检测另外的二次电子的发射。
15.如权利要求14所述的布线连接测试方法，其中在垂直于所述第一图形布线的方向上形成所述第三图形布线。
16.如权利要求14所述的布线连接测试方法，其中在每相邻两个所述第一图形布线之间形成多个所述第二图形布线。
17.如权利要求16所述的布线连接测试方法，其中对应于所述多个第二图形布线，形成多个所述第三图形布线和多个所述第四图形布线。
18.如权利要求14所述的布线连接测试方法，其中，在所述第一步骤中，所述电子束被依次照射到所述多个第一布线图形上，以检测所述二次电子的发射。
19.如权利要求14所述的布线连接测试方法，其中，在所述第二步骤中，所述电子束被依次照射到所述多个第四布线图形上，以检测所述另外的二次电子的发射。
20.一种半导体器件的制造方法，所述制造方法使用布线连接测试方法，所述布线连接测试方法使用形成于基片上并包括电子束照射区域的布线连接测试结构，所述布线连接测试结构包括形成于所述基片上的绝缘层；多个第一图形布线，所述第一图形布线平行地形成于所述绝缘层上，并且所述第一图形布线包括所述电子束照射区域；形成于所述第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于所述第二图形布线的下层上并且被连接到所述第二图形布线；和第四图形布线，该第四图形布线形成于所述第三图形布线的上层上，并且被连接到所述第三图形布线，并且具有所述电子束照射区域；所述布线连接测试方法包括第一步骤将电子束照射到所述第一图形布线上以检测二次电子的发射；和第二步骤将电子束照射到所述第四图形布线上以检测另外的二次电子的发射；所述制造方法包括在所述基片上形成半导体器件的步骤；在所述基片上形成所述布线连接测试结构的步骤；通过所述布线连接测试方法实施所述布线连接测试的步骤；和反馈步骤，该反馈步骤基于所述布线连接测试的结果来控制形成所述半导体器件的步骤。
全文摘要
本发明涉及半导体器件及制造方法、器件形成基片和布线连接测试法。半导体器件包括基片；形成于基片上的半导体元件；和布线连接测试结构，该布线连接测试结构形成于基片上，并且包括电子束照射区域，电子束照射所述电子束照射区域以测试布线连接。布线连接测试结构包括形成于基片上的绝缘层；多个第一图形布线，所述多个第一图形布线平行地形成于所述绝缘层上，并且包括所述电子束照射区域；形成于第一图形布线之间的第二图形布线；第三图形布线，该第三图形布线形成于第二图形布线的下层并且被连接到第二图形布线；和第四图形布线，该第四图形布线形成于第三图形布线的上层，并且被连接到第三图形布线，并且具有电子束照射区域。
文档编号H01L21/66GK1818669SQ20051007279
公开日2006年8月16日 申请日期2005年5月20日 优先权日2005年2月9日
发明者松宮康夫 申请人:富士通株式会社