专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件，特别是关于具有埋入布线构造的半导体器件及其制造方法。
背景技术：
一般地说，现有进行半导体集成电路元件间连接的金属布线，是用光刻和各向异性蚀刻法，把绝缘膜上成膜的Al等金属膜制成图形来形成。然而，因为伴随元件微细化而使布线的线条/间隔微细化，把绝缘膜埋入形成图形的布线间隔也不断困难起来。于是，现在已经采用，在绝缘膜上加工布线沟，用电镀法把Cu等埋入到该布线沟内的镶嵌法，代替现有Al布线的形成方法。
并且，集成电路内需要很大容量时，也在绝缘膜上的布线区域内，进行形成由金属(M)/绝缘膜(I)/金属(M)的叠层构造而成的MIM电容器而不用现有的硅/绝缘膜/硅形成的电容器。这时，与布线同时形成MIM电容的电极是理想的。
图13～图16表示与用镶嵌法的Cu布线同时形成MIM电容的工序例。作为利用这样的工序例，例如，有特开2001-36010号公报上记载的技术。如图13所示，在硅衬底1上边形成的绝缘膜2上，用各向异性蚀刻法，与布线沟3a同时在电容区域形成沟3b。而且，在图未示出的阻挡金属层形成后，用镀铜法，如图14所示与布线4a同时分别形成电容下部电极4b，分别埋入沟3a、3b内，进而层叠形成SiN等的电容绝缘膜5和TiN等的上部电极膜6。通过顺序蚀刻该上部电极膜6和电容绝缘膜5，如图15所示形成电容。进而，如图16所示，淀积层间绝缘膜7，其上再次用镶嵌法，埋入形成需要的接触部8a、8b和上部布线9。就这样现有的Cu镶嵌法而言，存在如下的问题。
①如图15所示，电容是在突出的状态下形成的。因此，图16所示的层间绝缘膜7，在成膜后需要进行平坦化处理。最初的Cu镶嵌布线的埋入也需要平坦化处理，所以需要至少两次平坦化工序。具体地说，为了使其平坦化，使用化学机械研磨(CMP)处理。②如图16所示，上部布线9的接触部8a、8b深度不同，接触孔形成时，浅的一方发生过量蚀刻，为了抑制蚀刻衬底，就需要绝缘膜与其衬底间很大的蚀刻选择比。
③用各向异性蚀刻法形成上部布线的接触孔之际，接触孔上露出Cu布线4a表面受氧化，容易增加电阻。
发明内容
本发明一个方面的半导体器件具有半导体衬底；该半导体衬底上形成的绝缘膜；该绝缘膜上形成的第1沟内埋入的布线，使其表面实质上成为平坦；由在幅度比绝缘膜上形成的第1沟还宽的第2沟内埋入使其表面实质上成为平坦那样的，与布线材料相同的第1导体膜、电容绝缘膜以及第2导体膜的层叠构成的电容，上述电容的上面和上述布线的上面为高度相同；并且，还具有覆盖上述布线和上述电容的层间绝缘膜，在该层间绝缘膜中形成的布线用沟和接触孔以及埋入在上述布线用沟和接触孔中的第3导体膜。
本发明另一方面的半导体器件的制造方法具有在半导体衬底上的绝缘膜的布线区域形成第1沟，在电容区域上形成幅度比第1沟要宽的第2沟的工序；在形成第1和第2沟的绝缘膜上边，淀积第1导体膜，使其完全填埋第1沟，填埋第2沟到中途的工序；在导体膜上边淀积电容绝缘膜使其填埋到第2沟中途的工序；在电容绝缘膜上边淀积第2导体膜，使其完全填埋第2沟的工序；研磨第2导体膜、电容绝缘膜和第1导体膜的叠层膜直到使绝缘膜露出，第1沟内埋入第1导体膜的布线，在第2沟内埋入第1导体膜、电容绝缘膜和由第2导体膜而构成电容的工序；形成覆盖上述布线和上述电容的层间绝缘膜的工序；在上述层间绝缘膜中形成布线用沟和接触孔的工序；以及埋入在上述布线用沟和上述接触孔中而形成第3导体膜的工序。
本发明又一个方面的半导体器件具有半导体衬底，在该半导体衬底上形成的绝缘膜，在该绝缘膜上形成的接触部作为宽度宽的布线沟内埋入的第1导体膜的布线；该布线，在接触部的中央部具有第2导体膜选择性地覆盖第1导体膜上面的结构，除接触部以外，第1导体膜具有实质上平坦地埋入布线沟的构造。
本发明又一方面的半导体器件的制造方法具有在半导体衬底上的绝缘膜上形成具有宽度窄的布线部和与其连续的宽度宽的接触部的沟的工序；在形成有沟的绝缘膜上边淀积第1导体膜，使其完全填埋布线部，填埋接触部到中途的工序；在第1导体膜上边淀积第2导体膜，使其完全填埋接触部的工序；研磨第1导体膜和第2导体膜，并形成第1导体膜埋入布线部，第1导体膜和第2导体膜的叠层膜埋入接触部的布线工序；形成覆盖上述布线的层间绝缘膜的工序；在上述层间绝缘膜中形成布线用沟和接触孔的工序；以及填埋上述布线用沟和上述接触孔而形成第3导体膜的工序。。
图1A是表示本发明实施方案的沟形成工序的平面图。
图1B是图1A的I-I′剖面图。
图2是表示该实施方案的导体膜/电容绝缘膜/导体膜的叠层工序剖面图。
图3A是表示该实施方案的平坦化工序的平面图。
图3B是图3A的I-I′剖面图。
图4是表示该实施方案的上部布线形成工序的剖面图。
图5是表示另一个实施方案的沟形成工序的剖面图。
图6是表示该实施方案的导体膜/电容绝缘膜/导体膜的叠层工序剖面图。
图7是表示该实施方案的平坦化工序的剖面图。
图8是表示该实施方案的上部布线形成工序的剖面图。
图9A是表示另一个实施方案的沟形成工序的平面图。
图9B是图9A的I-I′和II-II′剖面图。
图10是表示该实施方案的导体膜叠层工序的剖面图。
图11A是表示该实施方案的平坦化工序的平面图。
图11B是表示该实施方案的平坦化工序的剖面图。
图12是表示该实施方案的上部布线形成工序的剖面图。
图13是表示现有例的布线沟形成工序的剖面图。
图14是表示该现有例的导体膜/电容绝缘膜/导体膜的叠层工序剖面图。
图15是表示该现有例的电容形成工序的剖面图。
图16是表示该现有例的上部布线形成工序的剖面图。
具体实施例方式
以下，参照附图，说明本发明的实施方案。
图1A和图1B是在硅衬底11上边形成的氧化硅膜等的绝缘膜12上，形成了布线和电容用沟13a、13b的状态平面图及其I-I′剖面图。与布线区域的沟13a比较，电容区域的沟13b，其宽度大而且深。因此，为了形成这些沟，应该进行2次的光刻和各向异性蚀刻。
具体点说，例如，布线用的沟13a为宽度0.2μm，深度为0.4μm，电容区域的沟13b随需要的电容容量而不同，宽度约10μm到100μm，深度为对整个电容一般需要的值。另外，在从电容下部电极来的作为引出布线部分的区域，形成与布线区域同样的宽度和深度的布线沟13c。
而后，如图2所示，顺序淀积第1导体膜14、电容绝缘膜15和第2导体膜16。第1导体膜14是用电镀法制成的Cu膜。具体点说，电镀前，用PVD法，淀积图未示出的TaN膜(阻挡金属膜)和Cu膜，将其作为电极电镀Cu膜。该第1导体膜14需要完全填埋布线区域的沟13a的厚度，具体点说，就是布线用沟13a深度以上的厚度。电容区域的沟13b为用第1导体膜14只填埋到中途的状态。
电容绝缘膜15是，例如约0.1μm的SiN膜，第2导体膜16是例如约0.15μm的TiN膜。这些都是用CVD法淀积的。在这里，必要的条件就是，在淀积了电容绝缘膜15的阶段，电容区域的沟13b在深度方向也未完全填埋。
而后，进行平坦化处理。即，用CMP法，研磨第2导体膜16、电容绝缘膜15和第1导体膜14，直到绝缘膜12的表面露出来。图3A和图3B是表示这样得到的状态平面图及其I-I′剖面图。窄的沟13a内，平坦地填埋只由第1导体膜14形成的布线14a。电容区域的沟13b内，平坦地填埋由第1导体膜14形成的下部电极14b及由电容绝缘膜15和第2导体膜16形成的上部电极构成的电容。连接于电容的下部电极14b的布线14c，与布线14a同样，只由第1导体膜14构成布线。第2导体膜16的上面是与布线14a的上面相同高度。沟13b内的第1导体膜14(即电容的下部电极14b)和电容绝缘膜15的剖面分别成为凹形。
然后，根据需要，在形成图未示出的防止Cu扩散用绝缘膜后，如图4所示淀积层间绝缘膜17，其上用各向异性蚀刻法形成布线沟18和接触孔19a、19b，埋入第3导体膜20。该第3导体膜20也用电镀法制成Cu膜。具体点说，用PVD法淀积图未示出的TaN膜和Cu膜以后，将其作为电极电镀Cu膜。另外，接触孔19b的深度是与接触孔19a的设定相同。
如果按照本实施方案，因为共同平坦地埋入电容和布线，图4所示的层间绝缘膜17就不需要进行平坦化处理。因此，与现有技术相比，平坦化工序变小。而且，由于电容没有突出来，图4所示的接触孔19a、19b变成相同深度，不发生过量蚀刻而造成损伤，就能形成接触孔。
实施方案1中，使布线埋入用沟和电容埋入用沟的深度不同，即使沟的深度相同，也能得到同样构造。利用图5～图8说明这样的实施方案。另外，给与前面实施方案对应的部分添加相同标号。
如图5所示，在硅衬底11上边形成的绝缘膜12上，形成布线埋入用的沟13a和电容埋入用的沟13b。布线用沟13a的宽度设为例如0.2μm，电容用沟13b的宽度设为，按电容容量约需要的10μm到100μm。并且，沟13a、13b的深度设定为填埋全体电容需要的相同深度，例如约0.4μm，因此通过一次各向异性蚀刻来形成。
然后，如图6所示，顺序淀积第1导体膜14、电容绝缘膜15和第2导体膜16。第1导体膜14是用电镀法产生的Cu膜。具体点说，电镀前，用PVD法，淀积图未示出的TaN膜和Cu膜，将其作为电极电镀Cu膜。该第1导体膜14要使其完全填埋布线区域的沟13a，具体点说，把第1导体膜14制成布线区域的沟13a宽度的1/2以上的厚度。另外，布线区域的沟13a宽度窄而且深，填埋性很差。因此，电镀液中添加填埋促进剂，设法使其完全填埋沟13a。电容区域的沟13b成为用第1导体膜14只填埋到中途的状态。
电容绝缘膜15是，例如是约0.1μm的SiN膜，第2导体膜16是例如约0.15μm的TiN膜。这些都是用CVD法淀积的。在这里，必要的条件就是，即使在淀积电容绝缘膜15的阶段，电容区域的沟13b在深度方向也未完全填埋。
而后，进行平坦化处理。即，如图7所示，用CMP法研磨第2导体膜16、电容绝缘膜15和第1导体膜14，直到绝缘膜12的表面露出来为止。因此，窄的沟13a内，平坦地填埋只由第1导体膜14形成的布线14a。电容区域的沟13b内，平坦地填埋由第1导体膜14形成的下部电极14b及由电容绝缘膜15和第2导体膜16形成的上部电极构成的电容。
然后，根据需要，在形成图未示出的防止Cu扩散用绝缘膜后，如图8所示，淀积层间绝缘膜17，其上用各向异性蚀刻法，形成布线沟18和接触孔19a、19b，埋入第3导体膜20。该第3导体膜20也为用电镀法制成的Cu膜。具体点说，用PVD法，淀积图未示出的TaN膜和Cu膜以后，将其作为电极来电镀Cu膜。
如果按照本实施方案，因为共同平坦地埋入电容和布线，图8所示的层间绝缘膜17就不需要进行平坦化处理。因此，与现有技术相比，平坦化工序变少。而且，由于电容没有突出来，图8所示的接触孔19a、19b成为相同深度，不发生过量蚀刻造成的损伤，就能形成接触孔。
其次，参照图9A～图12，说明谋求Cu镶嵌布线中成为问题的防止布线接触部氧化的实施方案。图9A是布线沟形成时的平面图，图9B是其I-I′和II-II′剖面图。硅衬底21上边形成的绝缘膜22上，用各向异性蚀刻法，形成布线沟23(23a、23b)。与布线部的沟23a相比，接触部的沟23b形成较宽。
然后，如图10所示，淀积布线用的第1导体膜24，进而淀积抗氧化性能优良的第2导体膜25。第1导体膜24是用电镀法的Cu膜。具体点说，在电镀前，用PVD法，淀积图未示出的TaN膜和Cu膜，将其作为电极来电镀Cu膜。该第1导体膜24完全填埋布线部的沟23a，接触部的沟23b要使其填埋到中途。第2导体膜25例如是由CVD法形成的TiN膜。
而后，进行平坦化处理。即，如图11A和图11B所示，用CMP法，研磨第2导体膜25和第1导体膜24，直到绝缘膜22的表面露出来。由此，宽度窄的沟23a内，平坦地只由第1导体膜24形成的布线填埋。宽度宽的接触部沟23b内，在由第1导体膜24形成布线的表面中央，获得选择性保留第2导体膜25的状态。位于接触部的第2导体膜25的上面，与接触部以外的第1导体膜24的上面高度相同。位于接触部的第1导体膜24的剖面成为凹形。
然后，根据需要，在形成图未示出的防止Cu扩散用绝缘膜后，如图12所示，淀积层间绝缘膜26，其上用各向异性蚀刻法形成布线沟27和接触孔28，埋入第3导体膜29。该第3导体膜29也为用电镀法制成的Cu膜。具体点说，用PVD法，淀积图未示出的TaN膜和Cu膜以后，将其作为电极来电镀Cu膜。连接接触部的导体膜埋入的接触孔28的直径比第2导体膜25宽度要小。
如以上一样按照本实施方案，可只在Cu布线的接触部，形成抗氧化性能优良的TiN膜。其结果，能够防止接触孔形成后的Cu布线的氧化，实现低电阻稳定的接触。
另外，为了改善Cu埋入布线接触部的耐腐蚀性能，以往提出把布线制成叠层构造。该方法，首先平坦地给布线沟内埋入Cu膜，然后用湿式蚀刻法对Cu膜表面切槽。而且，用CVD等法形成TiN膜并进行平坦化。但是该方法中，为了切槽蚀刻整个埋入Cu布线，整个布线Cu膜将变薄，布线电阻就提高了。对于本实施方案的情况来说，只有接触部，在Cu埋入布线的中央部成为留下TiN膜的状态，因而不会提高布线电阻，这一点上是优越的。
本实施方案也可以实施前面实施方案1、2中说明的包含MIM电容的布线构造。但是这时，需要使其不在布线接触部留下电容绝缘膜，就进入电容绝缘膜的蚀刻工序。
并且，当然，就连本实施方案中同时形成的布线和布线接触部，也都可以是具有与上部布线同样的双镶嵌布线构造。
进而，实施方案1～3中，也可以使用Ti、Ta、TaN、W、WN等作为第2导体膜来代替TiN。
如以上叙述的一样，按照本发明，可以获得具有令人满意的镶嵌布线构造的半导体器件。
虽然参照各个实施方案，已经具体显示和说明了本发明的内容，但是本领域普通技术人员都应该知道，形式和细节上的各种修改不可能脱离本发明构思、保护范围和技术。
权利要求
1.一种半导体器件，其特征在于包括半导体衬底；在该半导体衬底上边形成的绝缘膜；和在将该绝缘膜上形成的接触部作为宽度宽的布线沟中，平坦地埋入的布线；上述布线，至少在上述接触部中，由第1导体膜和覆盖其上面的一部分的第2导体膜的叠层结构构成，在上述接触部以外，仅由上述第1导体膜构成，并且，上述接触部的中央部的上述第2导体膜的上面与上述接触部以外的上述第1导体膜的上面高度相同。
2.根据权利要求1所述的半导体器件，其中与上述接触部连接的导体膜埋入的孔的直径比上述第2导体膜的宽度要小。
3.根据权利要求1所述的半导体器件，其中上述接触部的上述第1导体膜剖面为凹形。
4.根据权利要求1所述的半导体器件，其中上述第1导体膜是Cu膜，上述第2导体膜是从Ti、TiN、Ta、TaN、W、WN中选择的至少一种的膜。
5.一种半导体器件的制造方法，包括在半导体衬底上边的绝缘膜上形成具有宽度窄的布线部和与其连续的宽度宽的接触部的沟的工序；在形成了上述沟的上述绝缘膜上淀积第1导体膜，使其完全填埋上述布线部，且填埋上述接触部到中途的工序；在上述第1导体膜上边淀积第2导体膜，使其完全填埋上述接触部的工序；研磨上述第2导体膜和第1导体膜，并形成把第1导体膜埋入上述布线部，把第1导体膜和第2导体膜的叠层膜埋入上述接触部的布线的工序；形成覆盖上述布线的层间绝缘膜的工序；在上述层间绝缘膜中形成布线用沟和接触孔的工序；以及填埋上述布线用沟和上述接触孔而形成第3导体膜的工序。
6.根据权利要求5所述的半导体器件的制造方法，其中上述第1导体膜是用电镀法形成的Cu膜，上述第2导体膜是从用CVD法形成的Ti膜、TiN膜、Ta膜、TaN膜、W膜或WN膜中选择的至少一种膜。
全文摘要
半导体衬底上边绝缘膜的布线区域上形成第1沟，电容区域上形成宽度比第1沟宽的第2沟。而且，淀积第1导体膜使其完全填埋第1沟，填埋第2沟到中途。进而，淀积电容绝缘膜使其填埋到第2沟的中途，其上淀积第2导体膜完全填埋第2沟。研磨第2导体膜、电容绝缘膜和第1导体膜的叠层膜直到绝缘膜露出，给第1沟内埋入由第1导体膜形成的布线和给第2沟内埋入由第1导体膜、电容绝缘膜和第2导体膜构成的电容。
文档编号H01L21/768GK1716588SQ200510073208
公开日2006年1月4日 申请日期2002年9月11日 优先权日2001年9月12日
发明者秋山和隆 申请人:株式会社东芝