专利名称：固体摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置，特别是涉及包含在半导体基板上形成的杂质区域的固体摄像装置。
背景技术：
以往，常见包含在半导体基板上形成的杂质区域的固体摄像装置。这样的固体摄像装置例如在特开2001-291859号公报中公开。
在上述特开2001-291859号公报所公开的固体摄像装置中，形成用于在距半导体基板表面规定深度的区域形成存储电子的电势凹部的n型杂质区域(电荷存储区域)，同时通过在比该n型杂质区域更深的小区域，形成具有比n型杂质区域的杂质浓度更高的杂质浓度的n+型杂质区域，从而使电势凹部的深度增大，并由此增大电子存储量。即在上述特开2001-291859号公报中，电荷存储区域由形成于半导体基板表面上的n型杂质区域及n+型杂质区域这两个杂质区域形成，同时，在半导体基板表面侧配置杂质浓度高的n+型杂质区域。在该特开2001-291859号公报所公开的固体摄像装置中，存在当电子传输时，因电子与存在于半导体基板表面附近的空穴再结合而导致电子的传输效率下降的情况。在这种情况下，如果使n型杂质区域或n+型杂质区域的至少任何一方杂质浓度增加，则可将存储电子的电势凹部位置由半导体基板表面延伸至更深的位置，故可抑制当电子传输时电子与存在于半导体基板表面附近的空穴再结合。由此，可抑制电子传输效率降低。
但是，在上述特开2001-291859号公报所公开的固体摄像装置中，在使位于半导体基板表面侧(浅侧)的n+型杂质区域的杂质浓度增加时，会因半导体基板表面的杂质浓度增加而引起半导体基板表面的电势增加，故存在因栅极电压在半导体基板表面产生的电场变大的问题。因此，由半导体基板表面的电场，会引出更多的热激励电子，故存在暗电流增大的问题。而且，在上述特开2001-291859号公报所公开的固体摄像装置中，在使位于半导体基板表面相反侧(深侧)的n型杂质区域的杂质浓度增加时，由于曲率大、且形成幅度宽的电势凹部，故存在为了传送存储在该电势凹部的电子而需要大的栅极电压的问题。因此，存在耗电大的问题。
发明内容
本发明是为了解决上述课题而进行的，本发明的目的之一是提供一种既可抑制暗电流及耗电增大，又可抑制电子传输效率降低的固体摄像装置。
为了达到上述目的，本发明的第1局面的固体摄像装置具有半导体基板；和电荷存储区域，其包含距半导体基板的主表面具有第1深度的第1导电型的第1杂质区域；具有比第1杂质区域的第1深度还大的第2深度，同时还具有比第1杂质区域的杂质浓度还低的杂质浓度的第1导电型的第2杂质区域；以及具有比半导体基板的第1杂质区域的第1深度还大、且比第2杂质区域的第2深度还小的第3深度的第1导电型的第3杂质区域。
在由该第1局面形成的固体摄像装置中，如上所述，通过将具有比第1杂质区域的第1深度还大、且比第2杂质区域的第2深度还小的第3深度的第1导电型的第3杂质区域，设置在电荷存储区域中，从而与不设置第3杂质区域的情况相比，可以使电荷存储区域的第1导电型的杂质浓度增加，故可使存储电子的电势凹部从半导体基板的主表面向更深的位置扩展。由此，可抑制在电子传输时、电子与存在于半导体基板主表面附近的空穴再结合，故可抑制电子传输效率的降低。而且，通过在比半导体基板的第1杂质区域还深的区域形成第3杂质区域而使电荷存储区域的第1导电型杂质浓度增加，由此，与通过使位于半导体基板的主表面侧(浅侧)的第1杂质区域的杂质浓度增加来使电荷存储区域的第1导电型杂质浓度增加的情况相比，可抑制半导体基板的主表面侧的杂质浓度增大。由此，与使第1杂质区域的杂质浓度增加的情况相比，可抑制半导体基板的主表面的电势增大，故可抑制因栅极电压而在半导体基板主表面产生的电场变大。因此，可抑制由半导体基板主表面的电场引起的热激励电子的量增大，故可抑制暗电流增大。再者，通过在比半导体基板的第2杂质区域还浅的区域形成第3杂质区域而使电荷存储区域的第1导电型杂质浓度增加，由此，与通过使比第3杂质区深度还大的第2杂质区域的杂质浓度增加而使电荷存储区域的第1导电型杂质浓度增加的情况相比，可抑制存储电子的电势凹部的曲率及幅度增大。由此，可抑制传输存储在电势凹部的电子所需的栅极电压增大，故可抑制耗电增大。
在根据上述第1局面的固体摄像装置中，优选包含第1杂质区域、第2杂质区域和第3杂质区域的电荷存储区域形成在摄像部中。根据这样的构成，在摄像部，在抑制暗电流及耗电增大的同时，可抑制电子传输效率的降低。
在根据上述第1局面的固体摄像装置中，优选第3杂质区域具有比第1杂质区域的杂质浓度还低、且比第2杂质区域的杂质浓度还高的杂质浓度。根据该构成，通过使具有比第1杂质区域的深度还大的深度的第3杂质区域构成为具有比第1杂质区域的杂质浓度还低的杂质浓度，从而可容易地抑制半导体基板主表面的杂质浓度增大。而且，通过使具有比第2杂质区域的深度还小的深度的第3杂质区域构成为具有比第2杂质区域的杂质浓度还高的杂质浓度，从而可容易地抑制存储电子的电势凹部的曲率及幅度增大。在这种情况下，所谓的第1杂质区域、第2杂质区域和第3杂质区域是n型，第3杂质区域也可具有比第1杂质区域的n型杂质浓度还低、且比第2杂质区域的n型杂质浓度还高的n型杂质浓度。
在根据上述第1局面的固体摄像装置中，最好是第3杂质区域在半导体基板的主表面具有最大的杂质浓度。根据该构成，与第3杂质区域在比半导体基板的主表面还深的位置具有最大的杂质浓度的情况相比，可进一步抑制存储电子的电势凹部的曲率及幅度增大。
在根据上述第1局面的固体摄像装置中，最好是还具备形成在半导体基板上、用于分离多个像素的多个第2导电型沟道截断区域，第1导电型的第1杂质区域及第1导电型的第3杂质区域在半导体基板的第2导电型沟道截断区域以外的区域形成。根据该构成，在形成第1杂质区域及第3杂质区域时，可抑制第1杂质区域及第3杂质区域的第1导电型杂质被导入第2导电型沟道截断区域。由此，可抑制因为第1导电型杂质被导入第2导电型沟道截断区域，通过沟道截断区域邻接的像素间的电势势垒的高度变小，故可抑制电子从规定的像素通过沟道截断区域流出到邻接的其他像素。
在包含上述沟道截断区域的固体摄像装置中，最好在第1导电型的第1杂质区域和第2导电型沟道截断区域间的区域内形成有第1导电型的第3杂质区域。根据该构成，由第1导电型的第3杂质区域，可降低从第2导电型的沟道截断区域施加到第1导电型的电荷存储区域的电场。由此，可抑制因来自第2导电型沟道截断区域的电场而使沟道幅度变短的现象(狭沟道效应)，故可进一步抑制电子传输效率的降低。
在包含上述沟道截断区域的固体摄像装置中，第1导电型的第2杂质区域的第2深度，比第2导电型沟道截断区域的深度还大，第1导电型的第2杂质区域不仅在半导体基板的第1杂质区域及第3杂质区域形成的区域形成，而且，也可形成在半导体基板的第2导电型沟道截断区域形成的区域中。
在包含上述沟道截断区域的固体摄像装置中，最好是第2导电型沟道截断区域在与电荷传送方向交叉的方向隔规定的间隔形成多个，以便沿电荷的传输方向延伸，第1导电型的第1杂质区域、第1导电型的第2杂质区域及第1导电型的第3杂质区域在邻接的沟道截断区域间的区域，沿电荷的传输方向形成。根据该构成，通过沿电荷的传输方向形成的第1杂质区域、第2杂质区域及第3杂质区域可有效抑制电子传输效率的降低。
在包含上述沟道截断区域的固体摄像装置中，最好是在半导体基板主表面上的、形成第1杂质区域、第2杂质区域及第3杂质区域和沟道截断区域的区域上，还具有在电荷传送方向隔规定的间隔形成的多个传送电极。根据该构成，由传送电极传送电子，同时由第1杂质区域、第2杂质区域及第3杂质区域可抑制电子传送效率的降低。
在根据上述第1局面的固体摄像装置中，最好第3杂质区域所含有的第1导电型杂质的质量数比第1杂质区域所含有的第1导电型杂质的质量数还小。如这样构成，则第3杂质区域所含有的第1导电型杂质比第1杂质区域所含有的第1导电型杂质还容易热扩散，故在半导体基板的相同区域中，在导入第1杂质区域所含有的第1导电型杂质和第3杂质区域所含有的第1导电型杂质后，如果进行热处理，则可容易地在比半导体基板的第1杂质区域还深的区域中形成第3杂质区域。
此时，第3杂质区域所含有的第1导电型杂质是P(磷)，第1杂质区域含有的第1导电型杂质也可以是As。
在根据上述第1局面的固体摄像装置中，最好半导体基板具有第1导电型，在第1导电型的半导体基板的主表面，还包括形成为具有距半导体基板的主表面比电荷存储区域的第2杂质区域的第2深度还大的第4深度的第2导电型的第4杂质区域，在第2导电型的第4杂质区域的主表面上，形成有第1导电型的第1杂质区域、第1导电型的第2杂质区域以及第1导电型的第3杂质区域。如此构成，可将从存储电子的第1～第3杂质区域的电势井溢出的电子通过第2导电型的第4杂质区域吸引到第1导电型的半导体基板侧。
根据该发明的第2局面的固体摄像装置，其中具有n型半导体基板；电荷存储区域，其包含距n型半导体基板的主表面具有第1深度的n型第1杂质区域；具有比n型第1杂质区域的第1深度还大的第2深度的同时，还具有比n型第1杂质区域的杂质浓度还低的杂质浓度的n型第2杂质区域；以及具有比n型第1杂质区域的第1深度还大、且比n型第2杂质区域的第2深度还小的第3深度的n型第3杂质区域；和p型第4杂质区域，其在上述n型半导体基板的主表面上形成为具有距上述n型半导体基板的主表面、比电荷存储的第2杂质区域的第2深度还大的第4深度。
在根据该发明的第2局面的固体摄像装置中，如上所述，通过将具有比n型第1杂质区域的第1深度还大、且比n型第2杂质区域的第2深度还小的第3深度的n型第3杂质区域设置在电荷存储区域中，从而与不设置n型第3杂质区域的情况相比，可增加电荷存储区域的n型杂质浓度，故可将存储电子的电势凹部从半导体基板的主表面向更深的位置扩展。由此，可抑制电子传送时、电子与存在于半导体基板的主表面附近的空穴再结合，故可抑制电子传送效率的降低。而且，通过在比n型第1杂质区域还深的区域形成n型第3杂质区域来增加电荷存储区域的n型杂质浓度，由此，与通过增加位于半导体基板的主表面(浅侧)的第1杂质区域的杂质浓度来增加电荷存储区域的n型杂质浓度的情况相比，可抑制半导体基板主表面中的n型杂质浓度增大。由此，与增大第1杂质区域的n型杂质浓度的情况相比，可抑制半导体基板主表面的电势增大，故可抑制由栅极电压在半导体基板的主表面产生的电场变大。因此，可抑制由半导体基板的主表面产生的电场引起的热激励电子引出量增大，故可抑制暗电流增大。而且，通过在比半导体基板的第2杂质区域还浅的区域形成第3杂质区域而使电荷存储区域的n型杂质浓度增加，由此，与通过使比第3杂质区域深度还大的第2杂质区域的n型杂质浓度增加而使电荷存储区域的n型杂质浓度增加的情况相比，可抑制存储电子的电势凹部的曲率及幅度增大。由此可抑制传送存储在电势凹部的电子所需的栅极电压增大，故可抑制耗电增大。
再者，在上述第2局面中，通过在n型半导体基板的主表面，设置形成为具有距n型半导体基板的主表面比电荷存储区域的第2杂质区域的第2深度还大的第4深度的p型第4杂质区域，由此，因为可以形成在n型半导体基板的主表面形成的第2导电型第4杂质区域的主表面上，形成第1导电型的第1～第3杂质区域的结构，故可将从存储电子的第1～第3杂质区域的电势井溢出的电子，通过第2导电型第4杂质区域，吸引到第1导电型半导体基板侧。
图1是表示本发明一实施方式的固体摄像装置的整体构成的示意图。
图2是用于说明图1所示的一实施方式的固体摄像装置的摄像部及存储部的结构的平面图。
图3是沿图2所示的固体摄像装置的摄像部的50-50线的剖面图。
图4是沿图2所示的固体摄像装置的摄像部的100-100线的剖面图。
图5是用于说明本发明一实施方式的固体摄像装置的制造工艺的剖面图。
图6是用于说明本发明一实施方式的固体摄像装置的制造工艺的剖面图。
图7是用于说明本发明一实施方式的固体摄像装置的制造工艺的剖面图。
图8是用于说明本发明一实施方式的固体摄像装置的制造工艺的剖面图。
图9是用于说明本发明一实施方式的固体摄像装置的制造工艺的剖面图。
图10是表示实施例及比较例的固体摄像装置的自n型硅基板表面的深度相对的电势变化的相关图。
图11是表示实施例及比较例的固体摄像装置的自n型硅基板表面的深度相对的杂质浓度变化的相关图。
图12是表示自n+型杂质区域、n型中间杂质区域及n型杂质区域的n型硅基板表面的深度相对的杂质浓度变化的相关图。
图13是表示分别改变n+型杂质区域、n型中间杂质区域及n型杂质区域的杂质浓度情况下的n型硅基板表面的电势变化的相关图。
具体实施例方式
以下根据
本发明的实施方式。
参照图1～图4，在本实施方式中，对在帧传输型的固体摄像装置中应用本发明的例子进行说明。
根据本实施方式的帧传输型固体摄像装置如图1所示，备有摄像部1、存储部2、水平传送部3、输出部4。摄像部1是为根据光入射进行光电变换而设置的。再者，摄像部1如图2所示，具有将具有光电变换功能的多个像素5配置为矩阵状的构成。而且，摄像部1还具有在存储所生成的电子(电荷)的同时，将其传送到存储部2的功能。存储部2具有将从摄像部1传送的电子进行存储的同时，还传送到水平传送部3(参照图1)的功能。水平传送部3具有将从存储部2传送的电子依次传送到输出部4的功能。输出部4具有将从水平传送部3传送的电子作为电信号输出的功能。
再者，在摄像部1及存储部2中，如图2所示，具有约0.4μm幅度的多个栅电极6隔约0.6μm的间隔设置。而且，在一个像素5内分别设置有3根栅电极6。还有，向摄像部的3根栅电极6分别输入用于传送电子的3相时钟信号CLK1～CLK3，同时，向存储部2的3根栅电极6分别输入用于传送电子的3相时钟信号CLK4～CLK6。在摄像部1中，构成为根据该3相时钟信号CLK1～CLK3，通过使同一像素5内的3根栅电极6一次次地置于接通状态，从而将存储在同一像素5内的规定的栅电极6下的区域中的电子，依次传送到同一像素5内的规定栅电极6以外的栅电极6下的区域。而且，在沿与电子传送方向正交的方向配置的相邻的2个像素5之间，p型沟道截断区域7设置为沿电子传送方向延伸。
再者，在摄像部1中，如图3及图4所示，形成有距n型硅基板8的表面具有约2μm～4μm的深度，同时具有约1015cm-3的杂质浓度的p型杂质区域9。而且，n型硅基板8是本发明的“半导体基板”的一例。而且，形成有距n型硅基板8的表面具有约0.5μm～1.0μm深度，同时具有约5×1015cm-3～5×1016cm-3的杂质浓度(峰值浓度)的n型杂质区域10。而且，该n型杂质区域10是本发明的“第2杂质区域”的一例。还有，在n型杂质区域10的表面上，如图4所示，间隔规定的间隔，形成有多个p型沟道截断区域7。
在此，在本发明的实施方式中，形成有距相邻的2个p型沟道截断区域7间的n型硅基板8的表面具有约0.3μm～0.5μm深度，同时具有约1016cm-3～约1017cm-3的杂质浓度(峰值浓度)的n型中间杂质区域11。而且，形成有距相邻的2个p型沟道截断区域7间的n型硅基板8的表面具有约0.1μm～0.3μm深度，同时具有约1017cm-3～约1018cm-3的杂质浓度(峰值浓度)的n+型杂质区域12。
即，在本实施方式中，在比n+型杂质区域12还深、且比n型杂质区域10还浅的区域中，形成有具有比n+型杂质区域12的杂质浓度(约1017cm-3～约1018cm-3)还低、且比n型杂质区域10的杂质浓度(约5×1015cm-3～约5×1016cm-3)还高的杂质浓度(约1016cm-3～约1017cm-3)的n型中间杂质区域11。而且，在本实施方式中，由n型杂质区域10、n型中间杂质区域11和n+型杂质区域12，形成n型电荷存储区域。而且，n型中间杂质区域11是本发明的“第3杂质区域”的一例，n+型杂质区域12是本发明的“第1杂质区域”的一例。
再者，在本实施方式中，n+型杂质区域12作为n型杂质含有As(砷)，同时，n型杂质区域10及n型中间杂质区域11作为n型杂质含有具有比As(砷)还小的质量数的P(磷)。再者，n型中间杂质区域11构成为在n型硅基板8的表面具有最大的杂质浓度。而且，n型中间杂质区域11在形成为覆盖n+型杂质区域12的同时，还形成为与p型沟道截断区域7的侧面接触。由此，在n+型杂质区域12和p型沟道截断区域7之间的区域形成有n型中间杂质区域11。再者，由n型硅基板8、p型杂质区域9、n型杂质区域10、n型中间杂质区域11及n+型杂质区域12，形成从存储电子的电势凹部溢出的电子在n型硅基板8侧提出的纵型溢出漏极结构。而且，在n型硅基板8的p型沟道截断区域7、n型中间杂质区域11和n+型杂质区域12之上，形成有由SiO2构成的栅极绝缘膜13。另外，在栅极绝缘膜13上，形成有上述多个栅电极6。还有，存储部2(参照图2)具有与上述摄像部相同的结构。
在本实施方式中，如上所述，通过将在具有比n+型杂质区域12的深度还大、且比n型杂质区域10的深度还小的深度的同时，还具有比n+型杂质区域12的杂质浓度还低、且比n型杂质区域10的杂质浓度还高的杂质浓度的n型中间杂质区域11设在摄像部1及存储部2的电荷存储区域中，从而与不设置n型中间杂质区域11的情况相比，可增加电荷存储区域的n型杂质浓度，故可将存储电子的电势凹部从n型硅基板8表面向更深的位置扩展。据此，由于可抑制在电子传送时电子与存在于n型硅基板8表面附近的空穴再结合，故可抑制电子传送效率的降低。
还有，在本实施方式中，通过在比n型硅基板8的n+型杂质区域12还深的区域，形成具有比n+型杂质区域12的杂质浓度还低的杂质浓度的n型中间杂质区域11，而增加电荷存储区域的n型杂质浓度，由此，与通过增加位于n型硅基板8的表面侧(浅侧)的n+型杂质区域12的杂质浓度来增加电荷存储区域的n型杂质浓度的情况相比，可抑制n型硅基板8的表面侧的杂质浓度增大。据此，与增加n+型杂质区域12的杂质浓度的情况相比，由于可抑制n型硅基板8表面的电势增大，故可抑制因栅极电压在n型硅基板8表面产生的电场变大。因此，可抑制由n型硅基板8的表面的电场引起的热激励电子引出量的增大，故可抑制暗电流。
再者，在本实施方式中，通过在比n型硅基板8的n型杂质区域10还浅的区域形成具有比n型杂质区域10的杂质浓度还高的杂质浓度的n型中间杂质区域11，而增加电荷存储区域的n型杂质浓度，由此，与通过增加比n型中间杂质区域11的深度还大的n型杂质区域10的杂质浓度，而增加电荷存储区域的n型杂质浓度的情况相比，可抑制存储电子的电势凹部的曲率及幅度增大。据此，可抑制传送存储在电势凹部的电子所需的栅极电压增大，故可抑制电耗增大。
另外，在本实施方式中，通过在n+型杂质区域12和p型沟道截断区域7之间的区域形成n型中间杂质区域11，从而可降低从p型沟道截断区域7施加到n型电荷存储区域的电场。由此，可抑制因来自p型沟道截断区域7的电场而引起的沟道幅度变短现象(狭沟道效应)。故可进一步抑制电子传送效率的降低。
下面，参照图3～9，对本发明一实施方式的帧传输型固体摄像装置的制造工艺进行说明。
首先，如图5所示，在注入能量约60keV～约2000keV、剂量约1×1011cm-2～约1×1012cm-2的条件下，将B(硼)离子注入到n型硅基板8上。其后，在约800℃～约1200℃下，通过进行约1小时～约10小时的热处理，可使B(硼)在热扩散的同时被电活性化。由此，形成距n型硅基板8表面具有约2μm～4μm的深度、同时具有约1015cm-3的杂质浓度的p型杂质区域9。
其次，如图6所示，在注入能量约100keV～约200keV、剂量约1×1011cm-2～约1×1012cm-2的条件下，将P(磷)离子注入到n型硅基板8上。其后，在约800℃～约1200℃下，通过进行约10分钟～约5小时的热处理，可使P(磷)在热扩散的同时被电活性化。由此，形成距n型硅基板8表面具有约0.5μm～1.0μm深度、同时具有约5×1015cm-3～5×1016cm-3的杂质浓度的n型杂质区域10。其次，如图7所示，应用光刻技术形成抗蚀剂膜14，以便覆盖形成P型沟道截断区域7区域以外的区域。将该抗蚀剂膜14作为掩模，将B(硼)离子注入到n型基板8。据此，隔规定的间隔在n型杂质区域10的规定区域上形成多个p型沟道截断区域7。之后，除去抗蚀剂膜14。
其次，在本实施方式中，如图8所示，应用光刻技术形成抗蚀剂膜15，以便覆盖形成n+型杂质区域12的区域以外的区域。将该抗蚀剂膜15作为掩模，在注入能量约40keV～约100keV、剂量约1×1012cm-2～约1×1013cm-2的条件下，将As(砷)离子注入到n型硅基板8上。还有如图9所示，与图8工艺相同，以抗蚀剂膜15作为掩模，在注入能量约40keV～约100keV、剂量约1×1011cm-2～约1×1012cm-2的条件下，将P(磷)离子注入到n型硅基板8上。其后，在约800℃～约1200℃下，通过进行约10分钟～约5小时的热处理，在使注入的As(砷)及P(磷)热扩散的同时被电活性化。由此，形成距相邻的2个p型沟道截断区域7之间的n型硅基板8表面具有约0.1μm～0.3μm的深度、同时具有约1017cm-3～约1018cm-3的杂质浓度(峰值浓度)的n+型杂质区域12。而且，形成距相邻的2个p型沟道截断区域7之间的n型硅基板8表面具有约0.3μm～0.5μm的深度、同时具有约1016cm-3～约1017cm-3的杂质浓度(峰值浓度)的n型中间杂质区域11。而且，在进行上述热处理时，具有比As(砷)还小的质量数的P(磷)因容易热扩散，故可扩散到比As(砷)还深、且广的区域。据此，n型中间杂质区域11形成为覆盖n+型杂质区域12的同时，形成为接触p型沟道截断区域7的侧面。因此，在n+型杂质区域12和p型沟道截断区域7之间的区域上形成n型中间杂质区域11。而且，在该热处理时，n型中间杂质区域11的P(磷)因聚集在n型硅基板8的表面，故n型中间杂质区域11的P(磷)的浓度在n型硅基板8表面为最大。
最后，如图3所示，应用CVD法，以覆盖全面的方式，在形成了由SiO2构成的栅极绝缘膜13后，在栅极绝缘膜13上隔约0.6μm的间隔，形成具有约0.4μm宽度的多个栅电极6。如上所述，形成根据图3及图4所示的本实施方式的帧传输型固体摄像装置。
在本实施方式中，如上所述，通过将n+型杂质区域12及n型中间杂质区域11形成在n型硅基板8的p型沟道截断区域7以外的区域，从而在将作为n+型杂质区域12的n型杂质的As(砷)、和作为n型中间杂质区域11的n型杂质的P(磷)进行离子注入时，由抗蚀剂膜15可抑制As(砷)及P(磷)被离子注入到p型沟道截断区域7。据此，可抑制因As(砷)及P(磷)被离子注入到p型沟道截断区域7而造成通过p型沟道截断区域7邻接的像素5间的电势势垒高度变小，故可抑制电子从规定的像素5通过p型沟道截断区域7流到邻接的其他像素5。
再者，在本实施方式中，在为了形成n型中间杂质区域11而离子注入P(磷)时，与将n+型杂质区域12的As(砷)进行离子注入的工艺相同，以抗蚀剂膜15作为掩模，通过进行离子注入，从而因不需要另外形成用于形成n型中间杂质区域11的抗蚀剂膜，故可抑制制造工艺复杂化。
(实施例)下面，对为了确认上述实施例的效果而进行的比较仿真(实施例及比较例)进行说明。具体是对为了确认形成具有比n型硅基板的n+型杂质区域的深度还大、且比n型杂质区域的深度还小的深度，同时具有比n+型杂质区域的杂质浓度还低、且比n型杂质区域的杂质浓度还高的杂质浓度的n型中间杂质区域的效果而进行的比较仿真进行说明。
首先，与上述实施方式相同，进行了制作实施例的帧传输型固体摄像装置情况下的仿真。即，在实施例中，进行了制作具有与根据图3及图4所示的上述实施方式的帧传输型固体摄像装置相同结构的帧传输型固体摄像装置的情况下的仿真。而且，在该实施例的仿真中，设定为在注入能量60keV、剂量2.2×1012cm-2的条件下对n+型杂质区域的As(砷)进行离子注入。而且，将n型杂质区域的P(磷)设定为在注入能量80keV、剂量3×1011cm-2的条件下进行离子注入。还有，将n型杂质区域的P(磷)设定为在注入能量150keV、剂量5×1011cm-2的条件下进行离子注入。其次，除不形成n型中间杂质区域外，与上述实施例相同，进行了制造比较例的帧传输型固体摄像装置情况下的仿真。即，在比较例中，进行了制作具有在比相邻的2个p型沟道截断区域间的n型杂质区域还浅的区域中仅形成n+型杂质区域的结构的帧传输型固体摄像装置情况下的仿真。
而且，通过仿真计算了距实施例及比较例的固体摄像装置的n型硅基板的表面的深度相对的电势变化。其结果示于图10。还有，通过仿真计算了距实施例及比较例的固体摄像装置的n型硅基板表面的深度相对的杂质浓度变化。其结果示于图11。还有，通过仿真，针对离子注入到实施例的固体摄像装置的n+型杂质区域As(砷)、和离子注入到n型中间杂质区域的P(磷)、和离子注入到n型杂质区域P(磷)，分别计算了距离n型硅基板的表面的深度相对的浓度变化。其结果示于图12。
参照图10，在实施例中，与比较例进行比较，判定距电势凹部的底部的n型硅基板表面的深度X1大到0.011μm。即，在实施例中，与比较例进行比较，判定将存储电子的电势凹部从n型硅基板表面向0.011μm的深度位置扩展。其如图11所示，可看作在实施例中，通过在n-型杂质区域及n型杂质区域之外形成n型中间杂质区域，从而与比较例相比，可引起n型硅基板表面附近的杂质浓度增加。再者，参照图12，可知离子注入到n型中间杂质区域的P(磷)被导入比离子注入到n+型杂质区域的As(砷)还深、且比离子注入到n型杂质区域中的P(磷)还浅的区域。而且，由图12可知离子注入到n型中间杂质区域的P(磷)具有比离子注入到n+型杂质区域的As(砷)的峰值浓度(约2.0×1017cm-3)还低、且比离子注入到n型杂质区域的P(磷)的峰值浓度(约1.1×1016cm-3)还高的峰值浓度(约1.6×1016cm-3)。还有，由图12可知离子注入到n型中间杂质区域的P(磷)在n型硅基板的表面，变为最大浓度(约1.6×1016cm-3)。
其次，进行制作通过改变n+型杂质区域的As(砷)、n型中间杂质区域的P(磷)、以及n型杂质区域的P(磷)的注入量，可分别改变n+型杂质区域的As(砷)的浓度、n型中间杂质区域的P(磷)的浓度、以及n型杂质区域的P(磷)的浓度，由此，改变距电势凹部的底部的n型硅基板的表面的深度X1的固体摄像装置时的仿真。于是，对于各固体摄像装置，通过仿真计算了n型硅基板表面的电势。如此计算出的n型硅基板表面的电势、和距电势凹部的底部的n型硅基板的表面的深度X1的关系示于图13。
参照图13，判断为通过增加n型中间杂质区域的P(磷)而增加电势凹部的底部的深度X1的情况下的n型硅基板的表面的电势增加率(斜率)，比通过增加n+型中间杂质区域的As(砷)而增加电势凹部的底部的深度X1的情况下的n型硅基板的表面的电势增加率(斜率)还小。据此，在通过增加n型中间杂质区域的P(磷)而使电势凹部从n型硅基板的表面扩展的更远的情况下，与通过增加n+型中间杂质区域的As(砷)而使电势凹部从n型硅基板的表面扩展的更远的情况相比，可降低n型硅基板的表面的电势的增加量。因此，在通过增加n型中间杂质区域的P(磷)而使电势凹部从n型硅基板的表面扩展的更远的情况下，与通过增加n型中间杂质区域的As(砷)而使电势凹部从n型硅基板的表面扩展的更远的情况相比，可抑制由栅极电压在n型硅基板表面产生的电场增大，故可降低由n型硅基板表面电场引起的热激励形成的电子(暗电流)。因此，通过增加n型中间杂质区域的P(磷)而使电势凹部从n型硅基板的表面扩展的更远的情况，与通过增加n+型中间杂质区域的As(砷)而使电势凹部从n型硅基板的表面扩展的更远的情况相比，在抑制暗电流的同时，有利于抑制电子传送效率的降低。而且，由图13可知在通过增加n型中间杂质区域的P(磷)而使电势凹部从n型硅基板的表面扩展的更远的情况下，与通过增加n型杂质区域的P(磷)而使电势凹部从n型硅基板的表面扩展的更远的情况，n型硅基板表面的电势增加率基本相同。
再者，本次公开的实施方式及实施例在所有方面都应认为只是示例而不是限定。本发明的范围并不是由上述实施方式及实施例来表示，而是由技术方案的范围来表示，而且包括与技术方案范围均等的意义及范围内的所有变更。
例如，在上述实施方式中，虽然对将发明应用于帧传输型固体摄像装置的例子进行了说明，挡本发明不限于此，还可将本发明适用于帧传输方式以外的固体摄像装置中。
再者，在上述实施方式中，形成了由SiO2构成的栅极绝缘膜，挡本发明不限于此，也可以形成包含SiO2以外材料的栅极绝缘膜。例如，也可通过包含SiN膜、或SiO2及SiN膜的多层膜等来形成栅极绝缘膜。
再者，在上述实施方式中，应用CVD法形成栅极绝缘膜，挡本发明不限于此，也可由CVD法以外的工艺来形成栅极绝缘膜。例如，也可由热氧化法等来形成栅极绝缘膜。
权利要求
1.一种固体摄像装置，其特征在于，具备半导体基板；和电荷存储区域，其包含距上述半导体基板的主表面具有第1深度的第1导电型的第1杂质区域；具有比上述第1杂质区域的第1深度还大的第2深度的同时，还具有比第1杂质区域的杂质浓度还低的杂质浓度的第1导电型的第2杂质区域；以及具有比上述半导体基板的第1杂质区域的第1深度还大、且比第2杂质区域的第2深度还小的第3深度的第1导电型的第3杂质区域。
2.根据权利要求1所述的固体摄像装置，其中，包含上述第1杂质区域、上述第2杂质区域和上述第3杂质区域的电荷存储区域形成在摄像部中。
3.根据权利要求1所述的固体摄像装置，其中，上述第3杂质区域具有比上述第1杂质区域的杂质浓度还低、且比上述第2杂质区域的杂质浓度还高的杂质浓度。
4.根据权利要求3所述的固体摄像装置，其中，上述第1杂质区域、上述第2杂质区域和上述第3杂质区域是n型，上述第3杂质区域具有比上述第1杂质区域的n型杂质浓度还低、且比上述第2杂质区域的n型杂质浓度还高的杂质浓度。
5.根据权利要求1所述的固体摄像装置，其中，上述第3杂质区域在上述半导体基板的表面上具有最大杂质浓度。
6.根据权利要求1所述的固体摄像装置，其中，还具备形成在上述半导体基板上、用于分离多个像素的多个第2导电型的沟道截断区域，上述第1导电型的第1杂质区域及上述第1导电型的第3杂质区域形成在上述半导体基板的第2导电型沟道截断区域以外的区域上。
7.根据权利要求6所述的固体摄像装置，其中，在上述第1导电型的第1杂质区域和上述第2导电型的沟道截断区域之间的区域上，形成有上述第1导电型的第3杂质区域。
8.根据权利要求6所述的固体摄像装置，其中，上述第1导电型的第2杂质区域的第2深度比上述第2导电型的沟道截断区域的深度还大，上述第1导电型的第2杂质区域不仅形成在上述半导体基板的形成上述第1杂质区域及上述第3杂质区域的区域上，还形成在上述半导体基板的上述第2导电型的沟道截断区域形成的区域上。
9.根据权利要求6所述的固体摄像装置，其中，上述第2导电型的沟道截断区域以沿电荷传送方向延伸的方式，在与电荷传送方向交叉的方向上，隔规定的间隔形成了多个，上述第1导电型的上述第1杂质区域、上述第1导电型的第2杂质区域及上述第1导电型的第3杂质区域在相邻的上述沟道截断区域间的区域上以沿上述电荷的传送方向延伸的方式形成。
10.根据权利要求6所述的固体摄像装置，其中，在上述半导体基板的主表面上的、形成上述第1杂质区域、上述第2杂质区域及上述第3杂质区域、和上述沟道截断区域的区域上，还具备在电荷传送方向上隔规定的间隔形成的多个传送电极。
11.根据权利要求1所述的固体摄像装置，其中，上述第3杂质区域所含有的第1导电型的杂质的质量数比上述第1杂质区域所含有的第1导电型的杂质的质量数还小。
12.根据权利要求11所述的固体摄像装置，其中，上述第3杂质区域所含有的第1导电型的杂质是P(磷)，上述第1杂质区域所含有的第1导电型的杂质是As。
13.根据权利要求1所述的固体摄像装置，其中，上述半导体基板具有第1导电型，还具备以距上述半导体基板的主表面具有比上述电荷存储区域的第2杂质区域的第2深度还大的第4深度的方式，形成在上述第1导电型的半导体基板的主表面上的第2导电型的第4杂质区域，在上述第2导电型的第4杂质区域的主表面上形成有上述第1导电型的第1杂质区域、上述第1导电型的第2杂质区域及上述第1导电型的第3杂质区域。
14.一种固体摄像装置，其特征在于，具备n型的半导体基板；电荷存储区域，其包含距上述n型半导体基板的主表面具有第1深度的n型第1杂质区域；具有比上述n型第1杂质区域的第1深度还大的第2深度的同时，具有比上述n型第1杂质区域的杂质浓度还低的杂质浓度的n型第2杂质区域；以及具有比上述n型第1杂质区域的第1深度还大、且比上述n型第2杂质区域的第2深度还小的第3深度的n型第3杂质区域；和p型的第4杂质区域，其以距上述n型半导体基板的主表面具有比上述电荷存储区域的第2杂质区域的第2深度还大的第4深度的方式，形成在上述n型半导体基板的主表面上。
全文摘要
本发明提供一种在抑制暗电流和耗电增大的同时，可抑制电子传送效率降低的固体摄像装置。该固体摄像装置具备电荷存储区域，其包含距半导体基板的主表面具有第1深度的第1导电型第1杂质区域；具有比第1深度还大的第2深度的同时，还具有比第1杂质区域的杂质浓度还低的杂质浓度的第1导电型的第2杂质区域；和具有比第1深度还大、且比第2深度还小的第3深度的第1导电型的第3杂质区域。
文档编号H01L27/148GK1758442SQ200510104189
公开日2006年4月12日 申请日期2005年9月29日 优先权日2004年10月7日
发明者小田真弘, 伊泽慎一郎 申请人:三洋电机株式会社