专利名称：堆栈式多芯片封装结构的制作方法
技术领域：
本实用新型涉及一种堆栈式多芯片封装结构(Stacked Multi-ChipPackage)，特别是涉及一种开口朝下型(Cavity Down)堆栈式多芯片封装结构。
背景技术：
随着通讯网络的发展，移动电话、PDA等可携式通讯终端装置的市场需求也逐步增加。在此同时，通讯技术的进步也促使移动电话提供的附加服务渐趋多元化，而产生了音乐传送、在线交友、联机游戏、收发语音邮件等多样化的服务内容。然而，伴随着服务内容多元化而来的却是大量数据传输的需求，因此，导致移动电话的系统对于存储器性能的要求日益严苛。
为了解决此问题，可透过发展不同的芯片制作技术，提高存储器内的存储密度暨降低存储器的耗电，但是，此方法必须付出相当大的成本与风险。相较之下，堆栈式多芯片封装技术(Stacked Multi Chip Package，ST-MCP)可以针对既有的芯片制作技术，缩小芯片封装的体积并降低其耗能。可以说是一种最为有效的解决方法。
请参照图1所示，为一典型堆栈式多芯片封装结构的剖面示意图。此堆栈式多芯片封装结构包括一第一封装结构100与一第二封装结构200。其中，第二封装结构200堆栈于第一封装结构100的上方，并透过导热胶(heat slug)320接合至第一封装结构100。
第一封装结构100包括一第一线路基板120与一第一芯片140。其中，第一芯片140设于第一线路基板120的上表面，并且，透过导线160电连接至第一线路基板120表面的导线图案。同时，封装材料180包覆在第一芯片140与导线160的外围，以提供绝缘保护。第二封装结构200包括一第二线路基板220与一第二芯片240。其中，第二芯片240位于第二线路基板220的上表面，并且，透过导线260电连接至第二线路基板220表面的导线图案。同时，封装材料280包覆在第二芯片240与导线260的外围，以提供绝缘保护。
为了使第一线路基板120与第二线路基板220上的电信号可以进行交换，第一线路基板120上表面的导线图案，透过导线360电连接至第二线路基板220上表面的导线图案。以使第二芯片240电连接至第一线路基板120，而第二芯片240所产生的电信号也就得以透过第二线路基板220向外传递。
上述第一封装结构100内的第一芯片140所产生的余热，可经由第一线路基板120向下排除。但是，由于第二封装结构200迭合于第一封装结构100上，因此，第二芯片240所产生的余热难以透过第二线路基板220向下排除。同时，由于封装材料280包覆于第二芯片240外，导致第二芯片240所产生的余热也不易向上释放。因而造成第二芯片240所产生的余热累积在第二封装结构200内，进而影响到第二芯片240的运作效能。
于是，随着堆栈式多芯片封装的需求日渐提高，如何改变传统的堆栈式封装结构，以兼顾散热性与封装尺寸的要求，已成为封装技术所欲克服的主要课题。
实用新型内容本实用新型的主要目的是提供一种堆栈式多芯片封装结构，针对传统堆栈式多芯片封装结构，其封装结构厚度过厚的缺陷，进行改良。
本实用新型的另一目的是针对传统堆栈式多芯片封装结构，其散热效果不佳的缺点进行改良。
为此，本实用新型提供一种堆栈式多芯片封装结构，包括一第一封装结构，包括一第一线路基板；以及至少一第一芯片，位于该第一线路基板上表面，并且电连接至该第一线路基板；多个第一电连接结构，位于该第一线路基板下表面；一第二封装结构，叠合于该第一封装结构上，包括一具有开孔的第二线路基板；一散热片，设于该第二线路基板上表面，并且盖合于该开孔上；以及至少一第二芯片，位于该开孔中，并且接合于该散热片的下表面，同时，该第二芯片透过第一导线，电连接至该第二线路基板的下表面；以及多个第二电连接结构，电连接该第一线路基板及该第二线路基板。
本实用新型的堆栈式多芯片封装结构包括多个封装结构相互堆栈，其中，位于最上方的封装结构包括一具有开孔的线路基板、一散热片与一芯片。其中，散热片设于线路基板上，并且盖合于开孔上。芯片位于开孔中，并且接合于散热片的下表面。同时，此芯片透过第一导线，电连接至线路基板的下表面。
根据本实用新型的堆栈式多芯片封装结构，兼顾了散热性与封装尺寸的要求，从而优于现有技术的结构。
关于本实用新型的优点与精神可以藉由以下的实用新型详述及所附图式得到进一步的了解。
图1为一典型堆栈式多芯片封装结构的剖面示意图。
图2为本实用新型的堆栈式多芯片封装结构第一实施例的剖面示意图。
图3为本实用新型的堆栈式多芯片封装结构第二实施例的剖面示意图。
图4为本实用新型的堆栈式多芯片封装结构第三实施例的剖面示意图。
图5为本实用新型的电子系统一优选实施例的示意图。
简单符号说明第一封装结构100，400 第二封装结构200，500第一线路基板120，420 第一芯片140，440第二线路基板220，520 第二芯片240，540第一导线560 第二导线660导线160，260，360，460导热胶层320，620，552，642绝缘层480，580散热片550开孔522 凸块690针脚或导电柱680 封装材料180，280树脂保护层662 散热鳍片640电子系统700 总线710存储器720 堆栈式多芯片封装结构730电源供应器740
具体实施方式
请参照图2所示，为本实用新型的堆栈式多芯片封装结构第一实施例的剖面示意图。此堆栈式多芯片封装结构包括一第一封装结构400与一第二封装结构500。其中，第一封装结构400包括一第一线路基板420与一第一芯片440。第一芯片440位于第一线路基板420上，并以倒装芯片封装(F1ipChip)技术电连接至第一线路基板420。第二封装结构500迭合于第一封装结构400上，并透过一导热胶层620接合至第一芯片440的上表面。
第二封装结构500包括一具有开孔522的第二线路基板520、一散热片550与一第二芯片540。其中，散热片550架设于第二线路基板520上，并且盖合于开孔522上。第二芯片540位于开孔522中，并且透过导热胶层552接合于散热片550的下表面。同时，第一导线560连接第二芯片540的下表面与第二线路基板520的下表面，使第二芯片540所产生的电信号，可以传递至第二线路基板520。此外，为了对第一导线560提供绝缘保护，并且防止第一导线560与第二芯片540，以及第一导线560与第二线路基板520的接点松脱，一绝缘层580填入第二线路基板520的开孔522内，并且包覆第二芯片540与第一导线560。
第二导线660的两端分别连接第一线路基板420的上表面以及第二线路基板520的上表面。藉此，第二芯片540所产生的电信号，可以经由第二线路基板520，并透过第二导线660传递至第一线路基板420。然后，再透过第一线路基板420下表面的凸块690向下传递至主机板(未图标)。同时，为了对第二导线660提供绝缘保护，并且防止第二导线660与第二线路基板520，以及第二导线660与第一线路基板420的接点松脱，一具有绝缘效果的树脂保护层662包覆第二导线660，以及其与第一线路基板420及第二线路基板520的接点位置。
值得注意的是，在本实施例中，第一芯片440所产生的余热主要透过第一线路基板420向下排除。而第二芯片540所产生的余热则是透过散热片550向上传递。基本上，散热片550的热传导效率较第一线路基板420为佳，因此，第二芯片540所产生的余热将可以快速传递至散热片550而达到降温的目的。然而，若是散热片550无法将来自第二芯片540的余热快速向外排除，也将影响到第二芯片540的散热效果。因此，为了加速排除散热片550内所累积的热能，在散热片550的上表面，可以透过导热胶层642再接合一散热鳍片640以增加散热面积，进而达到提高散热速率的目的。又或可以在散热片550的上表面制作鳍片(未图示)，以直接增加散热片550的散热面积。
此外，上述实施例仅就二个封装结构400与500相互堆栈的情况进行说明，然而并不限于此。本实用新型亦可适用于两个以上的封装结构相互堆栈的情况。惟，其中位于最上方的封装结构，如同前述第二封装结构500，采用开口朝下(Cavity Down)的配置方式，将芯片直接接合至散热片的下表面。
请参照图3所示，为本实用新型的堆栈式多芯片封装结构第二实施例的剖面示意图。此堆栈式多芯片封装结构包括一第一封装结构400与一第二封装结构500。其中，第一封装结构400包括一第一线路基板420与一第一芯片440。第一芯片440位于第一线路基板420上，并透过导线460电连接至第一线路基板420。绝缘层480包覆第一芯片440与导线460，以提供所需的绝缘保护。
第二封装结构500迭合于第一封装结构400上，并透过一导热胶层620接合至绝缘层480的上表面。第二封装结构500包括一具有开孔522的第二线路基板520、一散热片550与一第二芯片540。其中，散热片550架设于第二线路基板520上，并且盖合于开孔522上。第二芯片540位于开孔522中，并且透过导热胶层552接合于散热片550的下表面。同时，第一导线560连接第二芯片540的下表面与第二线路基板520的下表面，使第二芯片540所产生的电信号，可以传递至第二线路基板520。此外，为了对第一导线560提供绝缘保护，并且防止第一导线560与第二芯片540，以及第一导线560与第二线路基板520的接点松脱，一绝缘层580填入第二线路基板520的开孔522内，并且包覆第二芯片540与第一导线560。
在第二线路基板520的下表面，阵列排列有多个针脚(pin)或导电柱(conductive post)680，并且，这些针脚或导电柱680向下延伸至第一线路基板420的上表面，以构成第一线路基板420与第二线路基板520间的电信号传递通道。因此，第二芯片540所产生的电信号，可以经由第二线路基板520，并透过这些针脚或导电柱680传递至第一线路基板420。然后，再透过第一线路基板420下表面的凸块690向下传递至主机板(未图标)。
请参照图4所示，为本实用新型的堆栈式多芯片封装结构第三实施例的剖面示意图。此堆栈式多芯片封装结构包括一第一封装结构400与一第二封装结构500。其中，第一封装结构400包括一第一线路基板420与一第一芯片440。第一芯片440位于第一线路基板420上，并透过导线460电连接至第一线路基板420。绝缘层480包覆第一芯片440与导线460，以提供所需的绝缘保护。
第二封装结构500迭合于第一封装结构400上，并透过一导热胶层620接合至绝缘层480的上表面。第二封装结构500包括一具有开孔522的第二线路基板520、一散热片550与一第二芯片540。其中，散热片550架设于第二线路基板520上，并且盖合于开孔522上。第二芯片540位于开孔522中，并且透过导热胶层552接合于散热片550的下表面。同时，第一导线560连接第二芯片540的下表面与第二线路基板520的下表面，使第二芯片540所产生的电信号，可以透过第一导线560传递至第二线路基板520。此外，为了对第一导线560提供绝缘保护，并且防止第一导线560与第二芯片540，以及第一导线560与第二线路基板520的接点松脱，一绝缘层580填入第二线路基板520的开孔522内，并且包覆第二芯片540与第一导线560。
值得注意的是，在本实施例中，第一线路基板420的下表面制作有针脚680a，以插合至主机板(未图标)上相对应的孔洞。同时，第二线路基板520的涵盖面积大于第一线路基板420的涵盖面积，也就是说，第二线路基板520的侧边延伸至第一线路基板420的外侧。在此情况下，阵列排列于第二线路基板520下表面的针脚中，仅有部分针脚680b连接至第一线路基板420的上表面，而其余的针脚680c延伸至第一线路基板420的下方，用以直接插合至主机板上的孔洞。
请参照图5所示，为本实用新型电子系统700一优选实施例的示意图。此电子系统700包括一总线710、一存储器720、一堆栈式多芯片封装结构730与一电源供应器740。其中，总线710用以连接存储器720、堆栈式多芯片封装结构730与电源供应器740。而此堆栈式多芯片封装结构730参照图2所示，包括一第一封装结构400与一第二封装结构500。其中，第一封装结构400包括一第一线路基板420与一第一芯片440。第一芯片440位于第一线路基板420上，并透过第一线路基板420电连接至总线710。第二封装结构500迭合于第一封装结构400上，并包括一具有开孔522的第二线路基板520、一散热片550与一第二芯片540。而此第二芯片540所产生的电信号透过第一导线560传递至第二线路基板520，再透过第二导线660传递至第一线路基板420，然后再传递至总线710。
前述封装于堆栈式多芯片封装结构730内的第一芯片与第二芯片，可以为一系统芯片、一中央处理芯片或是一存储芯片，而第一芯片与第二芯片的电信号可以直接在此封装结构730内进行交换，以达到系统封装(System OnPackage，SOP)的目的。
综上所述，本实用新型提供一种堆栈式多芯片封装结构，包括一第一封装结构、多个第一电连接结构、一第二封装结构与多个第二电连接结构。其中，第一封装结构包括一第一线路基板，以及至少一第一芯片，位于第一线路基板的上表面，并且电连接至第一线路基板。第一电连接结构位于第一线路基板的下表面。第二封装结构，叠合于第一封装结构上，包括一具有开孔的第二线路基板、一散热片以及至少一第二芯片。散热片设于第二线路基板的上表面，并且盖合于开孔上。第二芯片位于开孔中，并且接合于散热片的下表面，同时，第二芯片透过第一导线，电连接至第二线路基板的下表面。第二电连接结构电连接第一线路基板及第二线路基板。
相比于传统的堆栈式多芯片封装结构，本实用新型具有下列优点1、如图1所示，传统的堆栈式多芯片封装结构的第二封装结构200中，由于封装材料280包覆于第二芯片240外，导致第二芯片240所产生的余热不易向上排除。同时，由于第二封装结构200迭合于第一封装结构100上，此余热也难以向下排除。反之，如图2所示，在本实用新型的堆栈式多芯片封装结构中，第二芯片540所产生的余热可经由散热片550向上排除，因此，可以大幅提高第二芯片540的散热效率，进而改善第二芯片540的运作效能。
2、如图1所示，在传统的堆栈式多芯片封装结构中，导线360电连接至第二线路基板220的上表面，而会影响第二线路基板220上表面的测试键配置，同时，也会对封装测试的过程造成影响。反之，如图3所示，本实用新型的第二线路基板520可透过设置于其下表面的针脚680电连接至第一线路基板420，而有利于在第二线路基板520的上表面设置测试键以进行封装测试。
以上所述为利用优选实施例详细说明本实用新型，而非限制本实用新型的范围，而且本领域技术人员皆能明了，适当而作些微的改变及调整，仍将不失本实用新型的要义所在，亦不脱离本实用新型的精神和范围。
权利要求1.一种堆栈式多芯片封装结构，其特征在于，该结构包括一第一封装结构，包括一第一线路基板；以及至少一第一芯片，位于该第一线路基板上表面，并且电连接至该第一线路基板；多个第一电连接结构，位于该第一线路基板下表面；一第二封装结构，叠合于该第一封装结构上，包括一具有开孔的第二线路基板；一散热片，设于该第二线路基板上表面，并且盖合于该开孔上；以及至少一第二芯片，位于该开孔中，并且接合于该散热片的下表面，同时，该第二芯片透过第一导线，电连接至该第二线路基板的下表面；以及多个第二电连接结构，电连接该第一线路基板及该第二线路基板。
2.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该第二封装结构还包括一绝缘层，填入该开孔内，并且包覆该第二芯片与该第一导线。
3.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该第二电连接结构为第二导线。
4.如权利要求3所述的堆栈式多芯片封装结构，其特征在于，该第二导线连接于该第二线路基板的上表面及该第一线路基板的上表面。
5.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该多个第二电连接结构是针脚或导电柱。
6.如权利要求5所述的堆栈式多芯片封装结构，其特征在于，部份该针脚或该导电柱连接该第一线路基板的上表面及该第二线路基板的下表面。
7.如权利要求5所述的堆栈式多芯片封装结构，其特征在于，该第二线路基板的面积大于该第一线路基板，且还包括多个针脚或导电柱，位于该第二线路基板下表面并直接延伸至该第一线路基板的下方，以向外电连接。
8.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该第一芯片以倒装芯片封装技术或是以导线接合的方式封装于该第一线路基板上。
9.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该第一电连接结构为针脚或是焊球以向外电连接。
10.如权利要求1所述的堆栈式多芯片封装结构，其特征在于，该结构还包括一导热胶层，夹合于该第一封装结构与该第二封装结构间。
专利摘要一种开口朝下型堆栈式多芯片封装结构，包括多个封装结构相互堆栈，其中，位于最上方的封装结构包括一具有开孔的线路基板、一散热片与一芯片。其中，散热片设于线路基板上，并且盖合于开孔上。芯片位于开孔中，并且接合于散热片的下表面。同时，此芯片透过第一导线，电连接至线路基板的下表面。
文档编号H01L25/00GK2785139SQ20052000416
公开日2006年5月31日 申请日期2005年3月18日 优先权日2005年3月18日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司