半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种具有在上部电极和下部电极之间夹持有电介质膜而构成 的电容器结构的半导体器件及其制造方法，特别适用于具有电介质膜拥有铁 电特性的铁电膜铁电电容器结构的半导体器件。
背景技术：
近年来，利用铁电体的极化反转而将信息保持在铁电电容器结构中的铁电存储器(FeRAM)的开发正在进行。铁电存储器是即使切断电源所保持的 信息也不消失的非易失性存储器，由于可以期待实现高集成度、高速驱动、 高耐久性、以及低消耗电力，所以特别引人关注。作为构成铁电电容器结构的铁电膜的材料，主要使用残留极化量大的、 例如10 (^C/cm2) 30 ()iC/cm2)左右的PZT (Pb (Zr， Ti) 03)膜、SBT (SrBi2Ta209)膜等具有钙钛矿结晶结构的铁电体氧化物。专利文献l: JP特开2000-91516号公报专利文献2: JP特开平1-214126号公报专利文献3: JP特开平7-135203号公报专利文献4: JP特开平3-195025号公报发明内容在电容器结构、特别是铁电电容器结构中，众所周知因从外部经由硅氧 化膜等与水的亲和性高的层间绝缘膜而侵入的水分会使铁电膜的特性恶化。 即，首先，从外部侵入的水分在层间绝缘膜和金属布线成膜时的高温工序中 分解为氢和氧。当该氢侵入到铁电膜中时，与铁电膜的氧反应，在铁电膜中 形成氧缺陷，使结晶性降低。另外，因铁电存储器的长时间使用也会发生同 样的现象。其结果是，发生使铁电膜的残留极化量或介电常数下降等的铁电 电容器结构的性能恶化。另外，有时由于这种氢的侵入，不管铁电电容器是怎样的结构，都会使晶体管等的性能恶化。
关于这一点，有尝试通过在铁电电容器结构的上层形成氧化铝等氢防止 膜来防止氢的侵入。通过该氢防止膜而可以期待一定程度的氢遮断功能，但 是不能说可充分保持铁电电容器结构的高性能。因此，在专利文献1 4中公开了这样的技术为防止水分和氢侵入内部， 用耐湿性的金属保护膜(Al等)覆盖认为是水分含有量最多的部分的焊盘电 极及其周边。通过形成这种金属保护膜，从而水分及氢被遮蔽，理论上认为 能够防止水分及氢侵入内部，实际上可以期待某种程度的效果。但是，在该 情况下，主要在封装时对金属保护膜带来损伤而产生龟裂，或者在未进行绝缘膜的平坦化时，在金属保护膜的覆盖率(coverage)产生不均的情况较多， 而难以说能够充分地保持电容器结构、特别是铁电电容器结构的高性能。本发明的是鉴于上述问题而提出的，其目的在于提供一种可靠性高的半 导体器件及其制造方法，该半导体器件能够以比较简易的结构来可靠地防止 水分及氢侵入内部，特别能够充分保持铁电电容器结构的高性能。本发明的半导体器件，其特征在于，包括具有半导体衬底；电容器结构，其形成在所述半导体衬底的上方，而且由下部电极和上部电极夹持电介质膜而成；布线结构，其形成在所述电容器结构的上方，而且与所述电容 器结构电连接；焊盘电极，其与所述布线结构电连接，用于实现与外部的电 连接；绝缘膜，其覆盖所述焊盘电极的一部分，而且对表面实施了平坦化处 理；金属保护膜，其形成在所述绝缘膜上，而且由耐湿性金属材料形成。本发明的半导体器件的制造方法，其特征在于，包括在半导体衬底的 上方形成电容器结构的工序，该电容器结构由下部电极和上部电极夹持电介 质膜而形成；在所述电容器结构的上方，以与所述电容器结构电连接的方式 形成布线结构的工序；以与所述布线结构电连接的方式形成用于实现与外部 的电连接的焊盘电极的工序；以覆盖所述焊盘电极的方式沉积绝缘膜，并对 所述绝缘膜的表面实施平坦化处理的工序；在所述绝缘膜上形成用于使所述 焊盘电极表面的一部分露出的开口的工序；以填充所述开口而与所述焊盘电 极相连接的方式形成由耐湿性金属材料构成的金属保护膜的工序。本发明的半导体器件的制造方法，其特征在于，包括在半导体衬底的 上方形成电容器结构的工序，该电容器结构由下部电极和上部电极夹持电介 质膜而形成；在所述电容器结构的上方，以与所述电容器结构电连接的方式
形成布线结构的工序；以与所述布线结构电连接的方式形成用于实现与外部 的电连接的焊盘电极的工序；以覆盖所述焊盘电极的方式沉积绝缘膜，并对 所述绝缘膜的表面实施平坦化处理的工序；在所述绝缘膜上形成用于使所述 焊盘电极表面的一部分露出的多个连接孔的工序；形成填充所述连接孔而成 的导电插件的工序；以经由所述导电插件而与所述焊盘电极相连接的方式， 形成由耐湿性金属材料构成的金属保护膜的工序。


图1A是表示第一实施方式的FeRAM的制造方法的概略剖面图。图IB是表示第一实施方式的FeRAM的制造方法的概略剖面图。图1C是表示第一实施方式的FeRAM的制造方法的概略剖面图。图ID是表示第一实施方式的FeRAM的制造方法的概略剖面图。图2A是表示第一实施方式的FeRAM的制造方法的概略剖面图。图2B是表示第一实施方式的FeRAM的制造方法的概略剖面图。图2C是表示第一实施方式的FeRAM的制造方法的概略剖面图。图2D是表示第一实施方式的FeRAM的制造方法的概略剖面图。图3A是表示第一实施方式的FeRAM的制造方法的概略剖面图。图3B是表示第一实施方式的FeRAM的制造方法的概略剖面图。图4是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5A是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5B是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5C是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5D是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5E是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5F是表示第一实施方式的FeRAM的制造方法的概略剖面图。图5G是表示第一实施方式的FeRAM的制造方法的概略剖面图。图6A是表示第一实施方式的FeRAM的制造方法中的其他例的概略剖面图。图6B是表示第一实施方式的FeRAM的制造方法中的其他例的概略剖面图。 图6C是表示第一实施方式的FeRAM的制造方法中的其他例的概略剖面图。图7A是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7B是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7C是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7D是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7E是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7F是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图7G是表示第一实施方式中的变形例1的FeRAM的制造方法的概略剖 面图。图8是表示第一实施方式的变形例1中的金属保护膜的状况的概略俯视图。图9A是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。图9B是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。图9C是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。图9D是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。图9E是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。图9F是表示第一实施方式中的变形例2的FeRAM的制造方法的概略剖 面图。 图10是表示第一实施方式的变形例2中的金属保护膜的状况的概略俯视图。图11A是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11B是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11C是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11D是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11E是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11F是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图11G是表示第一实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图12A是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图12B是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图12C是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图12D是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图12E是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图12F是表示第一实施方式中的变形例4的FeRAM的制造方法的概略 剖面图。图13A是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。
图13B是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图13C是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图13D是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图13E是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图13F是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图13G是表示第一实施方式中的变形例5的FeRAM的制造方法的概略 剖面图。图14A是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图14B是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图14C是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图14D是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图14E是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图14F是表示第一实施方式中的变形例6的FeRAM的制造方法的概略 剖面图。图15A是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。图15B是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。图15C是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。 图15D是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。图15E是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。图15F是表示第一实施方式中的变形例7的FeRAM的制造方法的概略 剖面图。图16A是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图16B是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图16C是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图16D是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图16E是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图16F是表示第二实施方式中的FeRAM的制造方法的概略剖面图。 图17A是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图17B是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图17C是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图17D是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图17E是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图17F是表示第二实施方式中的变形例1的FeRAM的制造方法的概略 剖面图。图18是表示第一实施方式的变形例1中的金属保护膜的状况的概略俯视图。图19A是表示第二实施方式中的变形例2的FeRAM的制造方法的概略 剖面图。图19B是表示第二实施方式中的变形例2的FeRAM的制造方法的概略 剖面图。
图19C是表示第二实施方式中的变形例2的FeRAM的制造方法的概略 剖面图。图19D是表示第二实施方式中的变形例2的FeRAM的制造方法的概略 剖面图。图19E是表示第二实施方式中的变形例2的FeRAM的制造方法的概略 剖面图。图19F是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20A是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20B是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20C是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20D是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20E是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20F是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。图20G是表示第二实施方式中的变形例3的FeRAM的制造方法的概略 剖面图。
具体实施方式
本发明的基本骨架如上所述，在FeRAM中，在以防止水分及氢侵入内部为目的而用耐湿性 的金属保护膜覆盖认为是水分含有量最多的部分的焊盘电极上及其周边的情 况下，主要在封装时因应力及压力(stress)给金属保护膜带来损伤而经常产 生龟裂，或者使隔开焊盘电极和金属保护膜的绝缘膜的形成状态产生不匀， 而助长水分及氢侵入内部。本发明人着眼于该事实，为了提高金属保护膜抗
损伤能力并使绝缘膜的形成状态均匀化，想到通过化学机械研磨(Chemical-Mechanical Polishing: CMP)等使该绝缘膜、即覆盖焊盘电极的绝 缘膜的表面平坦化，并在该表面平坦的绝缘膜上形成各种金属保护膜。根据 该结构，可有效地提高金属保护膜的覆盖率，并且，使绝缘膜的形成状态被 均匀化，抑制因焊盘电极和布线的阶梯差导致的金属保护膜和绝缘膜对水分 及氢的遮蔽功能的恶化。应用本发明的具体各实施方式下面，参照附图对应用了本发明的具体的各实施方式详细地说明。在下 面的各实施方式中，例示了将本发明应用于FeRAM的情况，但是也可应用于 在电容器结构中使用了通常的电介质膜的半导体存储器。(第一实施方式)图1 图5是将本实施方式的FeRAM的结构和其制造方法一起按工序顺 序进行表示的概略剖面图。首先，如图1A所示，在硅半导体衬底10上形成发挥选择晶体管功能的 MOS晶体管20。详细地说，例如通过STI (Shallow Trench Isolation:浅槽隔离)法在硅半 导体衬底10的表层形成元件分离结构11，从而确定元件活性区域。接着，在元件活性区域以例如剂量为3.0Xl(^/cm2、加速能量为300keV 的条件来离子注入杂质、在这里杂质为B，从而形成阱12。接着，在元件活性区域通过热氧化等形成膜厚为3.0nm左右的薄的栅极 绝缘膜13，在栅极绝缘膜13上通过CVD法沉积膜厚为180nm左右的多结晶 硅膜以及膜厚为29mn左右的例如氮化硅膜，并通过光刻(Uthogr叩h)以及 紧随其后的干蚀刻将氮化硅膜、多结晶硅膜以及栅极绝缘膜13加工为电极形 状，从而在栅极绝缘膜13上形成栅电极14的图案。与此同时，在栅电极14 上形成由氮化硅膜构成的盖膜15的图案。接着，以盖膜15为掩模，向元件活性区域以例如剂量为5.0X10"/cm2、 加速能量为10keV的条件离子注入杂质、在这里杂质为As，从而形成所谓的 LDD区域16。
接着，通过CVD法全面地沉积例如氧化硅膜，通过对该氧化硅膜进行所谓的回蚀(Etohback)，从而仅在栅电极14和盖膜15的侧面残留氧化硅膜而 形成侧壁绝缘膜17。接着，以盖膜15和侧壁绝缘膜17为掩模，向元件活性区域以杂质浓度 高于LDD区域16的条件、例如剂量为5.0X 1014/cm2、加速能量为13keV的 条件离子注入杂质、在这里杂质为P，而形成与LDD16区域重叠的源极/漏极 区域18，从而完成MOS晶体管20。此外，在图1B以后，省略硅半导体衬 底10、阱12、元件分离结构11、 LDD区域16、以及源极/漏极区域18的图 示。接着，如图1B所示，形成MOS晶体管10的保护膜21和第一层间绝缘 膜22。详细地说，以覆盖MOS晶体管20的方式依次沉积保护膜21和第一层间 绝缘膜22。在这里，作为保护膜21，以氧化硅膜为材料并通过CVD法沉积 到膜厚为20nm左右。形成层叠结构作为第一层间绝缘膜22，在层叠后，通 过CMP法研磨到膜厚为700nm左右，其中，该层叠结构是依次使例如等离 子SiO膜(膜厚为20nm左右)、等离子膜SiN膜(膜厚为80nm左右)以及 等离子TEOS膜(膜厚为1000nm左右)成膜后的结构。接着，如图1C所示，形成后面所述的铁电电容器结构30的下部电极的 取向性提高膜23。详细地说，在第一层间绝缘膜22上例如沉积氧化硅膜，从而形成取向性 提高膜23。接着，如图1D所示，依次形成下部电极层24、铁电膜25以及上部电极 层26。详细地说，首先，通过溅射法依次沉积例如膜厚为20nm左右的Ti膜和 膜厚为150nm左右的Pt膜，并在Ti膜和Pt膜的层叠结构上形成下部电极层 24。接着，通过RF溅射法在下部电极层24上将由作为铁电体的例如PZT构 成的铁电膜25沉积到膜厚为200nm左右。然后，对铁电膜25实施RTA处理， 使该铁电膜25结晶化。接着，通过反应性溅射法，在铁电膜25上将以例如 作为导电性氧化膜的Ir02为材料的上部电极层26沉积到膜厚为200nm左右。 此外，作为上部电极层26的材料，可以取代Ir02，而使用Ir、Ru、Ru02、SrRu03、 其他的导电性氧化物或它们的层叠结构。接着，如图2A所示，形成上部电极31的图案。详细地说，通过光刻法和紧随其后的干蚀刻法将上部电极层26加工成多 个电极形状，而形成上部电极31的图案。接着，如图2B所示，对铁电膜25和下部电极24进行加工而形成铁电电 容器结构30。详细地说，首先，通过光刻法和紧随其后的干蚀刻法将铁电膜25加工成 与上部电极31匹配并比上部电极31大一些的尺寸。接着，通过光刻法和紧随其后的干蚀刻法将下部电极层24加工成与所加 工的铁电膜25匹配并比铁电膜25大一些的尺寸，来图案成形下部电极32。 由此，完成这样的铁电电容器结构30:在下部电极32上依次层叠铁电膜25、 上部电极31，从而使下部电极32和上部电极31隔着铁电膜25而电容耦合。接着，如图2C所示，形成第二层间绝缘膜33。详细地说，以覆盖铁电电容器结构30的方式形成第二层间绝缘膜33。在 这里，作为第二层间绝缘膜34，例如将等离子TEOS膜沉积到膜厚为1400nm 左右后，通过CMP法研磨到膜厚为1000nm左右。在CMP之后，以对第二 层间绝缘膜33脱水为目的，实施例如N20的等离子退火处理。接着，如图2D所示，形成铁电电容器结构30的导电插件34、 35以及与 晶体管结构10的源极/漏极区域18相连接的导电插件36。首先，形成朝向铁电电容器结构30的通孔34a、 35a。详细地说，作为光刻法和紧随其后的干蚀刻法，同时对第二层间绝缘膜 33进行直到上部电极31的表面的一部分露出为止所实施的加工和直到下部 电极32的表面的一部分露出为止所实施的加工，从而在各部位同时形成例如 直径约0.5pm的通孔34a、 35a。在形成这些通孔34a、 35a时，上部电极31 和下部电极32分别为蚀刻阻止层。接着，通过形成铁电电容器结构30的各工序进行用于恢复铁电电容器结 构30受到的损伤的退火处理。在这里，在处理温度为50(TC的氧气环境中进 行60分钟的退火处理。接着，形成朝向晶体管结构10的源极/漏极区域18的通孔36a。详细地说，将源极/漏极区域18作为蚀刻阻止层，通过光刻法和紧随其 后的干蚀刻法加工第二层间绝缘膜33、取向性提高膜23、第一层间绝缘膜22 以及保护膜21 ，直到该源极/漏极区域18表面的一部分露出，而形成例如直 径约0.3(im的通孔36a。接着，形成导电插件34、 35、 36。首先，进行以通常的氧化膜的蚀刻换算相当于数十nm、在这里相当于 10nm左右的RF前处理，然后以覆盖通孔34a、 35a、 36a的各壁面的方式， 通过溅射法将例如TiN膜沉积到膜厚为75mn左右，而形成基底膜(胶膜) 41。然后，通过CVD法以隔着胶膜41埋入通孔34a、 35a、 36a的方式形成 例如W膜。然后，以第二层间绝缘膜33为阻止层，通过CMP法对W膜和 胶膜41进行研磨，而形成隔着胶膜41以W埋入通孔34a、 35a、 36a内的导 电插件34、 35、 36。接着，如图3A所示，形成与导电插件34、 35、 36分别相连接的第一布 线45。详细地说，首先，通过溅射法等全面地沉积阻挡金属膜42、布线膜43 以及阻挡金属膜44。作为阻挡金属膜42，通过溅射法依次形成例如Ti膜(膜 厚为60nm左右)和TiN膜(膜厚为30nm左右)。作为布线膜43，例如形 成膜厚为360mn左右的Al合金膜(在这里为Al-Cu膜)。作为阻挡金属膜 44，通过溅射法依次形成例如Ti膜(膜厚为5nm左右)和TiN膜(膜厚为 70nm左右)。在这里，由于布线膜43的结构与同一规则的除FeRAM以外的 逻辑部相同，所以不存在布线的加工和可靠性方面的问题。接着，作为反射防止膜而形成例如SiON膜(未图示)后，通过光刻法和 紧随其后的干蚀刻法将反射防止膜、阻挡金属膜44、布线膜43和阻挡金属膜 42加工成布线形状，从而形成第一布线45的图案。此外，也可以取代形成 Al合金膜作为布线膜43，而利用所谓的金属镶嵌法等形成Cu膜(或者Cu 合金膜)，从而形成Cu布线作为第一布线45。接着，如图3B所示，形成用于防止铁电电容器结构30特性恶化的保护 膜46。详细地说，以覆盖第一布线45的方式在第二层间绝缘膜33上形成保护 膜46。保护膜46用于抑制因形成铁电电容器结构30后的多层工序而导致该 铁电电容器结构30受到的损伤，以金属氧化膜、例如氧化铝为材料，其通过 例如溅射法形成为膜厚为20nm左右。接着，如图4所示，形成与第一布线45相连接的第二布线54。 详细地说，首先，隔着保护膜46以覆盖布线45的方式形成第三层间绝缘膜47。作为第三层间绝缘膜47，形成膜厚为700nm左右的氧化硅膜，并形成等离子TEOS，使膜厚整体上为1100nm左右后，通过CMP法对表面进行研磨，将膜厚形成为750nm左右。接着，形成与布线45相连接的导电插件48。通过光刻法和紧随其后的干蚀刻法对第三层间绝缘膜47和保护膜46进 行加工，直到布线45的表面的一部分露出，而形成例如直径约0.25pm的通 孔48a。接着，以覆盖该通孔48a的壁面的方式形成基底膜(胶膜)49后， 通过CVD法以隔着胶膜49而埋入通孔48a的方式形成W膜。然后，将第三 绝缘膜47作为阻止层，例如对W膜和胶膜49进行研磨，从而形成隔着胶膜 49以W埋入通孔48a内的导电插件。接着，形成与导电插件48分别相连接的第二布线54。 首先，通过溅射法等全面地沉积阻挡金属膜51、布线膜52、以及阻挡金 属膜53。作为阻挡金属膜51，通过溅射法依次形成例如Ti膜(膜厚为60nm 左右)和TiN膜(膜厚为30nm左右)。作为布线膜52，例如形成膜厚为360nm 左右的Al合金膜(在这里为Al-Cu膜)。作为阻挡金属膜53，通过溅射法依 次形成例如Ti膜(膜厚为5nm左右)和TiN膜(膜厚为70nm左右)。在这 里，由于布线膜52的结构与同一规则的除FeRAM以外的逻辑部相同，所以不存在布线的加工和可靠性方面的问题。接着，作为反射防止膜而形成例如SiON膜(未图示)后，通过光刻法和 紧随其后的干蚀刻法将反射防止膜、阻挡金属膜53、布线膜52和阻挡金属膜 51加工成布线形状，而形成第二布线54的图案。此外，也可以取代形成A1 合金膜作为布线膜52，而利用所谓的金属镶嵌法形成Cu膜(或者Cu合金膜)， 从而形成Cu布线作为第二布线54。此外，在本实施方式中，作为布线结构而例示了由第一布线45和第二布 线54构成的双层结构，但是，也可以为3层结构及其以上的多层结构。图5A表示此时的状况。在图5A中表示与图4相同的状态，仅表示图4 的第三绝缘层47的上层的部分(省略阻挡金属膜51、 53和导电插件48的记 载)。此外，为了便于图示，在图5A以后的各图中，省略第三层间绝缘膜47的下层的部分。在此，本实施方式中，在多个第二布线54中，图中右端的 第二布线54为用于获得与外部电连接的焊盘电极(以下称为焊盘电极54a)。 接着，如图5B所示，以覆盖第二布线54的方式形成下层绝缘膜55。 详细地说，以覆盖第二层间绝缘膜54的方式形成下层绝缘膜55。作为下 层绝缘膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二 布线54的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹 凸状。接着，如图5C所示，对下层绝缘膜55进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，在形成表面平坦的下层绝缘膜55时，可以取代图5B和图5C 的工序而如图6那样进行。首先，如图6A所示，通过例如使用了 TEOS的CVD法将氧化硅膜沉积 到填满第二布线54的膜厚，而形成绝缘膜55a。此时，绝缘膜55a的表面呈 反映了第二布线54的形状的凹凸状。接着，如图6B所示，通过例如CMP法以第二布线54为阻止层对绝缘膜 55a的表面进行平坦化，直到第二布线54的表面露出。接着，如图6C所示，在表面被平坦化的绝缘膜55a上形成绝缘膜55b。 作为绝缘膜55b，通过例如使用了TEOS的CVD法形成氧化硅膜。由绝缘膜 55a、 55b构成覆盖第二布线54的膜厚为100nm左右的下层绝缘膜55。接着，如图5D所示，形成上层绝缘膜56和抗蚀图案58。详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56,通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂布抗蚀剂，并通过光刻法对该抗 蚀膜进行加工，从而形成抗蚀图案58，该抗蚀图案58具有使上层绝缘膜56 的与焊盘电极54a的上方匹配的部位露出的开口 58a。
接着，如图5E所示，对第四层间绝缘膜57进行加工。详细地说，以抗蚀图案58为掩模，并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜 57上依照抗蚀图案58的幵口 58a形成有使焊盘电极54表面的一部分露出的 开口部57a。然后，通过灰化处理等除去抗蚀图案58。接着，如图5F所示，形成金属保护膜59的图案。详细地说，首先，在包括开口 57a内面的第四层间绝缘膜57上，以耐湿 性的金属、在这里为A1为材料，例如通过溅射法沉积到例如800腿的膜厚， 而形成A1J3莫。在这里，作为耐湿性的金属，可以取代A1而使用Al-Cu等Al 合金、Ti、 TiN、 TiON、 Cu或它们的层叠膜等。接着，通过使用了抗蚀图案(未图示)的干蚀刻，并使用上层绝缘膜56 作为蚀刻阻止层对该Al膜进行加工，从而在焊盘电极54a上形成与其电连接 的金属保护膜59的图案。在这里，用于实现和外部的电连接的焊盘电极形成 为焊盘电极54a和金属保护膜59层叠的双层结构，作为焊盘电极的功能实际 上由金属保护膜59担负。然后，通过灰化处理等除去上述的抗蚀图案。在本实施方式中，由于下层绝缘膜55的表面被平坦化，所以在下层 绝缘膜；5上形成的上层绝缘膜56变得覆盖率良好、且膜厚均匀。并且， 金属保护膜59也同样变得覆盖率良好，因此例如能够大幅度地提高封装 时的抗损伤能力。这样，通过将上层绝缘膜56和金属保护膜59形成为覆 盖率良好的状态，从而能够使上层绝缘膜56和金属保护膜59最大限度地 发挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电容器结 构30的特性恶化。接着，如图5G所示，形成覆盖金属保护膜59的周围的上部保护层61。详细地说，首先，以覆盖金属保护膜59的方式在上层绝缘膜56上形成 上部保护层61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜59的表面的一部分露出的方式，在上部保护层61 上形成开口61a。这样一来，完成FeRAM。
如上所述，根据本实施方式，提供一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。(变形例)下面，对第一实施方式的各变形例进行说明。在这些变形例中，对与在 第一实施方式中公开的结构部件等同样的部分标上相同的附图标记，省略详 细地说明。[变形例1]在本例中，在第一实施方式公开的FeRAM的结构中以包围焊盘电极54a 的周围的方式形成金属保护膜。图7是表示变形例1的FeRAM的制造方法中的主要工序的概略剖面图。首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、 图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图7A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。 接着，如图7B所示，对下层绝缘膜55的表面进行平坦化。 详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样的，在形成表面平坦的下层绝缘膜55时， 可以取代图7A和图7B的工序而如图6那样进行。接着，如图7C所示，形成上层绝缘膜56和A1膜60。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率(etching rate)比下层绝缘膜55低且具有氢 的遮蔽功能的材料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝 缘膜55和上层绝缘膜56构成第四层间绝缘膜57。在第四层间绝缘膜57上，以耐湿性的金属、在这里以A1为材料，例如 通过溅射法沉积到例如S00nm的膜厚，而形成Al膜60。在这里，作为耐湿 性的金属，可以取代A1而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu或它 们的层叠膜等。接着，如图7D所示，在A1膜60上形成抗蚀图案62。详细地说，在Al膜62的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案62，该抗蚀图案62具有使Al膜60的与焊 盘电极54a的上方匹配的部位露出的开口 62a。接着，如图7E所示，对Al膜60进行加工，而形成金属保护膜63的图案。详细地说，以抗蚀图案62为掩模并使用上层绝缘膜56作为蚀刻阻止层， 对Al膜60进行干蚀刻。此时，在上层绝缘膜56上依照抗蚀图案62的开口 62a而除去Al膜60，而形成使焊盘电极54a露出的开口 63a。通过该蚀刻， 在与焊盘电极54a电绝缘的状态下，形成包围该焊盘电极54a的周围的金属 保护膜63的图案。图8表示俯视金属保护膜63的状况。这样，金属保护膜63以覆盖除了焊盘电极54a的形成部位之外的半导体 衬底10的上方整个表面的方式而形成，这样处于与焊盘电极54a电绝缘的状 态而覆盖焊盘电极54a的周围。在这里，通过具有耐湿性的金属保护膜63来 覆盖认为是水分及氢最容易侵入的焊盘电极54a的周围，从而能够有效地遮 断水分及氢侵入到内部。然后，通过灰化处理等除去抗蚀图案62。 接着，如图7F所示，对第四层间绝缘膜57进行加工。 详细地说，使用焊盘电极54a作为蚀刻阻止层，来对第四层间绝缘膜57、 在这里为上层绝缘膜56和下层绝缘膜55的上层部位(在图6C的例子中为绝 缘膜55b)进行使用了抗蚀图案的干蚀刻，从而依照抗蚀图案形成有使焊盘电 极54表面的一部分露出的开口部57a。从该开口 57a露出的焊盘电极54a的表面用于和外部电连接。在变形例1中，由于下层绝缘膜55的表面被平坦化，所以在下层绝缘膜 55上形成的上层绝缘膜56变得覆盖率良好且膜厚均匀。并且，在上层绝缘膜 56上形成的金属保护膜59也同样变得覆盖率良好，因此例如能够大幅度地提 高封装时的抗损伤能力。这样，通过将上层绝缘膜56和金属保护膜59形成 为覆盖率良好的状态，从而能够使上层绝缘膜56和金属保护膜59最大限度 地发挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电容器结 构30的特性恶化。接着，如图7G所示，形成覆盖金属保护膜63的上部保护层61。详细地说，首先，全面地形成上部保护层61。作为上部保护层61，例如 使用聚酰亚胺为材料沉积而成。接着，以从开口 57a使焊盘电极54a表面的一部分露出的方式，在上部 保护层61的与开口 57a匹配的部位形成开口 61a。这样一来，完成FeRAM。如上说明所述，根据本变形例l，实现一种可靠性高的FeRAM，其能够 以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构 30的髙性能。[变形例2]在本例中，在第一实施方式所公开FeRAM的结构的基础上，以包围焊盘 电极54a的周围的方式形成金属保护膜。图9是表示变形例2的FeRAM的制造方法中的主要工序的概略剖面图。首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、 图3B以及图4 (图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图9A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。 接着，如图9B所示，对下层绝缘膜55的表面进行平坦化。 详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。
在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可以取代图9A和图9B的工序而如图6那样进行。接着，如图9C所示，形成上层绝缘膜56和抗蚀图案58。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面涂覆抗蚀剂，并通过光刻法对该抗蚀 剂进行加工，从而形成抗蚀图案58，该抗蚀图案58具有使上层绝缘膜56的 与焊盘电极54a的上方匹配的部位露出的开口 58a。接着，如图9D所示，对第四层间绝缘膜57迸行加工。 详细地说，以抗蚀图案58为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜 57上依照抗蚀图案58的开口 58a形成有使焊盘电极54表面的一部分露出的 开口部57a。然后，通过灰化处理等除去抗蚀图案58。 接着，如图9E所示，形成金属保护膜59、 63的图案。 详细地说，首先，在包括开口57a内面的第四层间绝缘膜57上，以耐湿 性的金属、在这里以A1为材料，例如通过溅射法沉积到例如800nm的膜厚， 而形成A1膜。在这里，作为耐湿性的金属，可以取代A1而使用Al-Qi等Al 合金、Ti、 TiN、 TiON、 Cu或它们的层叠膜等。接着，通过使用了抗蚀图案(未图示)的干蚀刻并使用上层绝缘膜56作 为蚀刻阻止层来对该Al膜进行加工。此时，在上层绝缘膜56上依照抗蚀图 案而除去Al膜，从而形成开口 63a。通过该蚀刻，同时形成金属保护膜59 和金属保护膜63的图案，该金属保护膜59在焊盘电极54a上与其电连接， 该金属保护膜63在上层绝缘膜56上以与金属保护膜59 (焊盘电极54a)电 绝缘的状态包围该焊盘电极54a的周围。在这里，用于实现和外部的电连接 的焊盘电极形成为焊盘电极54a和金属保护膜59层叠的双层结构，作为焊盘 电极的功能实际上由金属保护膜59担负。
然后，通过灰化处理等除去上述的抗蚀图案。图10表示俯视金属保护膜59、 63的状况。这样，金属保护膜59覆盖焊盘电极54a，金属保护膜63以覆盖除了焊盘 电极54a的形成部位之外的硅半导体衬底10的上方整个表面的方式而形成。 在这里，通过具有耐湿性的金属保护膜59、 63覆盖认为是水分及氢最容易侵 入的焊盘电极54a的形成部位及其周围，从而能够有效地遮断水分及氢侵入 到内部。在变形例2中，由于下层绝缘膜55的表面被平坦化，所以在下层绝缘膜 55上形成的上层绝缘膜56变得覆盖率良好且膜厚均匀。并且，金属保护膜 59和在上层绝缘膜56上形成的金属保护膜63也同样变得覆盖率良好，因此 例如能够大幅度地提高封装时的抗损伤能力。这样，通过将上层绝缘膜56和 金属保护膜59、 63形成为覆盖率良好的状态，从而能够使上层绝缘膜56和 金属保护膜59、 63最大限度地发挥对水分及氢的遮蔽功能。通过该结构，能 够可靠地防止铁电电容器结构30的特性恶化。接着，如图9F所示，形成覆盖金属保护膜59的周围的上部保护层61。详细地说，首先，以覆盖金属保护膜59的方式在金属保护膜63上形成 上部保护层61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使焊盘电极54a表面的一部分露出的方式，在上部保护层61上 形成开口61a。这样一来，完成FeRAM。如上所述，根据本变形例2，实现一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。[变形例3]在本例中，在第一实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图11是表示变形例3的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。接着，与图5B同样，如图11A所示，以覆盖第二布线54的方式形成下
层绝缘膜55。 '详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图11B所示，对下层绝缘膜55的表面进行平坦化。详细地说，例如通过CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图IIA和图11B的工序而如图6那样进行。接着，如图11C所示，形成上层绝缘膜56和抗蚀图案58。详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案58，该抗蚀图案58具有使上层绝缘膜56 的与焊盘电极54a的上方匹配的部位露出的开口 58a。接着，如图11D所示，对第四层间绝缘膜57进行加工。详细地说，以抗蚀图案58为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜 57上依照抗蚀图案58的开口58a形成使焊盘电极54a的表面的一部分露出的 开口部57a。然后，通过灰化处理等除去抗蚀图案58。接着，如图11E所示，形成A1膜60。详细地说，在含有开口 57a的第四层间绝缘膜57上，以耐湿性的金属、 在这里以A1为材料，例如通过蒸镀法沉积Al而形成Al膜60。此时，将A1 膜60形成为比开口 57a的深度更厚的膜厚、例如lpm左右。在这里，作为耐 湿性的金属，可以取代A1而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu等。 接着，如图11F所示，加工A1膜60而形成金属保护膜64。详细地说，例如通过CMP法以上层绝缘膜56为阻止层对Al膜60进行 表面研磨，直到上层绝缘膜56的表面露出为止。此时，以仅填充开口57a内 的方式残留Al膜60，形成在焊盘电极54a上并与其电连接的金属保护膜64。 用于实现和外部的电连接的焊盘电极形成为焊盘电极54a和金属保护膜64层 叠的双层结构，作为焊盘电极的功能实际上由金属保护膜64担负。在变形例3中，下层绝缘膜55的表面被平坦化，在形成金属保护膜64 时，可以如上述那样使用CMP法。此时，在下层绝缘膜55上形成的上层绝 缘膜56和金属保护膜64被表面平坦化，而形成同一平面。因此，上层绝缘 膜56和金属保护膜64都变得覆盖率良好且膜厚均匀。此时，能够大幅度地 提高金属保护膜64例如在封装时的抗损伤能力。这样，通过将上层绝缘膜56 和金属保护膜64形成为覆盖率良好的状态，从而能够使上层绝缘膜56和金 属保护膜64最大限度地发挥对水分及氢的遮蔽功能。通过该结构，能够可靠 地防止铁电电容器结构30的特性恶化。接着，如图11G所示，形成覆盖金属保护膜64的周围的上部保护层61。详细地说，首先，以覆盖金属保护膜64的方式在上层绝缘膜56上形成 上部保护层61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜64的表面露出的方式在上部保护层61形成开口 61a。这样一来，完成FeRAM。如上所述，根据本变形例3，实现一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。[变形例4]在本例中，在第一实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图12是表示变形例4的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、图3B 以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。接着，与图5B同样，如图12A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图12B所示，对下层绝缘膜55的表面进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图12A和图12B的工序而如图6那样进行。接着，如图12C所示，形成上层绝缘膜56、上部保护层61和抗蚀图案58。详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56上形成上部保护膜61。作为上部保护层61，例 如使用聚酰亚胺为材料沉积而成。接着，在上层绝缘膜61的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案58，该抗蚀图案58具有使上层绝缘膜61 的与焊盘电极54a的上方匹配的部位露出的开口 58a。接着，如图12D所示，对上部保护层61和第四层间绝缘膜57进行加工。详细地说，以抗蚀图案58为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对上部保护膜61和第四层间绝缘膜57进行干蚀刻。在这里，关于第四层 间绝缘膜57，对上层绝缘膜56和下层绝缘膜55的上层部位(在图6C的例 子中为绝缘膜55b)进行蚀刻。此时，在上部保护层61和第四层间绝缘膜57 上依照抗蚀图案58的开口 58a形成使焊盘电极54a表面的一部分露出的开口 部57b。然后，通过灰化处理等除去抗蚀图案58。 接着，如图12E所示，形成A1膜60。
详细地说，在含有开口57b的上部保护层61上，以耐湿性的金属、在这里以A1为材料，例如通过蒸镀法沉积A1而形成A1膜60。此时，将A1膜60 形成为比开口 57b的深度更厚的膜厚、例如100pm左右。在这里，作为耐湿 性的金属，可以取代A1而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu等。 接着，如图12F所示，加工A1膜60而形成金属保护膜65。 详细地说，例如通过CMP法以上部保护层61为阻止层对Al膜60进行 表面研磨，直到上部保护层61的表面露出。此时，以仅填充开口57b内的方 式残留Al膜60，而形成在焊盘电极54a上并与其电连接的金属保护膜65。 在这里，用于实现和外部的电连接的焊盘电极形成为焊盘电极54a和金属保 护膜65层叠的双层结构，作为焊盘电极的功能实际上由金属保护膜65担负。 由此，完成FeRAM。在变形例4中，下层绝缘膜55的表面被平坦化，在形成金属保护膜65 时，能够如上述那样使用CMP法。此时，在下层绝缘膜55上隔着上层绝缘 膜56而形成的上层保护膜61和金属保护膜65被表面平坦化，而形成同一平 面。因此，上层绝缘膜56、上部保护膜61和金属保护膜65都变得覆盖率良 好且膜厚均匀。因此，能够大幅度地提高金属保护膜65例如在封装时的抗损 伤能力。这样，通过将上层绝缘膜56、上部保护层61和金属保护膜65形成 为覆盖率良好的状态，能够使上层绝缘膜56和金属保护膜65最大限度地发 挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电容器结构30 的特性恶化。但是，在FeRAM的制造工序中，为了检査焊盘电极的功能而需要使探针 与焊盘电极(在本例中为金属保护膜65)相抵接(针接触)。因该针接触， 有时会给焊盘电极的表面带来一些损伤等抵接伤痕。为了在带有该抵接伤痕 的情况下充分确保焊盘电极的导电性和与布线的连接性，需要形成一定厚度 的焊盘电极。在变形例4中，金属保护膜65形成为与开口 57b相同的膜厚，该开口 57b 形成为与下层绝缘膜55的上层部位、上层绝缘膜56以及上部保护层61的合 计膜厚相同的深度。这样，积极将金属保护膜65形成得较厚，而且，即使因 针接触而给金属保护膜65的表面带来抵接痕迹，也能够充分确保金属保护膜 65的导电性和与布线的连接性。
如上所述，根据本变形例4，实现一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。[变形例5]在本例中，在第一实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图13是表示变形例5的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图lA 图1D、图2A 图2D、图3A、图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。接着，与图5B同样，如图13A所示，以覆盖第二布线54的方式形成下层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图13B所示，对下层绝缘膜55的表面进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图13A和图13B的工序而如图6那样进行。 '接着，如图13C所示，形成抗蚀图案66。接着，在下层绝缘膜55的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在下层绝缘膜55的与 焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。接着，如图13D所示，对下层绝缘膜55进行加工。详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对下层绝缘膜55的上层部位(在图6C的例子中为绝缘膜55b)进行干蚀 刻。此时，在下层绝缘膜55上依照抗蚀图案66的开口 66a形成使焊盘电极 54a表面的一部分露出的多个微细的第一开口部67a。 然后，通过灰化处理等除去抗蚀图案66。接着，如图13E所示，形成具有第二开口部67b的上层绝缘膜56。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材料的膜、例如氮化硅膜形成为400mn左右的膜厚。由下层绝缘膜55和上层绝缘膜56构成第四层间绝缘膜57。接着，通过使用了抗蚀图案(未图示)的干蚀刻对该上层绝缘膜56进行加工，在与第一开口 67a匹配的部位形成与这些第一开口 67a—体化的第二开口 67b。然后，通过灰化处理等除去上述抗蚀图案。 接着，如图13F所示，形成金属保护膜68。在变形例5中，通过含有上述的第一和第二开口67a、 67b的形成工序的 所谓的金属镶嵌(双金属镶嵌)法形成金属保护膜68。详细地说，首先，在形成为一体的槽的第一和第二开口 67a、 67b的壁面， 通过例如MOCVD法沉积例如Ta膜，而形成阻挡膜(未图示)，接着，在阻 挡膜上形成电镀种子膜(未图示)后，通过电镀法以埋入第一和第二开口 67a、 67b内的方式沉积耐湿性的金属、在这里为Cu (或者Cu合金等)。然后， 以上层绝缘膜56为阻止层，通过CMP法除去Cu的表层(以及电镀种子膜)， 由Cu填充第一和第二开口 67a、 67b内，而形成在焊盘电极54a上并与其电 连接的金属保护膜68。在此，用于实现和外部的电连接的焊盘电极形成为焊 盘电极54a和金属保护膜68层叠的双层结构，作为焊盘电极的功能实际上由 金属保护膜68担负。在变形例5中，下层绝缘膜55的表面被平坦化，在形成金属保护膜68 时，能够如上述那样使用金属镶嵌法。此时，在下层绝缘膜55上形成的上层 绝缘膜56和金属保护膜68被表面平坦化，而形成同一平面。因此，上层绝 缘膜56和金属保护膜64都变得覆盖率良好且膜厚均匀。此时，能够大幅度 地提高金属保护膜64例如在封装时的抗损伤能力。这样，通过将上层绝缘膜 56和金属保护膜68形成为覆盖率良好的状态，从而能够使上层绝缘膜56和 金属保护膜68最大限度地发挥对水分及氢的遮蔽功能。通过该结构，能够可 靠地防止铁电电容器结构30的特性恶化。
进而，在变形例5中，金属保护膜68经由形成在下层绝缘膜55的上层 部位(在图6C的例子中为绝缘膜55)的第一开口 67a内的Cu，而与焊盘电 极54a相连接。这样，金属保护膜68以与焊盘电极54a主动分离的方式形成， 即使因检查焊盘电极的功能时的针接触给金属保护膜65的表面带来抵接痕 迹，也不用担心抵接痕迹影响到第一开口 67a内的Cu，能够充分地确保焊盘 电极54a和金属保护膜65的作为焊盘电极的导电性以及与布线的连接性。接着，如图13G所示，形成覆盖金属保护膜68的周围的上部保护层61。详细地说，首先，以覆盖金属保护膜68的方式在上层绝缘膜56上形成 上部保护层61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜68的表面露出的方式在上部保护层61上形成开 口 6la。这样一来，完成FeRAM。如上所述，根据本变形例5，实现一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。[变形例6]在本例中，在第一实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图14是表示变形例6的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。接着，与图5B同样，如图14A所示，以覆盖第二布线54的方式形成下层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。 接着，如图14B所示，对下层绝缘膜55的表面进行平坦化。 详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。
在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可以取代图14A和图14B的工序而如图6那样进行。接着，如图14C所示，形成上层绝缘膜56和抗蚀图案66。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在上层绝缘膜56的与 焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。 接着，如图14D所示，对第四层间绝缘膜57进行加工。 详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56以及下层绝缘膜55的上层 部位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四绝缘膜57 上依照抗蚀图案66的开口 66a形成使焊盘电极54a表面的一部分露出的多个 微细的第一开口部67c。然后，通过灰化处理等除去抗蚀图案66。接着，如图14E所示，形成覆盖多个第一开口部67c的上部保护层61。详细地说，首先，全面地形成上部保护层61。作为上部保护层61，例如 使用聚酰亚胺为材料沉积而成。接着，以使第一开口 67c的形成部位露出的方式在上部保护层61上形成 开口。该开口为第二开口 67d，在与第一开口 67c匹配的部位与这些第一开口 67c —体化。接着，如图14F所示，形成金属保护膜69。在变形例6中，通过含有上述的第一和第二开口 67c、 67d的形成工序的 所谓的金属镶嵌(双金属镶嵌)法形成金属保护膜69。这样一来，完成FeRAM。详细地说，首先，在形成为一体的槽的第一和第二开口 67c、 67d的壁面 通过例如MOCVD法沉积例如Ta，而形成阻挡膜(未图示)，接着，在阻挡 膜上形成电镀种子膜(未图示)后，通过电镀法以埋入第一和第二开口 67c、 67d内的方式沉积耐湿性的金属、在这里为Cu (或者Cu合金等)。然后， 以上部保护层61为阻止层，通过CMP法除去CU的表层(以及电镀种子膜)，由Cu填充第一和第二开口 67c、 67d内，而形成在焊盘电极54a上并与其电 连接的金属保护膜69。在此，用于实现和外部的电连接的焊盘电极形成为焊 盘电极54a和金属保护膜69层叠的双层结构，作为焊盘电极的功能实际上由 金属保护膜69担负。进而，在变形例6中，金属保护膜69形成为与开口 67d相同的膜厚，该 开口 67d形成为与厚(例如lOOpm左右)的上部保护层61相同的深度，进 一步，经由形成在上层绝缘膜56和下层绝缘膜55的上层部位(在图6C的例 子中为绝缘膜55)的第一开口 67c内的Cu，而与焊盘电极54a相连接。这样， 金属保护膜69以与焊盘电极54a主动分离的方式形成，即使因检査焊盘电极 的功能时的针接触给金属保护膜69的表面带来抵接痕迹，也能够充分地确保 焊盘电极54a和金属保护膜69的作为焊盘电极的导电性以及与布线的连接 性。如上所述，根据本变形例6，实现一种可靠性高的FeRAM，其能够以比 较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的 高性能。[变形例7]在本例中，在第一实施方式的变形例2公开的FeRAM的结构的基础上， 上层绝缘膜56的形成方式不同。图15是表示变形例7的FeRAM的制造方法中的主要工序的概略剖面图。首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、 图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图15A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。 接着，如图15B所示，对下层绝缘膜55的表面进行平坦化。 详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图15A和图15B的工序而如图6那样进行。接着，如图15C所示，在下层绝缘膜55上形成开口 55a之后，形成上层 绝缘膜56。详细地说，首先，使用规定的抗蚀图案(未图示)对下层绝缘膜55进行 加工，形成使焊盘电极54a表面的一部分露出的开口 80。接着，以覆盖开口 80的内壁的方式在下层绝缘膜55上形成上层绝缘膜 56。作为上层绝缘膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有 氢的遮蔽功能的材料的膜、例如氮化硅膜形成为400nm左右的膜厚。然后，通过灰化处理等除去上述的抗蚀图案。接着，如图15D所示，加工上层绝缘膜56。详细地说，使用规定的抗蚀图(未图示)对上层绝缘膜56进行加工，在 与下层绝缘膜55的开口 80匹配的部位，以比该开口 80小的尺寸形成使焊盘 电极54a表面的一部分露出的开口 81。此时，上层绝缘膜56以从下层绝缘膜 55上覆盖至开口 80的侧壁面的方式形成。由下层绝缘膜55和上层绝缘膜56 构成第四层间绝缘膜57。然后，通过灰化处理等除去上述的抗蚀图案。 接着，如图15E所示，同时形成金属保护膜59、 63的图案。 详细地说，首先，在含有开口 81的第四层间绝缘膜57上，以耐湿性的 金属、在这里以A1为材料，例如通过溅射法沉积到例如800nm的膜厚，而形 成Al膜。在这里，作为耐湿性的金属，可以取代Al而使用Al-Cu等Al合金、 Ti、 TiN、 TiON、 Cu或它们的层叠膜等。接着，通过使用了抗蚀图案(未图示)的干蚀刻并使用上层绝缘膜56作 为蚀刻阻止层来对该Al膜进行加工，并同时形成金属保护膜59和金属保护 膜63的图案，该金属保护膜59在焊盘电极54a上与其电连接，该金属保护 膜63在上层绝缘膜56上以与金属保护膜59 (焊盘电极54a)电绝缘的状态 包围该焊盘电极54a的周围。在这里，用于实现和外部的电连接的焊盘电极 形成为焊盘电极54a和金属保护膜59层叠的双层结构，作为焊盘电极的功能
实际上由金属保护膜59担负。然后，通过灰化处理等除去上述的抗蚀图案。这样，金属保护膜59覆盖焊盘电极54a，形成金属保护膜63，并使得该 金属保护膜63盖除了焊盘电极54a的形成部位之外的硅半导体衬底10的上 方整个表面。在这里，通过具有耐湿性的金属保护膜59、 63覆盖认为是水分 及氢最容易侵入的焊盘电极54a的形成部位及其周围，从而能够有效地遮断 水分及氢侵入到内部。在变形例7中，由于下层绝缘膜55的表面被平坦化，所以在下层绝缘膜 55上形成的上层绝缘膜56变得覆盖率良好且膜厚均匀。并且，金属保护膜 59和在上层绝缘膜56上形成的金属保护膜63也同样变得覆盖率良好，从而 能够大幅度地提高例如在封装时的抗损伤能力。进而，由于上层绝缘膜56以 覆盖到下层绝缘膜55的开口 80的侧壁面的方式形成，所以可以有效地防止 因该侧壁面的露出而导致氢侵入内部。这样，通过将上层绝缘膜56和金属保 护膜59、 63形成为覆盖率良好的状态，并将上层绝缘膜56形成到开口 80的 侧壁面，从而能够使上层绝缘膜56和金属保护膜59、 63最大限度地发挥对 水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电容器结构30的特 性恶化。接着，如图15F所示，形成覆盖金属保护膜59的周围的上部保护层61。详细地说，首先，以覆盖金属保护膜59的方式在金属保护膜63上形成 上部保护层61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜59表面的一部分露出的方式，在上部保护层61 上形成开口61a。这样一来，完成FeRAM。如上所述说明，根据变形例7，实现一种可靠性高的FeRAM，其能够以 比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30 的高性能。此外，在变形例7中，例示了以变形例2的结构为前提而将上层绝缘膜 56形成到下层绝缘膜55的开口 80的侧壁面的情况，但并不限于该结构，例 如，也可以例如以第一实施方式、变形例l、 3、 4等结构为前提来应用。(第二实施方式)
在本实施方式中，在第一实施方式公开的FeRAM中，金属保护膜和焊盘 电极54a的连接方式不同。图16是表示第二实施方式的FeRAM的制造方法中的主要工序的概略剖 面图。首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、 图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图16A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。 接着，如图16B所示，对下层绝缘膜55的表面进行平坦化。 详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图16A和图16B的工序而如图6那样进行。接着，如图16C所示，形成上层绝缘膜56和抗蚀图案66。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在上层绝缘膜56的与 焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。 接着，如图16D所示，对第四层间绝缘膜57进行加工。 详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜57上依照抗蚀图案66的开口 66a形成使焊盘电极54a表面的一部分露出的多 个微细的通孔70。然后，通过灰化处理等除去抗蚀图案66。接着，如图16E所示，形成与焊盘电极54a相连接的导电插件71。 详细地说，以埋入通孔70的方式形成例如W膜。然后，通过CMP法以上层绝缘膜56为阻止层对W膜进行研磨，形成以W埋入通孔70的导电插件71。接着，如图16F所示，形成金属保护膜72和上部保护层61。详细地说，首先，在上层绝缘膜56上，以耐湿性的金属、在这里以Al 为材料，例如通过溅射法沉积到例如800nm的膜厚，而形成A1膜。在这里， 作为耐湿性的金属，可以取代A1而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu或它们的层叠膜等。接着，通过使用了抗蚀图案(未图示)的干蚀刻，并使用上层绝缘膜56 作为蚀刻阻止层，来对该A1膜进行加工，从而形成金属保护膜72的图案， 该金属保护膜72在上层绝缘膜56上经由导电插件71而与焊盘电极54a电连 接。在这里，用于实现和外部的电连接的焊盘电极形成为焊盘电极54a和金 属保护膜72隔着导电插件而层叠的双层结构，作为焊盘电极的功能实际上由 金属保护膜72担负。然后，通过灰化处理等除去上述的抗蚀图案。接着，以覆盖金属保护膜72的方式在上层绝缘膜56上形成上部保护层 61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜72的表面露出的方式在上部保护层61上形成开 口 6la。这样一来，完成FeRAM。在本实施方式中，由于下层绝缘膜55的表面被平坦化，所以在下层绝缘 膜55上形成的上层绝缘膜56变得覆盖率良好且膜厚均匀。并且，在平坦的 上层绝缘膜56上以与导电插件71相连接的方式形成的金属保护膜72也同样 变得覆盖率良好，因此能够大幅度地提高例如在封装时的抗损伤能力。这样， 通过将上层绝缘膜56和金属保护膜72形成为覆盖率良好的状态，从而能够 使上层绝缘膜56和金属保护膜72最大限度地发挥对水分及氢的遮蔽功能。 通过该结构，能够可靠地防止铁电电容器结构30的特性恶化。 进而，在本实施方式中，金属保护膜72经由导电插件71而与焊盘电极54a相连接。这样，金属保护膜72以与焊盘电极54a主动分离的方式形成， 即使因检查焊盘电极的功能时的针接触给金属保护膜72的表面带来抵接痕 迹，也不用担心抵接痕迹影响到导电插件71，能够充分地确保焊盘电极54a 和金属保护膜72的作为焊盘电极的导电性以及与布线的连接性。如上所述说明，根据本实施方式，实现一种可靠性高的FeRAM，其能够 以比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构 30的高性能。 (变形例)下面，对第二实施方式的各变形例进行说明。在这些变形例中，对与在 第二实施方式中公开的结构部件等同样的部分标上相同的附图标记，省略详 细地说明。[变形例1]在本例中，在第二实施方式所公开的FeRAM的结构的基础上，金属保护 膜以包围焊盘电极54a的周围的方式形成。图17是表示变形例1的FeRAM的制造方法中的主要工序的概略剖面图。首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、 图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图17A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图17B所示，对下层绝缘膜55的表面进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图17A和图17B的工序而如图6那样进行。
接着，如图17C所示，形成上层绝缘膜56和抗蚀图案66。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在上层绝缘膜56的与 焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。 接着，如图17D所示，对第四层间绝缘膜57进行加工。 详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜 57上依照抗蚀图案66的开口 66a形成使焊盘电极54a表面的一部分露出的多 个微细的通孔70。然后，通过灰化处理等除去抗蚀图案66。接着，如图17E所示，形成与焊盘电极54a相连接的导电插件71。 详细地说，以埋入通孔70的方式形成例如W膜。然后，通过CMP法以上层绝缘膜56为阻止层对W膜进行研磨，形成以W埋入通孔77的导电插件71。接着，如图17F所示，同时形成金属保护膜72、 73的图案后，形成上部 保护层61。详细地说，首先，上层绝缘膜56上，以耐湿性的金属、在这里以A1为 材料，例如通过溅射法沉积到例如800nm的膜厚，而形成A1膜。在这里，作 为耐湿性的金属，可以取代Al而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu或它们的层叠膜等。接着，通过使用了抗蚀图案(未图示)的干蚀刻并使用上层绝缘膜56作 为蚀刻阻止层来对该Al膜进行加工。此时，在上层绝缘膜56上依照抗蚀图 案而除去Al膜，从而形成开口 73a。通过该蚀刻，同时形成金属保护膜72 和金属保护膜73的图案，该金属保护膜72在上层绝缘膜56上经由导电插件 71而与焊盘电极54a电连接，该金属保护膜73在上层绝缘膜56上以与金属
保护膜72 (焊盘电极54a)电绝缘的状态包围该焊盘电极54a的周围。在这 里，用于实现和外部的电连接的焊盘电极形成为焊盘电极54a和金属保护膜 72隔着导电插件而层叠的双层结构，作为焊盘电极的功能实际上由金属保护 膜72担负。然后，通过灰化处理等除去上述的抗蚀图案。接着，以覆盖金属保护膜72的方式在金属保护膜73上形成上部保护层 61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜72的表面露出的方式在上部保护层61上形成开 口 6la。这样一来，完成FeRAM。图18表示俯视金属保护膜72、 73的状况。这样，金属保护膜72覆盖焊盘电极54a，形成金属保护膜73，并使该金 属保护膜73覆盖除了焊盘电极54a的形成部位之外的硅半导体衬底10的上 方整个表面。在这里，通过具有耐湿性的金属保护膜72、 73覆盖认为是水分 及氢最容易侵入的焊盘电极54a的形成部位及其周围，从而能够有效地遮断 水分及氢侵入到内部。在变形例1中，由于下层绝缘膜55的表面被平坦化，所以在下层绝缘膜 55上形成的上层绝缘膜56变得覆盖率良好且膜厚均匀。并且，在平坦的上层 绝缘膜56上隔着导电插件71而形成的金属保护膜72和在上层绝缘膜56上 形成的金属保护膜73也同样变得覆盖率良好，因此能够大幅度地提高例如在 封装时的抗损伤能力。这样，通过将上层绝缘膜56和金属保护膜72、 73形 成为覆盖率良好的状态，从而能够使上层绝缘膜56和金属保护膜72、 73最 大限度地发挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电 容器结构30的特性恶化。进而，在变形例1中，金属保护膜72经由导电插件71而与焊盘电极54a 相连接。这样，金属保护膜72以与焊盘电极54a主动分离的方式形成，即使 因检査焊盘电极的功能时的针接触给金属保护膜72的表面带来抵接痕迹，也 不用担心抵接痕迹影响到导电插件71 ，能够充分地确保焊盘电极54a和金属 保护膜72的作为焊盘电极的导电性以及与布线的连接性。如上所述说明，根据变形例l，实现一种可靠性高的FeRAM，其能够以 比较简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30 的高性能。[变形例2]在本例中，在第二实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图19是表示变形例2的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图ia 圏1D、图2A 图2D、图3A、图3B以及图4(图5A)的各工序，而形成MOS晶体管20、铁电电容器结构 30、第一布线45、第二布线54等。接着，与图5B同样，如图19A所示，以覆盖第二布线54的方式形成下 层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55,例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图19B所示，对下层绝缘膜55的表面进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可 以取代图19A和图19B的工序而如图6那样进行。接着，如图19C所示，形成抗蚀图案66。详细地说，在下层绝缘膜55的整个表面上涂覆抗蚀剂，并通过光刻法对 该抗蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在下层绝缘膜55 的与焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。接着，如图19D所示，对下层绝缘膜55进行加工。详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对下层绝缘膜55的上层部位(在图6C的例子中为绝缘膜55b)进行干蚀 刻。此时，在下层绝缘膜55上依照抗蚀图案66的开口 66a形成使焊盘电极 54a表面的一部分露出的多个微细的多个通孔75。然后，通过灰化处理等除去抗蚀图案66。接着，如图19E所示，形成与焊盘电极54a相连接的导电插件76和具有 第二开口 67b的上层绝缘膜56。详细地说，首先，以埋入通孔75的方式形成例如W膜。然后，通过CMP 法以上层绝缘膜55为阻止层对W膜进行研磨，形成以W埋入通孔75的导 电插件76。接着，在含有导电插件76的下层绝缘膜55上形成上层绝缘膜56。作为 上层绝缘膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽 功能的材料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55 和上层绝缘膜56构成第四层间绝缘膜57。接着，通过使用了抗蚀图案(未图示)的干蚀刻来对该上层绝缘膜56进 行加工，形成在与焊盘电极54a的上方匹配的部位使多个通孔76露出的开口 57b。然后，通过灰化处理等除去抗蚀图案。接着，如图19F所示，形成金属保护膜77和上部保护层61。详细地说，以埋入开口57b的方式，在上层绝缘膜56上，以耐湿性的金 属、在这里以A1为材料，例如通过溅射法沉积到例如800nm的膜厚，而形成 Al膜。在这里，作为耐湿性的金属，可以取代A1而使用Al-Cu等Al合金、 Ti、 TiN、 TiON、 Cu等。接着，例如通过CMP法以上层绝缘膜56为阻止层，对A1膜进行表面研 磨，直到上层绝缘膜56的表面露出为止。此时，以仅填充开口57b内的方式 残留Al膜，而形成与焊盘电极54a经由导电插件76而电连接的金属保护膜 77。在这里，用于实现和外部的电连接的焊盘电极形成为焊盘电极54a和金 属保护膜77经由导电插件76层叠的双层结构，作为焊盘电极的功能实际上 由金属保护膜77担负。接着，以覆盖金属保护膜77的方式在上层绝缘膜56上形成上部保护层 61。作为上部保护层61，例如使用聚酰亚胺为材料沉积而成。接着，以使金属保护膜77的表面露出的方式在上部保护层61上形成开 口 61a。这样一来，完成FeRAM。在变形例2中，下层绝缘膜55的表面被平坦化，在形成金属保护膜77 时，可以如上述那样使用CMP法。此时，在下层绝缘膜55上形成的上层绝 缘膜56和金属保护膜77被表面平坦化，而形成同一平面。因此，上层绝缘 膜56和金属保护膜77都变得覆盖率良好且膜厚均匀。因此，能够大幅度地 提高金属保护膜77例如在封装时的抗损伤能力。这样，通过将上层绝缘膜56 和金属保护膜77形成为覆盖率良好的状态，能够使上层绝缘膜56和金属保 护膜77最大限度地发挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防 止铁电电容器结构30的特性恶化。进而，在变形例2中，金属保护膜77经由导电插件76而与焊盘电极54a 相连接。这样，金属保护膜77以与焊盘电极54a主动分离的方式形成，即使 因检查焊盘电极的功能时的针接触给金属保护膜77的表面带来抵接痕迹，也 不用担心抵接痕迹影响到导电插件76，能够充分地确保焊盘电极54a和金属 保护膜77的作为焊盘电极的导电性以及与布线的连接性。如上所述，根据变形例2，实现一种可靠性高的FeRAM，其能够以比较 简易的结构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高 性能。[变形例3]在本例中，在第二实施方式公开的FeRAM的结构中，金属保护膜的形成 方式不同。图20是表示变形例3的FeRAM的制造方法中的主要工序的概略剖面图。 首先，与第一实施方式同样，经过图1A 图1D、图2A 图2D、图3A、图3B以及图4 (图5A)的各工序，而形成MOS晶体管20、铁电电容器结构30、第一布线45、第二布线54等。接着，与图5B同样，如图20A所示，以覆盖第二布线54的方式形成下层绝缘膜55。详细地说，以覆盖第二布线54的方式形成下层绝缘膜55。作为下层绝缘 膜55，例如通过使用了 TEOS的CVD法将氧化硅膜沉积到埋入第二布线54 的膜厚。此时，下层绝缘膜55的表面呈反映第二布线54的形状的凹凸状。接着，如图20B所示，对下层绝缘膜55的表面进行平坦化。详细地说，通过例如CMP法对下层绝缘膜55的表面进行平坦化。在该 CMP中，以第二布线54的表面不露出的限度对下层绝缘膜55进行表面研磨， 使得下层绝缘膜55为规定膜厚、例如100nm左右。在这里，与第一实施方式同样，在形成表面平坦的下层绝缘膜55时，可
以取代图20A和图20B的工序而如图6那样进行。接着，如图20C所示，形成上层绝缘膜56和抗蚀图案66。 详细地说，首先，在下层绝缘膜55上形成上层绝缘膜56。作为上层绝缘 膜56，通过CVD法将蚀刻速率比下层绝缘膜55低且具有氢的遮蔽功能的材 料的膜、例如氮化硅膜形成为400nm左右的膜厚。由下层绝缘膜55和上层绝 缘膜56构成第四层间绝缘膜57。接着，在上层绝缘膜56的整个表面上涂覆抗蚀剂，并通过光刻法对该抗 蚀剂进行加工，从而形成抗蚀图案66，该抗蚀图案66在上层绝缘膜56的与 焊盘电极54a的上方匹配的部位具有多个微细的开口 66a。 接着，如图20D所示，对第四层绝缘膜57进行加工。 详细地说，以抗蚀图案66为掩模并使用焊盘电极54a作为蚀刻阻止层， 来对第四层间绝缘膜57、在这里为上层绝缘膜56和下层绝缘膜55的上层部 位(在图6C的例子中为绝缘膜55b)进行干蚀刻。此时，在第四层间绝缘膜 57上依照抗蚀图案66的开口 66a形成使焊盘电极54a表面的一部分露出的多 个微细的多个通孔70。然后，通过灰化处理等除去抗蚀图案66。接着，如图20E所示，形成与焊盘电极54a相连接的导电插件71。 详细地说，首先，以埋入通孔70的方式形成例如W膜。然后，通过CMP法以上层绝缘膜56为阻止层对W膜进行研磨，形成以W埋入通孔70的导电插件71。接着，如图20F所示，形成覆盖多个导电插件71的周围的上部保护层61。详细地说，首先，全面地形成上部保护层61。作为上部保护层61，例如 使用聚酰亚胺为材料沉积而成。接着，以在焊盘电极54a的上方匹配的部位使多个导电插件71的形成部 位露出的方式，在上部保护层61上形成开口 61a。接着，如图20G所示，形成金属保护层78。详细地说，首先，在含有开口 61a的上部保护层61上，以耐湿性的金属、 在这里以A1为材料，例如通过溅射法沉积Al而形成Al膜。此时，将A1膜 形成为比开口 61a的深度更厚的膜厚、例如10(nmi左右。在这里，作为耐湿 性的金属，可以取代A1而使用Al-Cu等Al合金、Ti、 TiN、 TiON、 Cu或它
们的层叠膜等。接着，例如通过CMP法以上部保护层61为阻止层对Al膜进行表面研磨， 直到上部保护层61的表面露出为止。此时，以仅填充开口 61a内的方式残留 Al膜，而形成在上层绝缘膜56上经由导电插件71与焊盘电极54a电连接的 金属保护膜78。在这里，用于实现和外部的电连接的焊盘电极形成为焊盘电 极54a和金属保护膜78隔着导电插件71层叠的双层结构，作为焊盘电极的 功能实际上由金属保护膜78担负。这样一来，完成FeRAM。在变形例3中，下层绝缘膜55的表面被平坦化，在形成金属保护膜78 时，可以如上述那样使用CMP法。此时，进行表面平坦化，使在下层绝缘膜 55上隔着上层绝缘膜56而形成的上部保护层61和金属保护膜78形成在同一 平面。因此，上层绝缘膜56、上部保护层61和金属保护膜78都变得覆盖率 良好且膜厚均匀。因此，能够大幅度地提高金属保护膜78例如在封装时的抗 损伤能力。这样，通过将上层绝缘膜56、上部保护层61和金属保护膜78形 成为覆盖率良好的状态，从而能够使上层绝缘膜56和金属保护膜78最大限 度地发挥对水分及氢的遮蔽功能。通过该结构，能够可靠地防止铁电电容器 结构30的特性恶化。进而，在变形例3中，金属保护膜78经由导电插件71而与焊盘电极54a 相连接。这样，金属保护膜78以与焊盘电极54a主动分离的方式形成，即使 因检查焊盘电极的功能时的针接触给金属保护膜78的表面带来抵接痕迹，也 不用担心抵接痕迹影响到导电插件71，能够充分地确保焊盘电极54a和金属 保护膜78的作为焊盘电极的导电性以及布线的连接性。产业上的可利用性根据本发明，实现一种可靠性高的半导体器件，其能够以比较简易的结 构来可靠地防止水分及氢侵入内部，并保持铁电电容器结构30的高性能。
权利要求
1.一种半导体器件，其特征在于，具有半导体衬底；电容器结构，其形成在所述半导体衬底的上方，而且由下部电极和上部电极夹持电介质膜而成；布线结构，其形成在所述电容器结构的上方，而且与所述电容器结构电连接；焊盘电极，其与所述布线结构电连接，用于实现与外部的电连接；绝缘膜，其覆盖所述焊盘电极的一部分，而且对表面实施了平坦化处理；金属保护膜，其形成在所述绝缘膜上，而且由耐湿性金属材料形成。
2. 如权利要求1所述的半导体器件，其特征在于，所述金属保护膜在 所述焊盘电极上与该焊盘电极相连接，而且与所述焊盘电极一起构成双层焊 盘结构。
3. 如权利要求1所述的半导体器件，其特征在于，所述金属保护膜在 所述焊盘电极上与该焊盘电极相连接，而且包括第一保护膜和第二保护膜， 其中，该第一保护膜与所述焊盘电极一起构成双层焊盘结构，该第二保护膜 在所述绝缘膜上以与该第一保护膜电绝缘的状态覆盖所述第一保护膜的周 围。
4. 如权利要求1所述的半导体器件，其特征在于，所述绝缘膜包括下 层部分和由硅氮化物构成的上层部分。
5. 如权利要求4所述的半导体器件，其特征在于，所述上层部分以覆 盖开口的内壁面的方式形成，其中，该开口形成在所述下层部分，用于使所 述焊盘电极的一部分露出。
6. 如权利要求2所述的半导体器件，其特征在于，所述金属保护膜直 接与所述焊盘电极相连接。
7. 如权利要求6所述的半导体器件，其特征在于，在所述绝缘膜上形 成有由绝缘材料构成的上部保护层，而且以填充开口的方式形成有所述金属 保护膜，其中，该开口形成在所述上部保护层以及所述绝缘膜上，用于使所 述焊盘电极的一部分露出。
8. 如权利要求6所述的半导体器件，其特征在于， 所述绝缘膜包括下层部分和由硅氮化物构成的上层部分， 以填充第二开口和多个第一开口的方式形成有所述金属保护膜，其中，该多个第一开口形成在所述下层部分，用于使所述焊盘电极的一部分露出；该第二开口以与所述第一开口匹配的方式形成在所述上层部分。
9. 如权利要求2所述的半导体器件，其特征在于，所述金属保护膜经 由导电插件而与所述焊盘电极相连接。
10. 如权利要求9所述的半导体器件，其特征在于，在所述绝缘膜上形 成有由绝缘材料构成的上部保护层，而且以填充形成在所述上部保护层的开 口的方式形成有所述金属保护膜。
11. 一种半导体器件的制造方法，其特征在于，包括在半导体衬底的上方形成电容器结构的工序，该电容器结构由下部电极 和上部电极夹持电介质膜而形成；在所述电容器结构的上方，以与所述电容器结构电连接的方式形成布线结构的工序；以与所述布线结构电连接的方式形成用于实现与外部的电连接的焊盘 电极的工序；以覆盖所述焊盘电极的方式沉积绝缘膜，并对所述绝缘膜的表面实施平 坦化处理的工序；在所述绝缘膜上形成用于使所述焊盘电极表面的一部分露出的开口的 工序；以填充所述开口而与所述焊盘电极相连接的方式形成由耐湿性金属材 料构成的金属保护膜的工序。
12. 如权利要求11所述的半导体器件的制造方法，其特征在于，在形 成所述金属保护膜的工序中，由第一保护膜和第二保护膜构成所述金属保护 膜，其中，该第一保护膜填充所述开口而与所述焊盘电极相连接，该第二保 护膜在所述绝缘膜上以与该第一保护膜电绝缘的状态覆盖所述第一保护膜 的周围。
13. 如权利要求11所述的半导体器件的制造方法，其特征在于，在形 成所述金属保护膜的工序中，将所述金属保护膜形成为仅填充所述开口的形 状。
14.如权利要求ll所述的半导体器件的制造方法，其特征在于，在形成所述绝缘膜的工序之后且在形成所述开口的工序之前，还包括在 所述绝缘膜上形成由绝缘材料构成的上部保护层的工序，在形成所述开口的工序中，在所述上部保护层以及所述绝缘膜上，以使 所述焊盘电极表面的一部分露出的方式形成所述开口，在形成所述金属保护膜的工序中，将所述金属保护膜形成为仅填充所述 开口的形状。
15. 如权利要求ll所述的半导体器件的制造方法，其特征在于， 由下层部分和由硅氮化物构成的上层部分构成所述绝缘膜， ' 由第二开口和多个第一开口构成所述开口，其中，该第一开口形成在所述下层部分，用于使所述焊盘电极的一部分露出；该第二开口以与所述第一 开口匹配的方式形成在所述上层部分，在形成所述金属保护膜的工序中，以填充所述第一和第二开口的方式形 成所述金属保护膜。
16. —种半导体器件的制造方法，其特征在于，包括在半导体衬底的上方形成电容器结构的工序，该电容器结构由下部电极和上部电极夹持电介质膜而形成；在所述电容器结构的上方，以与所述电容器结构电连接的方式形成布线 结构的工序；以与所述布线结构电连接的方式形成用于实现与外部的电连接的焊盘 电极的工序；以覆盖所述焊盘电极的方式沉积绝缘膜，并对所述绝缘膜的表面实施平 坦化处理的工序；在所述绝缘膜上形成用于使所述焊盘电极表面的一部分露出的多个连 接孔的工序；形成填充所述连接孔而成的导电插件的工序；以经由所述导电插件而与所述焊盘电极相连接的方式，形成由耐湿性金 属材料构成的金属保护膜的工序。
17. 如权利要求16所述的半导体器件的制造方法，其特征在于，在形 成所述金属保护膜的工序中，由第一保护膜和第二保护膜构成所述金属保护 膜，其中，该第一保护膜经由所述导电插件而与所述焊盘电极相连接，该第 二保护膜在所述绝缘膜上以与该第一保护膜电绝缘的状态覆盖所述第一保 护膜的周围。
18. 如权利要求16所述的半导体器件的制造方法，其特征在于， 由下层部分和由硅氮化物构成的上层部分构成所述绝缘膜， 将所述连接孔仅形成在所述下层部分，该半导体器件的制造方法还包括在所述上层部分中与所述连接孔匹配 的部位形成开口的工序，在形成所述金属保护膜的工序中，将所述金属保护膜形成为仅填充所述 开口的形状。
19. 如权利要求16所述的半导体器件的制造方法，其特征在于， 在形成所述导电插件的工序之后且在形成所述金属保护膜的工序之前，还包括在所述绝缘膜上形成由绝缘材料构成的上部保护层的工序； 在所述上部保护层上与所述导电插件匹配的部位形成开口的工序，而且 在形成所述金属保护膜的工序中，将所述金属保护膜形成为仅填充所述 开口的形状。
全文摘要
在本发明中，通过CMP法等使下层绝缘膜(55)的表面平坦化，在该下层绝缘膜(55)上形成上层绝缘膜(56)和金属保护膜(59)。因此，上层绝缘膜(56)和金属保护膜(59)形成为覆盖率良好的状态，能够使上层绝缘膜(56)和金属保护膜(59)最大限度地发挥对水分及氢的遮蔽功能。
文档编号H01L21/8246GK101213655SQ20058005091
公开日2008年7月2日 申请日期2005年7月5日 优先权日2005年7月5日
发明者永井孝一, 高桥诚 申请人:富士通株式会社