多层半导体器件及其制造方法

专利名称：多层半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法。具体，本发明涉及一种多层半导体器件及其制造方法，该半导体器件具有第一有源半导体结构、在第一有源半导体结构上形成的第二有源半导体结构以及耦合第一和第二有源半导体结构的导电区，其中导电区与第一和第二有源半导体结构的源/漏区欧姆接触。
背景技术：
集成电路的发展由三个主要目标推动减小尺寸、降低功耗和增加运行速度。增加集成电路的速度和复杂性必需在一个集成电路内制造多个小的、紧密地-隔开的晶体管。晶体管通常形成在集成电路的硅基衬底内。传统地，每个集成电路的晶体管数目由衬底的可用表面积限制。由此，通过在两个以上层上形成具有多个晶体管的多层器件增加集成电路的集成度。
在两个以上的层上具有多个晶体管的多层器件可以包括位于衬底上的晶体管以及位于衬底上的层上的晶体管。例如，晶体管可以形成在硅衬底上以及形成在底部晶体管上形成的层间介质(ILD)层上。在ILD层上可以形成外延衬底，以及在外延衬底上可以形成上晶体管。然后可以提供布线，以将硅衬底上的晶体管与外延衬底上的晶体管连接。例如，布线可以形成在衬底上形成的晶体管的源/漏区上，即垂直于晶体管的源/漏区，以及横向至外延衬底上的晶体管的源/漏区。
重要的是在布线接触源/漏区的地点处形成的欧姆接触区具有充分低的电阻，电流通过欧姆接触区，允许器件工作。此外，重要的是用于衬底上的晶体管的欧姆接触区的厚度不同于用于外延衬底上形成的晶体管的欧姆接触区的厚度。但是，使用常规方法这些区不容易获得不同的厚度。

发明内容
因此本发明涉及多层半导体器件及其制造方法，基本上克服由于相关技术的限制和缺点的一个或多个问题。
因此本发明的实施例的特点是为多层半导体器件提供具有不同厚度的欧姆接触。
通过提供一种半导体器件的制造方法可以实现本发明的上述及其他特点的至少一个，该方法包括在第一半导体层上形成第一绝缘层，在第一绝缘层上形成第二半导体层，在第二半导体层上形成第二绝缘层，形成贯穿第一和第二绝缘层的接触孔，接触孔露出第一半导体层的上表面和第二半导体层的侧壁，在接触孔中非保形地淀积第一初步欧姆接触层，以及在接触孔中保形地淀积第二初步欧姆接触层和阻挡金属层。
第一初步欧姆接触层可以被处理，以形成第一初步欧姆接触硅化物部分，在此处初步欧姆接触层与第一半导体层接触。在处理第一初步欧姆接触层之后，任意剩余的第一初步欧姆接触层可以被除去。
通过提供一种半导体器件可以实现本发明的上述及其他特点的至少一个，该半导体器件包括第一有源半导体结构，第一有源半导体结构上的第一绝缘层，第一绝缘层上的第二有源半导体结构，第二有源半导体结构上的第二绝缘层，以及包括用于第一有源半导体结构的第一材料的第一欧姆接触和用于第二有源半导体结构的第二材料的第二欧姆接触的接触结构，第一和第二材料是不同的。
该接触结构可以包括第一欧姆接触上的第二材料的补充欧姆接触。该接触结构还可以包括第一欧姆接触上的帽盖层。
第一材料可以是硅化钴以及第二材料可以硅化钛。
该器件还可以包括第二绝缘层上的第三有源半导体结构和第三有源半导体结构上的第三绝缘层，该接触结构还贯穿第三绝缘层。该器件可以包括用于第三有源半导体结构的第二材料的第三欧姆接触。
通过提供一种半导体器件可以实现本发明的上述及其他特点的至少一个，该器件包括第一有源半导体结构，第一有源半导体结构上的第一绝缘层，第一绝缘层上和第一有源半导体结构上的第二有源半导体结构，第二有源半导体结构上的第二绝缘层，以及包括第一欧姆接触和第二欧姆接触的接触结构，第一欧姆接触在第一有源半导体结构的上表面上具有垂直厚度，第二欧姆接触在第二有源半导体结构的侧壁上具有横向厚度，该垂直厚度大于横向厚度。


对所属领域的普通技术人员来说，通过参考附图详细描述其优选示例性实施例，将使本发明的上述及其他特点和优点变得更明显，其中图1说明根据本发明的实施例的多层半导体器件；图2说明根据本发明的另一实施例的多层半导体器件；图3说明根据本发明的又一实施例的多层半导体器件；图4说明根据本发明的再一实施例的多层半导体器件，该器件包括第一和第二外延半导体层；图5A-5F说明图1的多层半导体器件的制造方法中的阶段；图6A-6C说明图1的多层半导体器件的另一制造方法中的阶段；图7A和7B说明图2的多层半导体器件的制造方法中的阶段；图8A-8C说明图3的多层半导体器件的制造方法中的阶段；图9A-9D说明图4的多层半导体器件的制造方法中的阶段；
图10说明本发明的不同实施例和电流之间的关系；图11说明本发明的不同实施例和电阻之间的关系；图12说明本发明的不同实施例和底部接触电阻之间的关系；以及图13说明本发明的不同实施例和侧面接触电阻之间的关系；具体实施方式
在此将2005年6月9日在韩国知识产权局申请的韩国申请号2005-0049387全部引入，作为参考。
现在参考附图更完全地描述本发明，附图中示出本发明的示例性实施例。但是，本发明可以以多种不同的形式体现，不应该认为局限于在此阐述的实施例。相反地，提供实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。在图中，为了说明的清楚，放大了层和区域的尺寸。还应该理解，当一个层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上或也可以存在插入层。此外，应当理解，当一个层被称为在另一层“下面”时，它可以直接在下面，和也可以存在一个或多个插入层。另外，还应当理解，当一个层称为在两个层之间时，它可以是两个层之间唯一的层，或也可以存在一个或多个插入层。相同的标记始终指相同的元件。
根据本发明的多层半导体器件可以包括第一有源半导体结构和接触结构，第一有源半导体结构具有在其上形成的第二有源半导体结构，接触结构连接第一和第二有源半导体结构。该接触结构可以被布置为接触两个有源半导体结构的源/漏区。具体，该接触结构可以形成与第一有源结构的源/漏区的上表面，即，垂直面的第一欧姆接触以及形成与第二有源结构的源/漏区的侧表面的第二欧姆接触。
该欧姆接触可以是就地形成的硅化物。具体，可以通过在重掺杂硅区上淀积金属层，例如，钛，然后在例如600-800℃下执行快速热硅化(RTS)来实现硅化物的就地形成，以引起金属硅化物的形成。典型地，从重掺杂区迁移的硅与金属结合。由此，厚硅化物区的形成可能导致硅从重掺杂区显著的迁移，这可能导致重掺杂区的消耗和空隙形成。
尽管增加第一欧姆接触的垂直厚度将显著地影响通过其流动的电流，但是由于在垂直方向上该掺杂比较恒定，使用硅化的第二欧姆接触的形成可以导致重掺杂区被该硅化横向消耗。这可能反过来减小流过第二欧姆接触的电流。由此，第二欧姆接触的横向厚度应该被减小。
图1说明根据本发明的实施例的多层半导体器件。半导体器件包括衬底100，例如，由硅(Si)形成，可以用p-型掺杂剂或n-型掺杂剂掺杂。隔离区101，可以通过例如浅沟槽隔离(STI)工序来形成。在衬底100上可以形成栅氧化物层102、第一栅极104和栅隔片106和第一源/漏区108。栅和栅隔片可以通过，例如，CVD和干法蚀刻工序来形成。第一源/漏区108可以包括轻掺杂区108b和更重的掺杂区108a。在栅104和衬底100上可以通过，例如，CVD和CMP工序形成第一ILD 110a层。
接着，在第一ILD层上可以通过，例如，外延工序形成外延硅层112。在外延硅层112上可以形成第二栅极氧化物层114、第二栅极116和第二源/漏区118。第二源/漏区118可以包括轻掺杂区118b和更重的掺杂区118a。在第二栅极116和外延硅层112上可以形成第二ILD层120a。
在第一ILD层110a和第二ILD层120a中可以形成接触孔122，以及该接触孔122可以贯穿第一ILD层110a和第二绝缘层120a。在接触孔122中可以形成接触结构，该接触结构可以包括第一欧姆接触140和第二欧姆接触134。第一欧姆接触140可以被布置在第一源/漏区108上。第一欧姆接触140可以包括下和上欧姆接触层130和136。下欧姆接触层130可以是，例如，硅化钴层，以及上欧姆接触层136可以是，例如，硅化钛层。第二欧姆接触134可以被横向地布置，邻近于第二源/漏区118，以及在第二欧姆接触134处第二源/漏区118可以与该接触结构基本上齐平。第二欧姆接触134可以是，例如，硅化钛层。该接触结构也可以包括在接触孔122中形成的阻挡金属区132a和142a。阻挡金属区132a和142a分别可以是，例如，钛和氮化钛。在阻挡金属区142a上可以形成金属层150。
第一欧姆接触层140的垂直厚度可以大于第二欧姆接触层134的横向厚度。第一欧姆接触140可以由不同于第二欧姆接触134的材料形成。注意，如果第一欧姆接触140的垂直厚度被减小，那么第一欧姆区的接触电阻增加。但是，如果第二欧姆接触层134的厚度减小，那么第二欧姆区的接触电阻减小。
如图2所示，在本发明的另一实施例中，根据本发明的多层半导体器件可以包括在接触孔122中形成的不同接触结构。在其他方面，图2所示的实施例可以类似于图1所示的实施例。例如，多层栅极结构可以是类似的，使用相同的参考标记表示，参考图1所示的实施例的栅极结构，尽管，为了清楚，这些类似结构的详细描述将不被重复。
如图2所示，在该实施例中，多层半导体器件可以包括具有第一欧姆接触181的接触结构，第一欧姆接触181如硅化钴层，布置在第一源/漏区108上。该接触结构还可以包括第二欧姆接触区184a，例如，钛层，布置在接触孔122的侧壁上。与图1所示的实施例相反，该实施例也可以包括在第一欧姆接触层181上布置的帽盖层182，以便在帽盖层182上布置第一阻挡金属区184a。在接触孔122的侧壁和底部也可以布置第二阻挡金属区188a，例如，氮化钛层。
图2所示的接触结构也可以包括邻近于第二源/漏区118横向地布置的第二欧姆接触186。第二欧姆接触186可以是，例如，硅化钛层。第一欧姆接触181的垂直厚度可以大于第二欧姆接触186的横向厚度，以及第一欧姆接触181可以由不同于第二欧姆接触186的材料形成。
图3说明根据本发明的又一实施例的多层半导体器件。为了清楚，类似于已经描述的那些特点的细节将被省略。如图1和2所示的实施例，在该实施例中，多层半导体器件可以包括具有第一欧姆接触191和第二欧姆接触193的接触结构，可以是，例如，硅化钴层。该接触结构还可以包括在接触孔122的侧壁上和在第一欧姆接触191上布置的阻挡金属区192a。该阻挡金属区可以是，例如，氮化钛层。
第一和第二欧姆接触191和193可以通过在第一源/漏区108上非保形地淀积材料来形成，例如通过PVD，以便邻近第二源/漏区118有在接触孔122的侧壁上淀积的小量材料。该材料，例如，钴，可以通过RTS转变为欧姆接触191和193，例如，硅化钴层的材料。具体，非保形的淀积工序的使用可以允许第二欧姆接触193的横向厚度小于第一欧姆接触191的垂直厚度，例如，第二欧姆接触的横向厚度可以约为10厚度。
图4说明根据本发明的再一实施例的多层半导体器件，该器件包括第一外延硅层218和第二外延硅层230。衬底200可以是，例如，硅衬底以及可以用，例如，p-型掺杂剂或n-型掺杂剂掺杂。在衬底200中可以布置隔离区202，例如，浅沟槽隔离区。在隔离区202上可以布置栅氧化物层204、第一栅极206和栅隔片208，例如，可以通过CVD和干法蚀刻工序来形成。在衬底200中可以形成第一源/漏区210，以及在栅206和衬底200上可以布置第一ILD层214a，以及可以通过，例如，CVD和CMP工序形成。在所得结构上可以形成帽盖层212。
在第一ILD层214a上可以布置第一外延半导体层218，例如，硅层，以及可以通过，例如，外延工序来形成。在第一外延半导体层218上可以布置第二栅极氧化物层220和第二栅极222。在第一外延半导体层218中可以形成第二源/漏区224。在第二栅极222和第一外延半导体层218上可以布置第二ILD层226a。
在第二ILD层226a上可以布置第二外延半导体层230，例如，硅层，以及可以通过，例如，外延工序来形成。在第二外延半导体层230上可以布置第三栅极氧化物层232和第三栅极234。在第二外延半导体层230中可以形成第三源/漏区236。在第三栅极和第二外延半导体层230上可以布置第三ILD层238a。
在第一、第二和第三ILD层214a、226a和238a中分别可以形成接触孔246。在第一源/漏区210上可以布置第一欧姆接触253以及，沿接触孔246的侧壁可以布置一个或多个其他欧姆接触256。欧姆接触256可以包括，例如，硅化钛层。欧姆接触256之一可以邻近于第二源/漏区224横向地布置。第一欧姆接触253可以包括下欧姆层250，例如，硅化钴层和上欧姆层252，例如，硅化钛层。第一欧姆接触层253的垂直厚度可以大于另一欧姆接触层256的横向厚度，以及第一欧姆接触层可以包括与第二欧姆接触层186不同的材料。在接触孔246的侧壁上可以布置第一阻挡金属区254a，例如，钛层。在第一阻挡金属区254a上可以形成第二阻挡金属区258，以及在第二阻挡金属区258上可以形成金属层260。
现在将描述制造根据本发明的实施例的多层半导体器件的制造方法。图5A-5F说明图1的多层半导体器件的制造方法中的阶段。如图5A所示，提供衬底100，例如，半导体衬底，如硅衬底。衬底100可以用p-型或n-型掺杂剂掺杂。在衬底100中可以通过，例如，STI工序形成隔离区101。在衬底100上可以形成栅氧化物层102，以及可以通过，例如，CVD和干法蚀刻工序形成第一栅极104和栅隔片106。可以通过，例如离子注入工序(IIP)，在衬底100中形成具有重掺杂区108a和轻掺杂区108b的第一源/漏区108。然后可以通过，例如，CVD和CMP工序，在栅104和衬底100上形成第一ILD层110。
如图5B所示，可以通过例如，外延或CVD工序，在第一ILD层110上形成外延半导体层112，例如，硅层。在外延硅层112上可以形成第二栅极氧化物层114和第二栅极116。在外延硅层112中可以形成第二源/漏区118，以及第二源/漏区118可以包括重掺杂区118a和轻掺杂区118b。在第二栅极116和外延硅层112上可以形成第二ILD层(未示出)，此后可以由通过第二ILD层和第一ILD层110的上表面155形成接触孔122。在图例中，参考标记110a和120a分别表示其中形成了接触孔122之后的第一和第二ILD层。
如图5C所示，在接触孔122中和在第二源/漏区118上可以形成第一初步欧姆接触层124。第一初步欧姆接触层124优选是钴(Co)层以及可以通过，例如，PVD工序来形成。在第一初步欧姆接触层124上可以形成帽盖层126。帽盖层126可以是，例如，氮化钛(TiN)以及可以通过，例如PVD工序形成。如果使用PVD或类似工序，那么也可以在第二ILD层的上表面155上形成第一初步欧姆接触层124和帽盖层126。但是，由于PVD的非保形性质，第一初步欧姆接触层124和帽盖层126大部分不形成在接触孔122的侧壁上。具体，除可能接近上表面155的区域之外，在第一ILD层110a和第二ILD层120a旁边或横向至第一ILD层110a和第二ILD层120a不形成第一初步欧姆接触层124和帽盖层126，。
如图5D所示，在源/漏区108上的第一初步欧姆接触层124上和帽盖层126上可以执行RTS，以通过将钴的初步欧姆接触层124转变为硅化钴，形成下欧姆层130。但是，第二ILD层120a的上表面155上的第一初步欧姆接触层124和帽盖层不转换为硅化钴，以及代之以，通过湿法剥离工序除去。下欧姆接触层130不被湿法剥离工序除去。
如图5E所示，可以通过，例如，保形的工序如CVD，在接触孔中形成第二初步欧姆接触层132。第二初步欧姆接触132优选是钛。注意，与第一初步欧姆接触层124和帽盖层126的淀积相反，在接触孔122的侧壁上保形地淀积第二初步欧姆接触层。具体，在第二源/漏区118旁边或横向至第二源/漏区118，在接触孔122的侧壁上淀积第二初步欧姆接触层132。然后，使用RTS将第二源/漏区118旁边的第二初步欧姆接触层132转变为第二欧姆接触134，以将钛转变为硅化钛。RTS也可以形成上欧姆层136。
在形成第二欧姆接触134中，第二源/漏区118可能被RTS硅化工序消耗。由此，如果第二欧姆接触层134的横向厚度显著地增加，那么第二源/漏区118的掺杂区118a可能被消耗，导致减小的电流。在形成第一欧姆接触层140中，在不显著地影响电流的条件下，第一源/漏区108可以被RTS硅化工序消耗。因此，第一欧姆接触层140的垂直厚度可以大于第二欧姆接触层134的横向厚度。
如图5F所示，在第二初步欧姆接触层132上可以形成阻挡金属层142。阻挡金属层142可以是氮化钛(TiN)层，以及可以通过，例如，CVD工序来形成。然后，在阻挡金属层142上可以形成金属层150。诸如通过CMP的平面化工序可以用来平整多层半导体器件的表面。在图中，在平面化之后，第一和第二阻挡金属区132a和142a分别表示第二初步欧姆接触层和阻挡金属层132和142。
图6A-6C说明图1的多层半导体器件的另一制造方法中的阶段。为了清楚起见，类似于已经描述那些特点的形成细节将被省略。如图6a所示，衬底100可以具有隔离区101、栅氧化物层102、第一栅极104和栅隔片106、第一源/漏区108、第一ILD层110a、外延半导体层112、第二栅极氧化物层114、第二栅极116、第二源/漏区118和在其上形成的第二ILD层120a，以及在第一和第二ILD层110a和120a中分别可以形成接触孔122。在接触孔122中和在第二S/D区120a上可以形成第一初步欧姆接触层160。第一初步欧姆接触层160优选是钴(Co)层，以及可以通过诸如PVD的非保形淀积工序来形成。
如图6B所示，在接触孔122中可以形成第二初步欧姆接触层164。第二初步欧姆接触层164优选是钛，以及可以通过诸如CVD的保形工序形成。在第一源/漏区108上的区域处和在第二源/漏区118旁边或横向至第二源/漏区118，通过执行RTS第二初步欧姆接触层可以转变为，例如，硅化钛层，以分别产生第一欧姆接触层170和第二欧姆接触层166。
如图6C所示，在第二初步欧姆接触层164上可以形成阻挡金属层172。阻挡金属层172可以是氮化钛(TiN)层，以及可以通过诸如CVD的保形工序形成。接下来，可以淀积金属层(未示出)，以填充接触孔122，以及多层半导体器件的表面可以被平整，以得到图1所示的器件。
图7A和7B说明图2的多层半导体器件的制造方法中的阶段。为了清楚，类似于已经描述那些特点的形成细节将被省略。如图7A所示，衬底100可以具有隔离区101、栅氧化物层102、第一栅极104和栅隔片106、第一源/漏区108、第一ILD层110a、外延半导体层112、第二栅极氧化物层114、第二栅极116、第二源/漏区118和在其上形成的第二ILD层120a，以及在第一和第二ILD层110a和120a中分别可以形成接触孔122。在接触孔122中可以形成第一初步欧姆层180。第一初步欧姆接触层180优选是钴层，以及可以通过诸如PVD的非保形淀积工序来形成。在第一初步欧姆层180上可以通过例如PVD形成帽盖层182。
如图7B所示，在接触孔122中可以形成第二初步欧姆接触层184。第二初步欧姆接触层184可以是钛，以及可以通过诸如CVD的保形工序形成。通过RTS横向至第二源/漏区118的第二初步欧姆接触层184的区域可以转变，以形成欧姆接触层186，例如，硅化钛层。然后，在填充接触孔的金属层(未示出)的形成和平面化之后，在接触孔122中，可以形成阻挡金属层(未示出)，例如，氮化钛层，以得到图2所示的器件。
图8A-8C说明图3的多层半导体器件的制造方法中的阶段。为了清楚，类似于已经描述那些特点的形成细节将被省略。如图8A所示，衬底100可以具有隔离区101、栅氧化物层102、第一栅极104和栅隔片106、第一源/漏区108、第一ILD层110a、外延半导体层112、第二栅极氧化物层114、第二栅极116、第二源/漏区118和在其上形成的第二ILD层120a，以及在第一和第二ILD层110a和120a中分别可以形成接触孔122。在接触孔122中可以形成第一初步欧姆层190。第一初步欧姆接触层190优选是钴层，以及可以通过诸如PVD的非保形淀积工序来形成。注意，尽管可以使用诸如PVD非保形的工序，以便首先在第一源/漏区108上形成第一初步欧姆层190，但是在邻近于第二源/漏区118的接触孔122的侧壁上也可以淀积少量第一初步欧姆层190。
如图8B所示，在接触孔122中可以形成阻挡金属层192。阻挡金属层192可以是氮化钛层，以及可以通过诸如CVD的保形工序来形成。
如图8C所示，通过RTS第一初步欧姆层190可以转变，以在第一源/漏区108和邻近于第二源/漏区118的欧姆接触层193上形成欧姆接触层191。欧姆接触层191和193可以是，例如，硅化钴层。然后可以执行填充接触孔的金属层的形成(未示出)和平面化，以得到图3所示的器件。
图9A-9D说明图4的多层半导体器件的制造方法中的阶段。为了清楚，类似于已经描述那些特点的形成细节将被省略。如图9A所示，衬底200可以具有隔离区202、栅氧化物层204、第一栅极206和栅隔片208、在其上形成的第一源/漏区210。第一栅极206和栅隔片208可以具有在其上形成的帽盖氧化物层212。在栅206和衬底200上可以通过例如CVD和CMP工序形成第一ILD层214。在第一ILD层214中可以形成第一初步接触孔216，露出第一ILD层214的第一侧壁215。在第一ILD层214上可以通过例如使用外延工序淀积硅形成第一外延半导体层218，以及可以延伸穿过第一初步接触孔216。
如图9B所示，在第一外延半导体层218上可以形成第二栅极氧化物层220。在第一外延半导体层218上可以形成第二栅极222和第二源/漏区224。在第二栅极22和第一外延半导体层218上可以形成第二ILD层226。在第二ILD层227中可以形成第二初步接触孔228，露出第一ILD层226的第二侧壁227。在第二ILD层226上可以通过，例如，使用外延工序淀积硅形成第二外延半导体层230，以及可以延伸穿过第二初步接触孔228。在第二外延半导体层230中可以形成第三栅极氧化物层232、第三栅极234和第三源/漏区236。在第三栅极234和第二外延硅层230上可以形成第三ILD层238。
如图9C所示，在第三ILD层238上可以形成硬掩模层239。在第一、第二和第三ILD层214、226和238中分别可以形成接触孔246。接触孔246可以使用常规工序，例如，光刻和蚀刻来形成，以及可以包含先前形成的接触孔216，228。在图中，参考标记214a，226a和238a分别表示接触孔246形成之后的第一、第二和第三ILD层。
如图9D所示，在第一源/漏区210上可以通过例如非保形地淀积初步欧姆接触层，例如，钴(未示出)并通过RTS将它转变为例如硅化钴，形成底部欧姆接触层250。在接触孔246中可以通过例如保形的淀积工序形成第二初步欧姆接触层254，例如，钛层。通过执行RTS，在第二源/漏区224和第三源/漏区236旁边的第二初步欧姆接触层254的区域可以转变为侧欧姆接触层256，以形成例如硅化钛层。此外，通过使用RTS，第一源/漏区210上的第二初步欧姆接触层254的区域可以转换为欧姆接触层252。因此，第一源/漏区210上的欧姆接触253可以包括，例如，硅化钴层250和硅化钛层252。可以执行填充接触孔246的金属层(未示出)的形成和硬掩模239的除去，以完成图4所示的多层半导体器件。
图10-13中所示的曲线说明根据本发明的实施例，用于侧壁和底部的欧姆接触允许足够的电流流动，以实现器件的操作。在该曲线中，实施例1是PVD-Ti 500/CVD-Ti 30，实施例2是PVD-CO300/CVD-Ti 30和实施例3是CVD-Ti 50。
因此，根据本发明，多层半导体器件中的不同欧姆接触区域可以实现不同的厚度。通过使用不同工序应用的不同材料可以实现不同的厚度。
在此已经公开了本发明的示例性实施例，尽管使用了特定的术语，但是它们仅仅被使用和一般解释和描述而不是为了限制。由此，所属领域的普通技术人员应当明白，在不脱离下述权利要求所阐述的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。
权利要求
1.一种制造半导体器件的方法，包括在第一半导体层上形成第一绝缘层；在第一绝缘层上形成第二半导体层；在第二半导体层上形成第二绝缘层；形成贯穿第一和第二绝缘层的接触孔，该接触孔露出第一半导体层的上表面和第二半导体层的侧壁；在接触孔中非保形地淀积第一初步欧姆接触层；以及在接触孔中保形地淀积第二初步欧姆接触层。
2.根据权利要求1所述的方法，还包括处理第一初步欧姆接触层，以形成第一金属硅化物部分，在此处第一初步欧姆接触层与半导体层接触。
3.根据权利要求2所述的方法，还包括，在处理第一初步欧姆接触层之后，除去任意剩余的第一初步欧姆接触层。
4.根据权利要求1所述的方法，其中第一初步欧姆接触层是钴以及第二初步欧姆接触层是钛。
5.根据权利要求1所述的方法，其中第一半导体层的上表面上的第一初步欧姆接触层的垂直厚度大于第二半导体层的侧壁上的第二初步欧姆接触层的横向厚度。
6.根据权利要求1所述的方法，其中保形地淀积的阻挡金属层还形成在第二初步欧姆接触层上。
7.一种半导体器件，包括第一有源半导体结构；第一有源半导体结构上的第一绝缘层；第一绝缘层上的第二有源半导体结构；第二有源半导体结构上的第二绝缘层；以及包括用于第一有源半导体结构的第一材料的第一欧姆接触和用于第二有源半导体结构的第二材料的第二欧姆接触的接触结构，所述第一和第二材料是不同的。
8.根据权利要求7所述的器件，其中该接触结构还包括第一欧姆接触上的第二材料的补充欧姆接触。
9.根据权利要求7所述的器件，其中该接触结构还包括第一欧姆接触上的帽盖层。
10.根据权利要求7所述的器件，其中第一材料是硅化钴。
11.根据权利要求7所述的器件，其中第二材料是硅化钛。
12.根据权利要求7所述的器件，还包括第二绝缘层上的第三有源半导体结构；以及第三有源半导体结构上的第三绝缘层，该接触结构还贯穿第三绝缘层。
13.根据权利要求12所述的器件，还包括用于第三有源半导体结构的第二材料的第三欧姆接触。
14.根据权利要求7所述的器件，其中该接触结构还包括覆盖第一和第二欧姆接触的阻挡金属层。
15.根据权利要求14所述的器件，其中该接触结构还包括覆盖第一和第二欧姆接触的阻挡金属层。
16.根据权利要求15所述的器件，其中该接触结构还包括填充接触孔和覆盖第二阻挡金属层的金属。
17.一种半导体器件，包括第一有源半导体结构；第一有源半导体结构上的第一绝缘层；在第一绝缘层上并覆盖第一有源半导体结构的第二有源半导体结构；第二有源半导体结构上的第二绝缘层；以及包括第一欧姆接触和第二欧姆接触的接触结构，该第一欧姆接触在第一有源半导体结构的上表面上具有一垂直厚度，该第二欧姆接触在第二有源半导体结构的侧壁上具有一横向厚度，该垂直厚度大于横向厚度。
18.根据权利要求17所述的器件，其中第一和第二欧姆接触是不同的材料。
全文摘要
一种多层半导体器件及其制造方法，包括第一有源半导体结构，第一有源半导体结构上的第一绝缘层，第一绝缘层上和第一有源半导体结构上的第二有源半导体结构，第二有源半导体结构上的第二绝缘层，以及包括第一欧姆接触和第二欧姆接触的接触结构，第一欧姆接触在第一有源半导体结构的上表面上具有一垂直厚度，第二欧姆接触在第二有源半导体结构的侧壁上具有一横向厚度，该垂直厚度大于横向厚度。
文档编号H01L23/522GK1877810SQ20061007417
公开日2006年12月13日 申请日期2006年4月7日 优先权日2005年6月9日
发明者林炫锡, 朴知淳, 姜东祚, 金廷昱, 朴仁善, 李怰锡 申请人:三星电子株式会社