专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，更具体地说，涉及一种能减小接触孔未对准(misaligned)时引起的半导体器件漏电的半导体器件及其制造方法。
背景技术：
近来，结合提供更多功能的更高密度半导体器件的发展，各种在其中安装半导体器件的信息装置更加普及，例如计算机、移动电话、个人数字助理等。在这些信息装置中安装的半导体，要求具有高工作速度和大量的存储容量。为了满足这些需求，半导体器件制造技术正在发展，以提高集成度、可靠性和响应速度。
此外，由于集成度增加和器件尺寸减小，形成半导体器件的导电层之间的距离逐渐减小。在其最初级，半导体器件包括形成在衬底上的多个导电层和形成在导电层之间的多个绝缘层。为了用更准确的方法形成更高密度的半导体器件，导电层厚度的减小或导电层之间的距离(例如绝缘层的厚度)的减小被典型地提出。然而，通过减小导电层的厚度或导电层之间的距离，形成使导电层互相电连接的接触孔变得更加困难。
下面，将参照附图描述接触孔的常规形成。
图1为图示形成有接触孔的常规半导体器件的示意性平面图。如图1所示，半导体器件100包括形成在衬底(未示出)上的多个导电层110、120和130，分别形成在导电层110和120之间以及导电层120和130之间的多个绝缘层115和125，以及用于电连接导电层110、120和130中的导电层对的接触孔140。
如图1所示，在衬底(未示出)上形成“线形”的第一导电层110。在整个说明书中，当提及“线形”或“负号(minus)形”导电层时，导电层可以是线段或较长线的显示部分，并且导电层的长度、宽度、角度以及形状都不局限于附图所示的尺寸、角度和形状。此外，可以类似地成形线形和负号形导电层，并且该术语仅仅用来识别图中导电层的近似取向。尽管在图中未描绘，但是通常在衬底和第一导电层110之间形成缓冲层，并且缓冲层可以用作衬底和第一导电层110之间的绝缘层。在第一导电层110上，形成第一绝缘层115，以至少覆盖第一导电层110。在第一绝缘层115上，形成至少与第一导电层110的某些部分重叠的负号形的第二导电层120。在第二导电层120上，形成第二绝缘层125，以至少覆盖第二导电层120的某些部分。在第二绝缘层125上，形成至少部分地与第一导电层110和第二导电层120重叠的线形第三导电层130。在第二绝缘层125内，形成将第二导电层120电连接到第三导电层130的接触孔140。因此，接触孔140使两个相邻的导电层互相电连接。
但是，当通过使用减小厚度的导电层或减少导电层之间的距离，建立多个导电层和相邻导电层之间的绝缘层时，可能出现图2A和图2B所示的问题。图2A是非常规形成位置中的接触孔的微观相片，图2B是沿图2A中II-II′线取得的放大侧视图。如图所示，接触孔140被电连接到必须被电连接接触孔140的导电层120和130，并且接触孔140还被电连接到不必电连接接触孔140的导电层110。此外，如图2A和图2B所示，当接触孔140的形成位置是它被电连接到不必电连接接触孔140的导电层110时，可能发生漏电。
发明内容
因此，本发明一方面提供一种半导体器件及其制造方法，其中接触孔位置的形成不可能偏离两个相邻的导电层，防止由这种未对准产生的漏电。
另一方面是一种半导体器件，包括形成在衬底上的第一绝缘层；形成在第一绝缘层上的第一导电层；形成在第一导电层上的第二绝缘层；形成在第二绝缘层上、并具有与第一导电层重叠的第一重叠部分的第二导电层；形成在第二导电层上的第三绝缘层；形成在第三绝缘层上、并在不同于第一重叠部分位置的位置处，具有与第二导电层重叠的第二重叠部分的第三导电层；和形成在第一重叠部分和第二重叠部分的至少之一中、并将两个重叠的导电层互相电连接的接触孔。技术人员应该认识到这种层叠和更多接触孔的形成可以继续，达到特定器件需要的那么多。
在一个实施例中，导电层中的每个是线形、负号形和曲柄(crank)形(例如，、、 「或⊥)之一，曲柄形具有至少一个延伸预定宽度并拥有预定角度的延伸部分。在该实施例中，多个线形、负号形或曲柄形导电层中的至少一个将是具有至少一个延伸部分的曲柄形，该延伸部分延伸预定宽度并具有预定角度。
接触孔的直径较佳地不应该超过导电层的宽度，特别地，接触孔的直径小于重叠导电层的宽度。
本发明的其它方面通过提供一种制造半导体器件的方法来获得，该方法包括以下步骤在衬底上形成第一绝缘层；在第一绝缘层上形成第一导电层；在第一导电层上形成第二绝缘层；在第二绝缘层上形成第二导电层，以具有与第一导电层重叠的第一重叠部分；在第二导电层上形成第三绝缘层；在第三绝缘层上形成第三导电层，以在不同于第一重叠部分位置的位置处，具有与第二导电层重叠的第二重叠部分；以及在第一重叠部分和第二重叠部分的至少之一中形成接触孔，并将两个重叠的导电层互相电连接。
第三导电层进一步包括在不同于第一和第二重叠部分的位置处，与第一导电层重叠的第三重叠部分。接触孔形成在第三重叠部分中，并将两个导电层互相电连接。该方法进一步包括在第三重叠部分中形成用于电连接两个导电层的接触孔。第一、第二和第三导电层以负号形、线形和曲柄形中的至少之一形成，并且曲柄形具有至少一个延伸预定宽度、具有预定角度的延伸部分。形成在重叠部分的接触孔具有小于重叠导电层宽度的直径。接触孔通过蚀刻形成。
本发明的这些和/或其它方面和优点，从结合附图对较佳实施例的下列描述中将变得明显和更容易理解，其中图1A为图示常规接触孔结构形成的部分示意性平面图；图1B是沿图1A中I-I′线取得的放大侧视图；图2A是非常规形成位置中的接触孔结构的微观相片；图2B是沿图2A中II-II′线取得的放大侧剖面图；图3A为图示根据本发明实施例的其中形成有接触孔的半导体器件的部分示意性平面图；图3B是沿图3A中III-III′线取得的放大侧视图；图4A为图示根据本发明另一实施例的其中形成有接触孔的半导体器件的部分示意性平面图；图4B是沿图4A中IV-IV′线取得的放大侧视图；图5A为图示根据本发明又一实施例的其中形成有接触孔的半导体器件的部分示意性平面图；和图5B是沿图5A中V-V′线取得的放大侧视图。
具体实施例方式
下面，将参照附图描述根据本发明各方面的各个实施例。
图3为图示根据实施例的其中形成有接触孔的半导体器件的部分示意性平面图。
如图3所示，半导体器件300包括形成在衬底(未示出)上的缓冲层(未示出)、形成在缓冲层上的第一导电层310、形成第一导电层310上的第一绝缘层315、形成在第一绝缘层315上的第二导电层320、形成在第二导电层320上的第二绝缘层325，和形成在第二绝缘层325上的第三导电层330。
此外，在本实施例中，形成在缓冲层上的第一导电层310是线形，并且第一绝缘层315形成在第一导电层310上。第一绝缘层315至少覆盖第一导电层310的某些区域，以便第一导电层310不会分别接触第二导电层320和第三导电层330。第一绝缘层315具有至少与第一导电层310相同的形状，以便提供导电层310的完全覆盖。
形成在第一绝缘层315上的第二导电层320是负号形，并具有与第一导电层310部分重叠的第一重叠部分320a。形成在第二导电层320上的第二绝缘层325至少覆盖第二导电层320的某些区域，并且在本实施例中，至少具有与第二导电层320相同的形状，以便提供导电层320的完全覆盖。
形成在第二绝缘层325上的第三导电层330是曲柄形，具有延伸预定宽度和角度的至少一部分。图3描绘了-型曲柄形的第三导电层330。第三导电层330包括与第二导电层320重叠、但不与第一重叠部分320a重叠的第二重叠部分330a，和与第一导电层310重叠、但不与第一重叠部分320a或第二重叠部分330a重叠的第三重叠部分330b。
在导电层310、320和330中的每个之间，可以形成用于将导电层310、320和330中的两个互相电连接的接触孔。尽管形成在导电层之间，但是技术人员应该认识到，该接触孔可能延伸到导电层中，例如由于过蚀刻。图3描绘了在第二重叠部分330a中用于将第二导电层320电连接到第三导电层330的接触孔340，尽管技术人员应该认识到其它结构是可能的。例如，接触孔340可以可选择地形成在第三重叠部分330b或第一重叠部分320a中。导电层310、320和330的宽度可以相同或不同。接触孔340的直径较佳地不超过其内形成接触孔340的重叠导电层部分的宽度。特别地，当重叠导电层的宽度彼此不同时，接触孔340的直径较佳地不超过重叠导电层的宽度。这是因为任何未对准都可能导致蚀刻进入应该与相连的导电层绝缘的区域中。为了避免不必要的重复，如果与先前描述的实施例提供的描述相同，那么结构形成的详细描述被省略。
图4为图示根据本发明另一实施例的其中形成有接触孔的半导体器件的部分示意性平面图。
如图4所示，半导体器件400包括形成在衬底(未示出)上的缓冲层(未示出)、第一导电层410、第一绝缘层415、第二导电层420、第二绝缘层425，和第三导电层430。
此外，在本实施例中，形成在缓冲层上的第一导电层410是-型曲柄形。第一绝缘层415形成在第一导电层410上，以防止第一导电层410接触第二导电层420和第三导电层430，并覆盖第一导电层410。形成在第一绝缘层415上的第二导电层420是-型曲柄形，并具有与第一导电层410部分重叠的第一重叠部分420a。第二绝缘层425形成在第二导电层420上，以防止第二导电层420与第三导电层430直接接触，并覆盖第二导电层420。
在本实施例中，形成在第一绝缘层415或第二绝缘层425上的第三导电层430是负号形。第三导电层430包括与第一导电层410重叠、但不与第一重叠部分420a重叠的第二重叠部分430a，和与第二导电层420重叠、但不与第一重叠部分420a或第二重叠部分430a重叠的第三重叠部分430b。
在导电层410、420和430中的每个之间，可以形成多个接触孔，以将导电层410、420和430中的两个相互电连接。在本实施例中，接触孔440形成在第一导电层410与第二导电层420重叠的第一重叠部分420a中，并将第一导电层410电连接到第二导电层420。接触孔450形成在第二导电层420与第三导电层430重叠的第三重叠部分430b中，并将第二导电层420电连接到第三导电层430。接触孔440和450通常分别具有不超过重叠导电层410和420以及重叠导电层420和430的宽度的直径，并且通过蚀刻来形成。此外，在图中未示出，接触孔进一步可以形成在第二重叠部分430a中，用于电连接第三导电层430和第一导电层410。
图5为图示根据本发明又一实施例的其中形成有接触孔的半导体器件的部分示意性平面图。
如图5所示，半导体器件500包括形成在衬底(未示出)上的缓冲层(未示出)、第一导电层510、第一绝缘层515、第二导电层520、第二绝缘层525、第三导电层530、第三绝缘层535，和第四导电层540。
此外，在本实施例中，形成在缓冲层上的第一导电层510是 型曲柄形。第一绝缘层515形成在第一导电层510上，以防止第一导电层510分别直接接触第二导电层520、第三导电层530和第四导电层540，并覆盖第一导电层510。形成在第一绝缘层515上的第二导电层520是「-型曲柄形，并具有与第一导电层510部分重叠的第一重叠部分520a。第二绝缘层525形成在第二导电层520上，以防止第二导电层520直接接触第三导电层530和第四导电层540，并覆盖第二导电层520。
在本实施例中，形成在第一绝缘层515或第二绝缘层525上的第三导电层530是-型曲柄形。第三导电层530包括与第二导电层520重叠的第二重叠部分530a。第三绝缘层535形成在第三导电层530上，以防止第三导电层530直接接触第四导电层540，并覆盖第三导电层530。形成在第三导电层530上的第四导电层540是-型曲柄形。第四导电层540包括与第三导电层530重叠的第三重叠部分540a，和与第一导电层510重叠的第四重叠部分540b。
在导电层510、520、530和540中的每个之间，可以形成多个接触孔，以将导电层中的两个互相电连接。接触孔550形成在第一重叠部分520a中，并将第一导电层510电连接到第二导电层520。
此外，在图中未示出，接触孔可以形成在第二导电层520与第三导电层530重叠的第二重叠部分530a中，以将第二导电层520电连接到第三导电层530。接触孔可以进一步形成在第三导电层530与第四导电层540重叠的第三重叠部分540a中，以将第三导电层530电连接到第四导电层540；和/或形成在第一导电层510与第四导电层540重叠的第四重叠部分540b中，以将第一导电层510电连接到第四导电层540。第一导电层510、第二导电层520、第三导电层530和第四导电层540的宽度可以分别相同或不同。接触孔550较佳地具有不超过重叠导电层的宽度的直径。如果重叠导电层的宽度彼此不同，那么接触孔550的直径较佳地不超过重叠导电层的最细宽度。
如实施例所述，接触孔形成在其中层叠多个导电层的半导体器件中。由于在其中重叠两个导电层的重叠部分的下部不存在其它导电层，因此接触孔不形成在允许偏离接触孔必须被电连接到的导电层的位置中，并且也不形成在可能被电连接到不应该被电连接到接触孔的其它导电层的位置中。此外，如果接触孔不形成在两个导电层的重叠部分中，而是偏离预定位置，那么接触孔也非常不太可能接触其它导电层。
在多个导电层不被层叠而是位置略微不同的实施例中的结构不限制本发明，并且仅仅为了示例性目的而被公开。此外，仅仅为了示例性目的，详细描述了多个层被重叠的重叠部分。
尽管上述实施例公开了其中层叠三个或四个导电层的结构，但是可以层叠不止三个或四个层。该层叠的导电层的配置并不局限于所公开的结构。
尽管已经示出和描述了本发明的一些实施例，但是所属领域的技术人员应该理解，不脱离本发明的原理和精神，可以在这些实施例中进行改变，本发明的范围限定在权利要求及其等效物中。
如上所述，接触孔形成在由重叠的导电层形成的重叠部分中，以避免该接触孔偏离应该电连接接触孔的导电层，并避免该接触孔电连接到不应该被电连接到接触孔的导电层。进一步，由导电层之一和接触孔的未对准产生的漏电也几乎可以被避免。
权利要求
1.一种半导体器件，包括形成在衬底上的第一绝缘层；形成在第一绝缘层上的第一导电层；形成在第一导电层上的第二绝缘层；形成在第二绝缘层上、并具有与第一导电层重叠的第一重叠部分的第二导电层；形成在第二导电层上的第三绝缘层；形成在第三绝缘层上、并在不同于第一重叠部分位置的位置处具有与第二导电层重叠的第二重叠部分的第三导电层；和形成在第一重叠部分和第二重叠部分的至少一个中、并将两个重叠的导电层互相电连接的接触孔。
2.如权利要求1所述的半导体器件，其中每个导电层为负号形、线形和曲柄形之一，并且曲柄形具有至少一个延伸预定宽度、拥有预定角度的延伸部分。
3.如权利要求2所述的半导体器件，其中所述多个导电层中的至少一个是具有至少一个拥有预定角度的、延伸预定宽度的延伸部分的曲柄形。
4.如权利要求3所述的半导体器件，其中所述接触孔的直径小于所述重叠的导电层的宽度。
5.一种制造半导体器件的方法，包括在衬底上形成第一绝缘层；在第一绝缘层上形成第一导电层；在第一导电层上形成第二绝缘层；在第二绝缘层上形成第二导电层，以具有与第一导电层重叠的第一重叠部分；在第二导电层上形成第三绝缘层；在第三绝缘层上形成第三导电层，以在不同于第一重叠部分位置的位置处具有与第二导电层重叠的第二重叠部分；以及在第一重叠部分和第二重叠部分的至少一个中形成接触孔，并将两个重叠的导电层互相电连接。
6.如权利要求5所述的方法，其中所述第三导电层进一步包括在不同于第一和第二重叠部分位置的位置处，与第一导电层重叠的第三重叠部分。
7.如权利要求6所述的方法，进一步包括在所述第三重叠部分中形成用于电连接两个导电层的接触孔。
8.如权利要求7所述的方法，其中所述第一、第二和第三导电层以负号形、线形和曲柄形的至少之一形成，并且曲柄形具有至少一个延伸预定宽度、拥有预定角度的延伸部分。
9.如权利要求7所述的方法，其中形成在重叠部分中的所述接触孔具有小于重叠导电层的宽度的直径。
10.如权利要求9所述的方法，其中所述接触孔通过蚀刻形成。
全文摘要
本发明公开一种能减小接触孔未对准时所产生的漏电的半导体器件及其制造方法。该半导体器件包括具有多个不同的互相重叠的部分的三个导电层。这些导电层被绝缘层分开，并通过形成在重叠部分之间的绝缘层内的接触孔连接。因此，当形成接触孔以将导电层互相电连接时，由未对准引起的漏电可以被避免。
文档编号H01L21/70GK1862803SQ20061007908
公开日2006年11月15日 申请日期2006年4月29日 优先权日2005年5月11日
发明者金恩雅 申请人:三星Sdi株式会社