专利名称：电子电路、电子电路装置和制造电子电路的方法
技术领域：
本发明涉及一种电子电路、一种电子电路装置以及一种用于制造电子电路的方法。
背景技术：
诸如未来可能应用的鳍式场效应晶体管电路的多栅极场效应晶体管电路尤其是相对由所谓的静电放电(Electrostatic Discharge，ESD)造成的损坏由于其本身公知的差的热特性很容易损坏。对于差的热特性的主要原因一方面在于很小的几何结构而另一方面在于热绝缘，所述热绝缘作为晶体管结构的电绝缘的不利的副作用产生，所述晶体管结构经常由薄的并且能导电的硅薄膜构成并且通常被涂敷在不能导电的、所埋入的(buried)氧化层上。
在未来的高技术中，(也)针对很小的驱动强度的输出驱动电路例如应该以这种方式来可靠地防止静电放电，即与相应的驱动电路并联的静电放电电流(ESD电流)短路并且因此阻止损害所述驱动电路的ESD电流，该ESD电流可能流经高灵敏的驱动电路。此外，尽管ESD保护电路应该安全并且可靠地在地电位的方向上将ESD电流脉冲的能量导出(短路)，仍然期望保证ESD保护电路即使在导出ESD电流脉冲时也不被损坏。
由于上述原因，期望ESD保护电路的低的ESD释放电压(ESD触发电压)、下面也被称为ESD击穿电压，驱动电路或者通常任何要借助ESD保护电路来保护的电路还不允许在该ESD释放电压处触发。这种也被称为“触发竞争(Trigger Competition)”的机制尤其是在多栅极结构中具有特别的意义。
从[1]中公开了一种通用的鳍式场效应晶体管结构，其中在衬底上的绝缘层上构造鳍(桥形接片)。可是，[1]未说明ESD机制。
此外，从[2]中公开了一种二极管结构，该二极管结构被用作ESD保护结构的部分并且以鳍式场效应晶体管工艺来构造。根据[2]的二极管结构尤其是具有这样的缺点，即由于高掺杂的n区(n+区)出现极大的漏电流，该高掺杂的n区直接与高掺杂的p区(p+区)邻接。为了减少所述缺点在[2]中建议，在这两个高掺杂区之间插入低掺杂的体区(Body-Bereich)。在那里所说明的二极管结构基本上与如在通用的平面SOI工艺中用于ESD保护的二极管结构没有区别。此外指明，这种二极管单独不提供有效的ESD保护，而是仅仅将ESD电流负载转向能量供应线路，在能量供应线路的位置上还必须总是设置合适的有效的能量供应箝位(电源箝位(power supply clamping))。因此，ESD问题仅仅被转递给能量供应线路。
在[3]中针对SOI工艺(SOI绝缘体上硅(Silicon onInsulator))和鳍式场效应晶体管工艺说明了一种作为ESD保护电路的电压箝位电路。在[3]中所说明的电路的主要应用是在电路正常工作期间对信号不完整性(Desintegritaet)的过滤(即夹紧信号过冲或者信号下冲)。
从[4]中公开了一种针对SOI工艺的ESD保护电路。可是，该ESD保护电路十分复杂并且具有这样的附加缺点，即由ESD保护电路影响电路正常工作期间的信号完整性。
此外，在[5]和[6]中说明了基于SCR(SCR可控硅整流器(SiliconControl Rectifier))的ESD保护电路。该电路的缺点一方面是该电路有漏电流，而另一方面是阳极到阴极存在相对大的横向间距，这导致了SCR的相对长的接通时间。由于这样的原因，所述结构更确切地说不适于ESD保护，因为在ESD保护电路中必需很短的响应时间。
此外，从[7]中公开了一种其它的ESD保护电路，在所述ESD保护电路中所述响应时间相对于在[5]中所说明的ESD保护电路被缩短，其方式是相互较近地布置阳极和阴极的扩散区。可是，即使在这样的ESD保护电路中，由于那里分别设置的n井到p井的高击穿电压，释放电压仍相对高。此外从[7]中公开了，借助所谓的低压阈值(Low VoltageThreshold)SCR减小释放电压，可是根据[7]说明了CMOS体工艺(CMOSBulk Technology)。
和[9]说明了在应用SCR的情况下的其它ESD保护电路，其中通过ESD检测器和后置的缓冲级减小触发电压。类似于根据体COMS工艺(Bulk-CMOS-Technology)，根据[8]使用ESD电流脉冲的上升沿，以便触发ESD结构。即使在这样的ESD保护电路中，阳极区与阴极区之间的相对大的间距导致非最佳的触发时间。
在[11]中公开了一种具有鳍式场效应晶体管元件的ESD保护电路，其中所述ESD保护电路与所集成的电路的接线端子耦合。
在[12]中说明了一种模型，所述模型用于预测部分耗尽(Partially Depleted，PD)载流子的SOI-MOS场效应晶体管的ESD保护电平(ESD-Schutz-Level)。
在[13]中公开了一种完全耗尽(Fully Depleted，FD)载流子的MOS晶体管和ESD-MOS晶体管，其中FD-MOS晶体管和ESD-MOS晶体管被构造在共同的SOI衬底上。
发明内容
本发明基于以下问题，即以简单的方式可靠地防止电子电路由于静电放电而被损坏。
所述问题通过具有根据独立权利要求的特征的电子电路、电子电路装置以及通过用于制造电子电路的方法来解决。
本发明的示例性的改进方案由从属权利要求得到。
所述的本发明的改进方案不仅涉及电子电路而且涉及电子电路装置以及用于制造电子电路的方法。
电子电路具有至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管。此外，设置至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极ESD保护场效应晶体管。多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管(即，完全耗尽型(Fully Depleted)场效应晶体管，FD场效应晶体管)或者被构造为部分耗尽电载流子的晶体管(即，部分耗尽型(Partially Depleted)场效应晶体管，PD场效应晶体管)，而多栅极ESD保护场效应晶体管被构造为部分耗尽电载流子的晶体管(即，部分耗尽型(Partially Depleted)场效应晶体管，PD场效应晶体管)。多栅极保护场效应晶体管的触发电压小于多栅极功能场效应晶体管的触发电压。
所述功能电路具有针对预定的功能被构造在电路装置内的那些电子部件，因此这一般是防止静电放电的电子电路的部件。
通常，ESD保护电路可被理解为被用于保护功能电路部件的那些部件。
在本说明书的范围中，多栅极场效应晶体管被理解为具有至少两个栅极的场效应晶体管，其中至少两个栅极例如被实现在绝缘体上所涂敷的桥形接片(也称作鳍)的侧壁上。因此，如果例如如在三栅极场效应晶体管中那样在鳍的两个侧壁上分别布置一个栅极并且在鳍顶上同样布置一个栅极以及提供所期望的栅极控制效应，则多栅极场效应晶体管例如可以具有两个栅极或者也可以具有三个栅极。
所述多栅极功能场效应晶体管可被构造为鳍式场效应晶体管。此外，可替换地或者附加地，所述多栅极ESD保护场效应晶体管可被构造为鳍式场效应晶体管。
电子电路装置具有至少一个焊点端子(Pad-Anschluss)、也就是电子电路装置的外部接线端子，以及具有与所述焊点端子电耦合的电子电路，所述电子电路就它而言具有上述部件。
在用于制造电子电路的方法中构成至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管。此外，构成至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极ESD保护场效应晶体管。所述多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管而所述多栅极ESD保护场效应晶体管被构造为部分耗尽电载流子的晶体管。
集中于多栅极场效应晶体管及其ESD保护的本发明的一个方面是在ESD释放电压(ESD触发电压)的与晶体管宽度相关的调制中，此外由此实现以下优点●保证ESD保护电路保护被构造为例如驱动电路、例如输入/输出电路(Input/Output电路，I/O电路)的功能电路安全，其方式是至少一个ESD保护场效应晶体管在出现ESD条件时具有比驱动场效应晶体管、即功能电路的场效应晶体管低的释放电压，由此避免了所谓的“触发竞争”问题；●快速接通至少一个ESD保护场效应晶体管；●ESD保护场效应晶体管的大的硅横截面区域，由此改善了尤其是用于处理大的ESD电流的热特性；●在功能电路的MOS驱动场效应晶体管中每个面具有大的栅极宽度，由此实现最大的驱动强度；●在电子电路或电子电路装置内不仅功能电路而且ESD保护电路具有简单的设计和简单的布局，●本发明不仅可用于具有被构造为多栅极场效应晶体管的晶体管的双栅极场效应晶体管而且可用于三栅极场效应晶体管；以及●对功能电路不必与通常的制造多栅极场效应晶体管比较附加的工艺步骤。
将多栅极功能场效应晶体管构造为完全耗尽型场效应晶体管或将多栅极ESD保护场效应晶体管构造为部分耗尽型场效应晶体管可以通过与多栅极功能场效应晶体管相比较分别不同的多栅极ESD保护场效应晶体管的空间尺寸确定(例如鳍的不同的几何尺寸、鳍的不同的高度或宽度)或者也可以通过与相应的多栅极功能场效应晶体管相比较不同的利用掺杂原子掺杂多栅极ESD保护场效应晶体管来实现。
因此，明显地通过不同的几何设计和/或通过不同的利用掺杂原子的掺杂来确定属于完全耗尽型多栅极功能场效应晶体管的多栅极功能场效应晶体管的尺寸或将多栅极ESD保护场效应晶体管构造为相应的部分耗尽型多栅极ESD保护场效应晶体管。
所述多栅极ESD保护场效应晶体管和所述多栅极功能场效应晶体管可被构造为绝缘体上硅场效应晶体管(Silicon-on-Insulator场效应晶体管；SOI场效应晶体管)，其中所述绝缘体层例如可以是(例如所埋入的)二氧化硅层或者其它绝缘体层、例如蓝宝石层(蓝宝石上硅，Silicon on Sapphire，SoS)。
至少一个多栅极功能场效应晶体管可被构造为驱动场效应晶体管，例如被构造为输入/输出驱动单元(I/O驱动单元)中的驱动场效应晶体管，所述输入/输出驱动单元与所集成的电子电路的外部焊点端子电耦合。
可替换地，作为驱动晶体管的多栅极功能场效应晶体管例如可被设置在带有多个不同的电路部件的电子电路内，所述多个不同的电路部件必需不同的电源电压，其中在ESD应力负载期间出现芯片内电位降。也明显地构成不同的电路部件之间的内部接口的内部驱动器必需芯片内的ESD保护，所述芯片内的ESD保护同样可以通过ESD保护电路来提供。在所述应用领域中，本发明特别是以很简单并且低成本的、提供ESD保护(尤其是不会产生附加的制造成本)的可能性出众。
所述功能电路可以具有多个多栅极功能场效应晶体管，这些多栅极功能场效应晶体管例如相互并行耦合。可替换地或者附加地，ESD保护电路可以具有多个多栅极ESD保护场效应晶体管，这些多栅极ESD保护场效应晶体管同样并行耦合(也就是相互并联)。
例如所述功能场效应晶体管的并联电路可以用于，提供所期望的驱动强度。例如所述ESD保护场效应晶体管的并联电路可以用于提供所期望的保护效果。
在被构造为驱动场效应晶体管的多栅极功能场效应晶体管之前可以连接预驱动电路。
此外，所述电子电路装置可以在其功能电路中具有多个相互并行耦合的多栅极功能场效应晶体管和/或在其ESD保护电路中可以具有多个相互并行耦合的多栅极ESD保护场效应晶体管。
多个多栅极功能场效应晶体管的至少两个多栅极功能场效应晶体管可以具有不同的鳍宽度。因此能够补偿过程非线性并且甚至能够提供具有多个多栅极功能场效应晶体管的ESD自保护的晶体管装置。
例如，多个多栅极功能场效应晶体管的至少一个(在本发明的可替换的改进方案中为多个较外面的)较外面的(例如最外面的或者多个最外面的)多栅极功能场效应晶体管可以具有比内部多栅极功能场效应晶体管大的鳍宽度。
多个多栅极保护场效应晶体管的至少两个多栅极保护场效应晶体管可以具有不同的鳍宽度。因此能够补偿过程非线性并且甚至提供具有多个多栅极保护场效应晶体管的ESD自保护的晶体管装置。
例如，多个多栅极保护场效应晶体管的至少一个(在本发明的可替换的改进方案中为多个较外面的)较外面的(例如最外面的或者多个最外面的)多栅极保护场效应晶体管具有比内部多栅极保护场效应晶体管大的鳍宽度。
此外，根据本发明的改进方案，多栅极功能场效应晶体管和多栅极保护场效应晶体管相互并行地电耦合。
因此，多个多栅极功能场效应晶体管的至少一个较外面的多栅极功能场效应晶体管可以具有比明显地通过较外面的多栅极功能场效应晶体管构架的多栅极功能场效应晶体管大的鳍宽度。可替换地或者附加地，多个多栅极ESD保护场效应晶体管的至少一个较外面的多栅极ESD保护场效应晶体管具有比明显由这些较外面的多栅极ESD保护场效应晶体管所构架的内部多栅极ESD保护场效应晶体管大的鳍宽度。
这个或者这些多栅极功能场效应晶体管和这个或者这些多栅极ESD保护场效应晶体管可以利用相同的工艺技术、例如利用同样的工艺步骤来制造，其中由此不同地一方面实现将多栅极功能场效应晶体管构造为完全耗尽型场效应晶体管而另一方面实现将多栅极ESD保护场效应晶体管构造为部分耗尽型场效应晶体管，即这个或者这些多栅极功能场效应晶体管不同于这个或者这些多栅极ESD保护场效应晶体管地在空间上确定尺寸地来构造(例如利用另一鳍高度或者鳍宽度)和/或不同于这个或者这些多栅极ESD保护场效应晶体管地利用掺杂原子来掺杂。
多栅极功能场效应晶体管的第一源极/漏极端子可以与多栅极保护场效应晶体管的第一源极/漏极端子以及与焊点端子耦合并且多栅极功能场效应晶体管的第二源极/漏极端子可以与多栅极保护场效应晶体管的第二源极/漏极端子以及与预定的参考电位耦合。
多栅极功能场效应晶体管可被构造为ESD自保护的多栅极功能场效应晶体管。
此外，可以设置作为ESD保护场效应晶体管(ESD触发场效应晶体管)的部分耗尽电载流子的晶体管，以驱动ESD自保护的多栅极功能场效应晶体管(换句话说即ESD自保护的多栅极功能场效应晶体管)。
本发明的实施例在附图中示出并且在下面被详细地说明。
在这些附图中，相同或者相似的部件(只要适宜)配备有相同的参考符号。
其中图1示出根据本发明的第一实施例的电路装置的横截面视图；图2示出一曲线图，其中与不同的参数相关地示出了完全耗尽型场效应晶体管和部分耗尽型场效应晶体管的区域；图3示出根据本发明的第二实施例的电路装置的横截面视图；图4示出根据本发明的第三实施例的电路装置的横截面视图；图5示出具有根据本发明的实施例的ESD保护电路的输出驱动级的电路图；图6示出根据本发明的其它实施例的驱动电路的布局图以及电路图；图7A和7B示出具有根据本发明的还一个其它的实施例的所集成的ESD保护的驱动电路的两种布局图，其中图7A示出具有所集成的ESD保护鳍的完全耗尽型驱动器，并且其中图7B示出具有所集成的ESD保护鳍的部分耗尽型驱动器；图8A至8C示出根据本发明的其它实施例的电子电路装置的电路图；图9示出一曲线图，其中示出根据本发明的实施例的电路装置的实验结果。
具体实施例方式
图1以横截面视图示出根据本发明的第一实施例的电子电路100。
下面，根据用于保护多栅极工艺中的驱动场效应晶体管、通常是驱动电路的ESD保护电路来说明实施例，也就是针对多栅极场效应晶体管来说明实施例。
可是指明，可以采用任何其它合适的应用，在这些应用中适于借助ESD保护电路防止功能电路中的多栅极功能场效应晶体管受到ESD损坏。
在本发明的范围中，多栅极场效应晶体管例如应被理解为●带有至少一个作为双栅极设备的子类的部分的鳍的场效应晶体管(例如双栅极场效应晶体管)，所述双栅极设备在鳍(桥式接片)的两个纵向侧壁上具有控制栅极(Control Gate)，可是不是在所述鳍顶上，换句话说，在这样的情况下，即例如由于位于所述鳍的上表面上的较厚的栅极氧化物的厚度或者由于附加地涂敷在栅极氧化物上的绝缘体层、例如氮化硅层，在所述鳍的上表面上未出现或者出现减小的栅极控制效应。
●三栅极设备(例如三栅极场效应晶体管)，其中在所述鳍的纵向侧上分别设置一控制栅极(Control Gate)以及附加地在所述鳍的上表面上同样设置一控制栅极(Control Gate)。
下面的实施形式的一个方面在于ESD箝位设备(ESD clampingdevice)中的ESD触发电压(也就是ESD保护场效应晶体管的击穿电压)的减小，所述减小通过例如提高箝位设备的单独段相对驱动单元中(也就是例如驱动场效应晶体管中)的相应段的宽度来实现。在将晶体管构造为带有至少一个鳍的场效应晶体管时，这些段分别是场效应晶体管的鳍，这意味着ESD保护电路的场效应晶体管的鳍的宽度比功能电路的场效应晶体管的鳍的宽度大。
箝位设备中(也就是ESD保护电路中)的鳍的较大的宽度导致根据实施例的基于SOI的箝位设备(也就是ESD保护电路)的部分耗尽载流子的体区(部分耗尽型(Partially Depleted，PD)体区)。
与此相对，所述驱动设备(也就是功能电路的场效应晶体管)具有很窄(薄)的鳍、也就是具有很小的宽度(换句话说，具有很小的鳍厚度)的鳍，以致多栅极功能场效应晶体管的体区完全耗尽电载流子(Fully Depleted(FD))，如按照标准本来针对多栅极场效应晶体管本身所设置的那样。
由此，功能电路的多栅极功能场效应晶体管与ESD保护电路的多栅极ESD保护场效应晶体管的区别尤其是在于，所述多栅极功能场效应晶体管(例如驱动单元)具有比ESD保护电路的多栅极ESD保护场效应晶体管的击穿电压高的击穿电压，由此能够构造ESD保护电路，所述ESD保护电路保证可靠释放(触发)箝位设备并且防止ESD电流流经灵敏的驱动单元以及因此流经多个灵敏的多栅极功能场效应晶体管或者流经该多栅极功能场效应晶体管。
根据图1的电子电路100具有作为功能电路的驱动电路101，其中驱动电路101具有至少一个驱动鳍式场效应晶体管102(参见图1的左侧)。
此外，所述电子电路100具有ESD保护电路(ESDElectrostaticDischarge)103，所述ESD保护电路根据本发明的实施例具有ESD鳍式场效应晶体管104(参见图1的右侧)。
绝缘体上硅晶片(SOI-Wafer)被用作用于制造鳍式场效应晶体管的输出材料，针对本发明的可替换的改进方案，该输出材料也被用于制造多栅极场效应晶体管并且通常用于制造SOI-MOS单元。
SOI晶片具有由硅制成的第一载体部分层105，在所述载体部分层上嵌入所埋入的氧化层(buried oxide layer)106。在所埋入的二氧化硅层106上以非结构的(unstrukturiert)形式来涂覆薄的硅层。
在这方面应注意，本发明不限于硅作为半导体材料的硅上而且也不限于应用SOI晶片。可以使用任何任意的半导体材料，所述半导体材料适于制造多栅极场效应晶体管，例如如砷化镓(GaAs)、磷化铟(InP)的化合物半导体材料或者如砷化铟镓(InGaAs)的三元化合物半导体材料或者四元化合物半导体材料也是合适的。
薄的上面的硅层借助腐蚀这样来构造，使得为了构成驱动鳍式场效应晶体管102而构成由硅制成的薄鳍107(也就是具有很小宽度的鳍)。此外，这样实现所述构造，使得针对ESD保护鳍式场效应晶体管构成相对驱动鳍式场效应晶体管102的鳍更大宽度的鳍108(即较厚的鳍)。
下面这样使用名称，使得驱动鳍式场效应晶体管102的鳍107具有宽度W鳍，N以及高度H鳍，N。ESD保护鳍式场效应晶体管104的鳍108具有宽度W鳍，W以及高度H鳍，W。
在两个鳍107、108上，薄的二氧化硅层分别至少被涂覆在鳍107、108的相应两个纵向侧壁上(在制造双栅极鳍式场效应晶体管时)，必要时也被涂覆在鳍107、108的上表面上(在制造三栅极鳍式场效应晶体管时，也就是在制造具有三个栅极的鳍式场效应晶体管时)。出于简单表示的原因，图1中的二氧化硅层分别配备一个参考符号，即为驱动鳍式场效应晶体管102配备参考符号109或为ESD保护鳍式场效应晶体管104配备参考符号110。
在所述二氧化硅层109、110上，导电的栅极材料、即根据本发明的实施例为多晶硅或者金属连接(例如氮化钛)被涂敷、例如被沉淀并且借助光学刻蚀被构造，以致构成驱动鳍式场效应晶体管102的栅极111或ESD保护鳍式场效应晶体管104的栅极112。
根据在图1中所示的本发明的实施例，分别构成三个栅极，也就是说，在鳍107的纵向侧壁上，驱动鳍式场效应晶体管102在鳍107的一个纵向侧壁上具有第一栅极而且在位于第一纵向侧对面的第二纵向侧壁上具有第二栅极以及第三栅极，所述第三栅极被涂覆在鳍107的上表面上(也称作顶部(Top)栅极电极)。为了简化图示，驱动鳍式场效应晶体管102的所有三个栅极在图1中配备有参考符号111并且相互耦合地示出。在可替换的改进方案中规定，相互电解耦并且分别相互独立地电驱动这三个栅极中的两个栅极或者所有三个栅极。以相应的方式并且也在相同的工艺步骤期间，在所述ESD保护鳍式场效应晶体管104处，两个侧面栅极电极被构成在鳍108的两个纵向侧壁上，也就是第一栅极电极被构成在一纵向侧壁上而在位于第一纵向侧壁对面的第二纵向侧壁上构成第二栅极电极以及在鳍108的上表面上构成第三栅极电极。为了简化图示，ESD保护场效应晶体管104的所有三个栅极在图1中配备有参考符号112。在可替换的改进方案中规定，相互电解耦并且分别相互独立地电驱动这三个栅极中的两个栅极或者所有三个栅极。
借助于在使用光学刻蚀和腐蚀方法的情况下的结构化所构成的薄条明显以窄的条状区域包上所述鳍，所述薄条构成驱动鳍式场效应晶体管102的栅极电极111以及ESD保护鳍式场效应晶体管104的栅极电极112，其中应注意，鳍107、108的下表面借助于所埋入的氧化层106的直接位于其下的二氧化硅与所述衬底105电绝缘。
此外，借助栅极电极111、112的形状定义各个鳍式场效应晶体管102、104的沟道长度和沟道宽度。
根据本发明的实施例，预定条状区域中的栅极材料覆盖各个鳍107、108的两个侧壁以及鳍107、108的上表面并且由此定义了相应的整个MOS沟道宽度。
根据所述实施例，这两个鳍107、108具有相同的高度，即H鳍，N＝H鳍，W成立。ESD保护鳍式场效应晶体管104的鳍108具有两个鳍式区域、即也被称作未耗尽电载流子的体区(非耗尽型(Non-Depleted)体区)的第一鳍式区域113以及耗尽电载流子的区域114(耗尽型(Depleted)体区)，所述耗尽电载流子的区域114除了非耗尽型区域113的下侧以外完全包围未耗尽电载流子的区域113，所述非耗尽型区域113的下侧邻接所埋入的二氧化硅层106。
在双栅极场效应晶体管的情况下，所述鳍式场效应晶体管102或者104具有为鳍高度H鳍，N或H鳍，W两倍大的沟道宽度。在其中所述场效应晶体管102或者104被构造为三栅极场效应晶体管的情况下，整个沟道宽度是包括鳍W鳍，N或W鳍，W的宽度在内的鳍高度的两倍。如果鳍107或者114的宽度变大，则逐渐形成鳍式场效应晶体管明显地向平面的SOI场效应晶体管的过渡，其中所述结构与实际的平面的SOI场效应晶体管由此区别，即栅极电极还一直位于鳍的侧壁上。
但是，流过鳍的侧壁的边缘区域中的MOS电流的贡献相对于总的流经所述沟道的电流越来越小。为了在这种“几乎”平面的SOI场效应晶体管中还可以保证足够的场效应，有意义的是，作为栅极氧化层的薄的二氧化硅层被涂覆在鳍108的上表面上并且在该鳍108的上表面上涂覆顶部栅极(Top-Gate)。
借助这两个场效应晶体管102、104的两个鳍107、108的宽度的不同的尺寸确定来调整，驱动鳍式场效应晶体管102被构造为完全耗尽型场效应晶体管而ESD保护场效应晶体管被构造为部分耗尽型场效应晶体管。
以很小的宽度构成鳍的基础是由此形成的、在40nm及其下的范围中十分好地标度(Skalierung)栅极长度的可能性，因为在所述非常薄的鳍107、108中抑制所谓的短沟道效应(Short Channel Effect(SCE))，所述短沟道效应在平面晶体管的通用体CMOS场效应晶体管中或者也在部分耗尽型SOI结构中普遍存在。
能通过各个鳍式区的完全耗尽来抑制短沟道效应，其中耗尽电载流子的区域完全从场效应晶体管的源极/漏极区域延伸到体区中，以致没有自由的载流子可用。所述设备结构实现很高的MOS驱动电流。针对较大的鳍宽度(并且也与鳍高度相关)，由鳍构成的体区不再完全耗尽载流子。因此，如图1中所示，在ESD保护场效应晶体管104中构成非耗尽型体区113，在该非耗尽型体区113中，移动的电载流子是可用的。
与功能场效应晶体管相反，ESD保护场效应晶体管不需高的MOS驱动电流。ESD保护场效应晶体管中的电流主要作为双极性电流流过并且所述栅极一般(不是必需地)固定接地，也就是固定地被置于地电位上。ESD保护场效应晶体管从具有或者没有闭锁效应(可逆的快反向效应(reversibler snapback-effekt))的临界的所谓触发电压(释放电压)开始转换成双极性模式，所述闭锁效应在通常的CMOS体工艺中本身是公知的。通常，所述触发电压被定义为其中流过足够的雪崩击穿电流以便接通双极性晶体管的电压。
所述触发电压根据本发明的实施例通过ESD保护场效应晶体管104中的鳍108的宽度来调制。对于具有很小的多栅极场效应晶体管的鳍宽度的完全耗尽载流子的场效应晶体管(Fully Depleted)出现较高的触发电压，由此可靠地防止驱动场效应晶体管101不期望的ESD电流。可是，所述ESD箝位装置、也就是ESD保护场效应晶体管104根据本发明的实施例只部分地耗尽电载流子，也就是说，ESD保护场效应晶体管104被构造为部分耗尽型场效应晶体管，并且移动的电载流子在触发分别受保护的功能场效应晶体管、例如触发驱动鳍式场效应晶体管102之前能够在电压较低时形成雪崩击穿电压以及因此以所期望的方式保证ESD保护场效应晶体管104的触发。
其它优点通过以下事实是明显的，即ESD保护电路可被用于任何多栅极场效应晶体管工艺，也就是例如被用于带有两个栅极的鳍式FET工艺或也被用于三倍栅极场效应晶体管工艺(三栅极场效应晶体管工艺)，也就是不仅被用于带有顶部栅极电极的鳍式FET工艺而且被用于没有顶部栅极电极(也就是没有鳍的上表面上的栅极)的鳍式FET工艺。对于引导大部分ESD放电电流的寄生双极性电流不需要这种顶部栅极。部分耗尽电载流子的场效应晶体管(部分耗尽型(PartiallyDepleted)场效应晶体管)到完全耗尽电载流子的场效应晶体管(完全耗尽型(Fully Depleted)场效应晶体管)的过渡在例如鳍的通常为10nm至100nm的(与沟道掺杂有关的)层厚tSi处出现。
这在图2中的曲线图200中进一步详细地示出。在所述曲线图200中，沿着第一轴201示出单位为cm-3的沟道掺杂NA，D。沿着第二轴202涂敷层厚、也就是例如单位为米的各个场效应晶体管的鳍的高度。在位于分界线(Trenngerad)204之下的左下区203中，与各自的温度和沟道宽度、也就是例如鳍宽度有关地固定完全耗尽型区，也就是在这些参数中所述场效应晶体管构造为完全耗尽电载流子的场效应晶体管。在分界线204的右上方示出所述参数区205，该参数区205导致部分耗尽电载流子的场效应晶体管。
为了得到带有双栅极的完全耗尽型鳍式场效应晶体管，应该满足下面的条件tSi＜Wdep，其中利用Wdep来表示例如ESD保护场效应晶体管104的耗尽区114的厚度。
针对完全耗尽型平面的SOI场效应晶体管应该满足下面的条件tSi＞Wdep。
指明，从完全耗尽型场效应晶体管到部分耗尽型场效应晶体管的过渡不仅是硅层厚度(也就是例如亦即鳍高度)的功能，而且此外与场效应晶体管的体容积相关，所述体容积就它而言与沟道长度和鳍宽度相互制约。因此，所述驱动场效应晶体管102附加地可以具有更大的沟道长度，以便提高ESD触发电压。
应注意，用于提高ESD触发电压的最有效的设计参数是鳍的宽度，尤其是在共同制造和布置具有高的ESD触发电压的要保护的场效应晶体管和具有低触发电压的ESD保护场效应晶体管的范围中，该ESD保护场效应晶体管被分配给该要保护的场效应晶体管。
为了影响场效应晶体管的沟道区域中的可用的移动载流子的数量的附加的自由度例如在于鳍高度。如果场效应晶体管的鳍例如足够大，则通过所述鳍防止完全耗尽电载流子的区域向下延伸到所埋入的氧化物(通常到绝缘体层)，在所述氧化层上布置所述鳍。因此，产生部分耗尽型设备、也就是部分耗尽型场效应晶体管，所述部分耗尽型装置根据本发明的实施形式由于其较低的触发电压被用作ESD保护场效应晶体管。
如果使用用于针对驱动场效应晶体管102将原始SO I材料的鳍高度下调到所期望的鳍高度H鳍，N或针对ESD保护场效应晶体管104将原始SOI材料的鳍高度下调到所期望的鳍高度H鳍，W的不同的氧化过程，则不同的鳍高度在使用相同的工艺技术的情况下被制造。
在这方面应注意，有利的是，针对要构成的ESD保护场效应晶体管104的鳍高度，将原始SOI输出材料的原始的鳍高度在调整鳍高度之前保持在结束制造SOI晶片之后的原始SOI材料的高度处，以便由此得到最大的ESD有源场效应晶体管横截面。
图3示出电路装置300的例子，其中带有多栅极驱动鳍式场效应晶体管302的驱动电路301具有其鳍高度H鳍，N不同于ESD保护电路303的多栅极ESD保护鳍式场效应晶体管304的鳍的鳍高度的鳍。在此，多栅极驱动鳍式场效应晶体管302的鳍107的高度H鳍，N小于ESD保护鳍式场效应晶体管304的鳍108的高度H鳍，W。
由于除了这两个晶体管302、304的鳍107、108的不同的高度以外单个元件是相同的，所以与根据本发明的第一实施例的电路装置100相比较省略了这些部件的重复说明，并且各个单元配备有与图1比较相同的参考符号。
在图4中示出了根据本发明的第三实施例的电子电路400，其中充分利用附加自由度，以便改变场效应晶体管的鳍式区107、108中的可用的移动电载流子的数量、即沟道区域中(也就是根据本发明的实施形式在ESD保护电路403的多栅极ESD保护鳍式场效应晶体管404的鳍108中)的掺杂原子的掺杂浓度。
根据本发明的改进方案规定，所述沟道区域中和因此多栅极ESD保护鳍式场效应晶体管404的鳍108中的沟道离子注入、也就是掺杂原子的浓度(NA，D，ESD)大于驱动电路401的多栅极驱动鳍式场效应晶体管402的鳍107中的沟道离子注入、也就是掺杂原子的浓度(NA，D，驱动器)，也就是NA，D，ESD＞1...10×NA，D，驱动器。
以这样的方式，多栅极ESD保护鳍式场效应晶体管404被构造为部分耗尽型场效应晶体管并且具有减小的触发电压。
多栅极ESD保护鳍式场效应晶体管404的鳍108在这种情况下不必必需比多栅极驱动鳍式场效应晶体管402的鳍107宽。例如以用于制造其中使用了不同的沟道离子注入以便制造一套具有不同的阈值电压的设备的多逻辑设备的工艺，ESD保护设备以及因此多栅极ESD保护鳍式场效应晶体管404以简单的方式以比多栅极驱动鳍式场效应晶体管402的鳍107的掺杂原子的浓度高的掺杂原子的浓度在沟道区域中(也就是鳍108中)来掺杂。
如在图4中所示，通过多栅极ESD保护鳍式场效应晶体管404中的所规定的提高的掺杂原子的掺杂浓度相对于本发明的第一实施例增大非耗尽型体区113，即换句话说，耗尽载流子的区域114变小(即Wdep相对于在图1中所说明的实施形式变小)。
本身公知的是，如果所述箝位设备被设立为NMOS场效应晶体管(因为通常npn型双极性晶体管在相同的几何尺寸和相同掺杂的情况下比pnp型场效应晶体管块)，则被包含在MOS设备中的寄生双极性晶体管的触发针对该情况以特别的方式是足够快的。以这样的方式，与具有太长的响应时间的现有技术的SCR装置相比实现更高的触发速度的优点。
在下面的表格中，示出多栅极ESD保护场效应晶体管(左列)或多栅极驱动场效应晶体管(右列)的相应的特性
这指明，在本发明的可替换的改进方案中，上述自由度可以任意地相互组合，以便构造完全耗尽型场效应晶体管或所属的部分耗尽型场效应晶体管。
图5示出根据本发明的实施例的电子电路装置500，所述电子电路装置500与上述ESD箝位方法和上述ESD箝位电路结合采用。
所述电路装置500具有输入/输出焊盘接线端子501(I/O焊盘接线端子)，在所述输入/输出焊盘接线端子501上连接四个场效应晶体管。所述焊盘接线端子501产生在外部到芯片的电连接。
第一多栅极NMOS驱动场效应晶体管502利用其源极/漏极区与I/O焊盘接线端子501耦合并且利用其第二源极/漏极区与地电位503耦合。多栅极NMOS驱动场效应晶体管502的栅极端子与预驱动电路504耦合并且由该预驱动电路504来驱动。
此外，多栅极PMOS驱动场效应晶体管505的第一源极/漏极端子与多栅极NMOS驱动场效应晶体管502的第一源极/漏极区并且与I/O焊盘接线端子501耦合，所述多栅极PMOS驱动场效应晶体管505的第二源极/漏极区与电驱动电压VDD506耦合。多栅极PMOS驱动场效应晶体管505的栅极端子与第二预驱动电路507耦合并且由该第二预驱动电路507来驱动。
此外，设置两个多栅极ESD保护场效应晶体管并且这两个多栅极ESD保护场效应晶体管与I/O焊盘接线端子501这样耦合，使得第一多栅极ESD保护场效应晶体管508这样被连接在I/O焊盘接线端子501与地电位503之间，使得该第一多栅极ESD保护场效应晶体管508的第一源极/漏极端子与I/O焊盘接线端子501相耦合，而该第一多栅极ESD保护场效应晶体管508的第二源极/漏极端子也如该第一多栅极ESD保护场效应晶体管508的栅极端子那样与地电位503相耦合。此外，第二多栅极ESD保护场效应晶体管509的第一源极/漏极端子同样与I/O焊盘接线端子501相耦合，可是根据本发明的实施例该第二多栅极ESD保护场效应晶体管509的第二源极/漏极端子与电驱动电位VDD506相耦合。第二多栅极ESD保护场效应晶体管509的栅极端子与地电位503相耦合。
此外，根据该实施例还设置第三多栅极ESD保护场效应晶体管510(可选)，该第三多栅极ESD保护场效应晶体管510的第一源极/漏极区(也如该第三多栅极ESD保护场效应晶体管510的栅极端子那样)与地电位503相耦合并且该第三多栅极ESD保护场效应晶体管510的第二源极/漏极端子与电驱动电位VDD506相耦合。
此外，附加的各个逻辑电路(未示出)被分配给预驱动电路504、507，所述逻辑电路被设置在通用的所集成的I/O电路中。
这两个多栅极驱动场效应晶体管502、505是场效应晶体管，该场效应晶体管的鳍具有小(较小)的宽度和/或该场效应晶体管的鳍具有小(较小)的高度和/或该场效应晶体管的鳍配备有低(较低)的掺杂原子的掺杂浓度，如上面结合图1、图3和图4所说明的那样。多栅极ESD保护场效应晶体管508、509和510是场效应晶体管，所述场效应晶体管的鳍具有大/较大的宽度和/或所述场效应晶体管的鳍具有大/较大的高度和/或所述场效应晶体管的鳍配备有高/较高的掺杂原子的掺杂浓度，以致多栅极ESD保护场效应晶体管508、509和510的触发电压分别大于这两个多栅极驱动场效应晶体管502、505的触发电压。以这样的方式实现，ESD箝位设备比所述驱动设备更早导通。因此实现，在多栅极驱动场效应晶体管502、505通过ESD电流脉冲被损坏或不期望地被触发之前导通ESD保护箝位设备。
在这些附图中，较大的鳍宽度或较大的鳍高度和/或具有掺杂原子的鳍中的较高的掺杂浓度通过各个场效应晶体管符号的沟道区域的黑体来象征性地表示。
(通过多栅极ESD保护场效应晶体管510代表性表示的)第三多栅极ESD保护场效应晶体管510和一个或多个可能的附加的多栅极ESD保护场效应晶体管用于保护能量供应线路之间的器件，第三多栅极ESD保护场效应晶体管510和一个或多个可能的附加的多栅极ESD保护场效应晶体管利用其相应的源极/漏极端子被连接在电驱动电位506与地电位503之间。
图6示出布局图600以及根据本发明的其它实施例的电路装置的所属的电路图650。
在本发明的实施例中仅仅采用NMOS场效应晶体管。
在图6中示出I/O焊盘接线端子651以及六个多栅极驱动场效应晶体管652、653、654、655、656、657，这些多栅极驱动场效应晶体管相互并联并且利用其两个相应的源极/漏极端子被连接在I/O焊盘接线端子651与地接线端子658之间。多栅极驱动场效应晶体管652、653、654、655、656、657的所有栅极端子与预驱动电路659和相应的控制逻辑相耦合。
所述多栅极驱动场效应晶体管652、653、654、655、656、657具有很小的鳍宽度W鳍，N，如象征性地在布局图600中所阐明的那样。同样设置的多个多栅极ESD保护场效应晶体管660、661、662、663、664、665的源极/漏极端子借助接触孔601被电接触并且被驱动。
所述多栅极ESD保护场效应晶体管660、661、662、663、664、665同样相互并联并且与多栅极驱动场效应晶体管652、653、654、655、656、657并联，换句话说，多栅极ESD保护场效应晶体管660、661、662、663、664、665利用各自的第一源极/漏极端子与I/O焊盘接线端子651相耦合并且利用各自的第二源极/漏极端子与地接线端子658相耦合。此外，多栅极ESD保护场效应晶体管660、661、662、663、664、665的所有栅极端子同样与地接线端子658相耦合。
通过并联连接多个相应的多栅极场效应晶体管，一方面针对多个多栅极驱动场效应晶体管652、653、654、655、656、657提供必需的驱动强度或针对多栅极ESD保护电路660、661、662、663、664、665提供ESD电流放电范围中的各自必需的通电容量(Stromfuehr-kapazitaet)。
如在图6中所示，多栅极驱动场效应晶体管652、653、654、655、656、657分别具有共同的多晶硅栅极602。多栅极ESD保护场效应晶体管660、661、662、663、664、665也具有共同的多晶硅栅极603，可是所述共同的多晶硅栅极603与多栅极驱动场效应晶体管652、653、654、655、656、657的多晶硅栅极602电解耦。
如在图6中所示，多栅极ESD保护场效应晶体管660、661、662、663、664、665的鳍的宽度大于多栅极驱动场效应晶体管652、653、654、655、656、657的鳍的宽度。多栅极ESD保护场效应晶体管660、661、662、663、664、665的鳍的总宽度确定整个ESD保护承载能力。多栅极ESD保护场效应晶体管660、661、662、663、664、665的鳍的总宽度被计算，其方式是所有多栅极ESD保护场效应晶体管660、661、662、663、664、665的鳍的宽度相加。如上面所说明的那样，多栅极ESD保护场效应晶体管660、661、662、663、664、665具有共同的多晶硅栅极线603，借助所述多晶硅栅极线603，这些多栅极ESD保护场效应晶体管与地电位相658耦合。
可以在场效应晶体管的布局中十分简单地调整并且改变鳍的不同宽度。这些单个场效应晶体管可以具有共同的源极触点和/或漏极触点，或者这些单个场效应晶体管可以相互通过不同的金属化层和被布置在该金属化层中的金属印制导线来耦合。
鳍状分段以及因此设置多栅极驱动场效应晶体管和多栅极ESD保护场效应晶体管提供了ESD保护范围中的附加优点。
在高质量的ESD保护的范围中，均匀的导电能力在出现ESD条件期间是期望的，以便得到可标度的性能特征。为此，以体工艺在漏极区和/或在源极区中规定添加镇流电阻，以便达到均匀的电流。可是，局部的电流提高可能导致不可控制的热特性、差的ESD性能特征和部件可能故障。镇流电阻的添加通常通过硅化物阻断(Silizid-Blockierung)来实现，所述硅化物阻断提高了源极/漏极区的层电阻。所述硅化物阻断不仅可被用于保护设备而且可使用要保护的驱动设备，以便提高内在的ESD硬度(ESD可靠性)。
可是，串联电阻的很强的提高由于在ESD负载期间由此减小的驱动电流和/或提高的电压降是不利的。
在可替换的改进方案中规定了其它的镇流技术，所述镇流技术与针对体CMOS工艺在[9]中所说明的那样类似地构造，其中根据该技术将由多晶硅元件制成的窄条分别与漏极区或源极区耦合。
利用上面所说明的分段和针对驱动器或ESD保护设备设置多数或者多个相应的场效应晶体管的方法内在地实现用于实现多栅极ESD保护场效应晶体管中的均匀电流线的镇流，这说明了本发明的这个方面的附加的优点。
在这种情况下，还不是一次必需针对硅化物阻断的附加的工艺步骤。因此，在本发明的实施形式中可以有利的是，限制鳍的宽度并且设置多个相应的多栅极ESD保护场效应晶体管，以便优化镇流效应。
在本发明的可替换的改进方案中设置既在驱动场效应晶体管中又在多栅极ESD保护场效应晶体管中只具有PMOS场效应晶体管的电路装置并且具有与结合图6所示类似的结构。
针对以下情况，即(例如在将多栅极驱动场效应晶体管构造为PMOS场效应晶体管和将多栅极ESD保护场效应晶体管构造为NMOS场效应晶体管时，或相反在将多栅极驱动场效应晶体管构造为NMOS场效应晶体管并且相应地将多栅极ESD保护场效应晶体管构造为PMOS场效应晶体管时)与多栅极ESD保护场效应晶体管相比，多栅极驱动场效应晶体管在其沟道导电能力方面被不同地构造，应针对源极区或漏极区分别设置自己的接触区。
本发明的这个方面的其他的优点在于，驱动设备这样被布置，使得每个布局区的薄鳍的最大数量导致该工艺的很高的驱动电流区域效率(Gebieteffizienz)。与此相反，ESD导电能力通过ESD设备段的高的载流能力来限制ESD性能特征。因此，具有较宽的鳍的多栅极ESD保护场效应晶体管也要求满足这些要求。这些单个段之间(也就是多栅极场效应晶体管的鳍之间以及因此这些段之间)的窄的空隙的面积需求可以被忽略并且几乎不损害整个ESD面积效率。
图7A和图7B示出根据本发明的附加实施例的电路装置的两种布局图700和750。
根据图7A和图7B的电路装置700、750示出，各最外面的(可替换地多个较外面的)多栅极场效应晶体管的鳍、也就是较外面的多栅极驱动场效应晶体管652和657的鳍构造得比内部的多栅极场效应晶体管653、654、655、656的鳍厚。
以这样的方式可能的是，补偿可能出现的工艺非线性，所述工艺非线性在光学刻蚀方法期间、在腐蚀期间或者在其它工艺步骤期间可能出现，以致实现各个结构的统一宽度或可以调节完全耗尽或者部分耗尽的所定义的状态。利用最外面的鳍的厚度可以补偿工艺非线性。
电路装置700示出驱动多栅极场效应晶体管，所述驱动多栅极场效应晶体管被构造为完全耗尽型场效应晶体管(也就是具有薄鳍)，以及同时示出与驱动多栅极场效应晶体管并联的多栅极ESD保护场效应晶体管，这些多栅极ESD保护场效应晶体管被构造为部分耗尽型场效应晶体管(也就是具有厚鳍)。针对ESD保护也可以厚地构造多个鳍，并且这不必必需是较外面的鳍。根据实施形式指明共同集成场效应晶体管和可选不中断的栅极线，所述栅极线将所有场效应晶体管相互电连接。
所述电路装置750示出驱动多栅极场效应晶体管，所述驱动多栅极场效应晶体管被构造为部分耗尽型场效应晶体管(也就是具有厚鳍)，以及同时示出与驱动多栅极场效应晶体管并联的多栅极ESD保护场效应晶体管，所述多栅极ESD保护场效应晶体管同样被构造为部分耗尽型场效应晶体管(也就是具有厚鳍，可是其中多栅极ESD保护场效应晶体管的鳍被构造得比驱动多栅极场效应晶体管的鳍还要厚)。针对ESD保护也可以厚地构造多个鳍，并且这不必必需是较外面的鳍。根据该实施形式同样指明共同集成场效应晶体管以及可选不中断的栅极线，所述栅极线将所有场效应晶体管相互电连接。
根据该实施形式，也可以为部分耗尽型驱动器提供(所集成的)ESD保护，其中所述ESD电压根据鳍厚度还继续被减小。
通常适用的是，如果所有鳍相同厚地示出，则较外面的鳍通过处理变得更厚。如果鳍太厚，则这些鳍应该相应更薄地布局或相反，如果这些鳍太薄(这也可能在处理中发生)，则这些鳍相应更厚地来布局。
较厚或者较薄的鳍是否更好取决于掺杂，以便调节Vth，也就是较外面的鳍和内部鳍独立地被最优化(借助离子注入掩模)。
本发明的其它方面在图8A、图8B和图8C中被示出。
不同的变型被示出，其中将具有宽鳍的设备的低的ESD触发电压用作ESD触发元件，以便保护具有窄鳍的大阵列(Array)设备，其方式是均匀地实现ESD导电能力。具有多个鳍的多栅极功能场效应晶体管的这种较大的阵列可例如被设置在较大的输出驱动设备中或在较大的输出驱动装置中是必要的，以致有利的是设置用于进行ESD(自)保护的这种设备。
应注意，各个多栅极ESD保护场效应晶体管应该足够大地确定尺寸，以便不用损害自己地导出整个出现的ESD电流。
根据图8A中所示出的第一实施形式，电路装置800具有多个多栅极驱动场效应晶体管801，这些多栅极驱动场效应晶体管801均相互并联并且这些多栅极驱动场效应晶体管801的第一源极/漏极区与I/O焊盘接线端子802相耦合并且这些多栅极驱动场效应晶体管801的第二源极/漏极区与地接线端子803相耦合。多栅极驱动场效应晶体管801的栅极端子相互耦合以及与预驱动器804相耦合。此外，欧姆电阻805的第一接线端子被连接在多栅极驱动场效应晶体管801的栅极上，该欧姆电阻805的第二接线端子与地接线端子803相耦合。此外，多栅极ESD触发场效应晶体管806的第一源极/漏极端子被耦合在多栅极驱动场效应晶体管801的栅极端子上，多栅极ESD触发场效应晶体管806的栅极端子同样被耦合在多栅极驱动场效应晶体管801的栅极端子上。多栅极ESD保护场效应晶体管806的第二源极/漏极区与I/O焊盘802以及与多栅极驱动场效应晶体管801的第一源极/漏极区相耦合。
预驱动电路804被连接在地电位803与电驱动电位VDD807之间。
在根据本发明的实施形式的电路装置800中，只有在出现ESD事件时，部分耗尽型多栅极ESD触发场效应晶体管806才开始变成导通。出现预驱动器804(和通过可选地设置的高阻抗欧姆电阻805)的输出节点之间的电压降并且将偏置信号电平输送给多栅极驱动场效应晶体管801的栅极端子。因此，多栅极驱动场效应晶体管801打开并且在朝向地电位的方向短接ESD电流。欧姆电阻805通常选择高阻抗值(也就是大于例如10kΩ)，以致该欧姆电阻805在正常工作期间对于预驱动电路804的输出不表示基本的负载。
根据本发明的其它实施形式的电路装置810在图8B中被示出，其中根据本发明的实施例附加地设置并且示出，衬底接线端子811与多个多栅极驱动场效应晶体管801的栅极端子相耦合，同样如与预驱动电路804的输出相耦合那样。多栅极ESD触发场效应晶体管806的栅极端子与其第一源极/漏极端子相耦合以及与可选地设置的欧姆电阻805的第一接线端子相耦合，该可选地设置的欧姆电阻805的第二接线端子与地电位803相耦合。可是在这种情况下，多栅极ESD触发场效应晶体管806的栅极端子和第一源极/漏极端子均不与多栅极驱动场效应晶体管801的输出或者与预驱动电路804的输出相耦合。
衬底接线端子(也被称为体接触)根据本发明的实施形式被使用，以便在出现的ESD事件期间接受提高的体电位并且为了在那里继续处理而将该电位转递给多栅极驱动场效应晶体管801的栅极。如上所述，又将高阻抗电阻805布置在第一源极/漏极端子(源极端子)与多栅极ESD触发场效应晶体管806的栅极端子之间，以便在ESD事件期间限制触发元件中的电流。此外，从预驱动电路806的输出经过多栅极ESD触发场效应晶体管806的体接触被导向接地的源极触点的每个前向二极管电流借助欧姆电阻805来限制。这些实施形式的优点是通过触发元件(也就是多栅极ESD保护场效应晶体管806)将栅极偏压值限制为大约0.7V。所述电压可靠地位于驱动器的阈值电压之上，但是还是足够高，以便在ESD事件期间启动多栅极驱动场效应晶体管801中的触发器。在这方面指明，如在[10]中所说明的那样，强的栅极偏压在不期望的方向上偏移ESD箝位电压。
图8C示出根据本发明的还一个其它的实施形式的电路装置820。
在所述电路装置中，设置附加的触发缓冲电路821，所述附加的触发缓冲电路821一方面被连接在多栅极驱动场效应晶体管801的栅极与预驱动电路804的输出之间而另一方面被连接在第一源极/漏极端子和多栅极ESD保护场效应晶体管806的栅极端子之间。
此外，本发明的改进方案与在图8A中所示出的电路800相对应。
通过电路装置820实现，触发偏压信号通过(非逆转的)触发缓冲电路821被增强。由此，所述预驱动输出在正常工作期间没有加载有欧姆电阻805。所述ESD触发缓冲电路821由ESD电压来供给，所述ESD电压施加在I/O焊盘接线端子802上，在存在ESD条件期间，所述I/O焊盘接线端子802因此明显地被偏压。
在所有情况下，ESD触发元件这样来设立，使得在使用上面所说明的方法的情况下来实现，在多栅极ESD保护场效应晶体管的相应的体区中由于在体区中所实现的电载流子的部分耗尽(PartiallyDepletion)来实现低的触发电压。所述ESD触发元件可以具有一个或多个鳍并且因此明显地具有一个或多个多栅极ESD保护场效应晶体管，以便提供必需数量的触发电流。
图9以电流/电压曲线图900示出实验结果，其中沿着第一轴901标上电压(V)而沿着第二轴902标上归一化的电流(I)。针对部分耗尽型(PD)平面场效应晶体管和完全耗尽型多栅极场效应晶体管(在100ns持续时间的脉冲中)列出脉动的IV特征曲线。这两个设备具有250nm的多晶硅栅极长度，以便可比较地保持结果。在这两种情况下，设备的栅极接地。电流在实际的鳍宽度方面被归一化。如从电压电流曲线图900中可看到的那样，部分耗尽型设备(也就是ESD保护设备)在如上面所解释的ESD条件下具有实质更低的触发电压(在那被称作Vt1，PD)。
在该文献中引用以下公开文献[1]US 6720619；[2]US 2004/0188705；[3]US 6433609；[4]US 5773864；[5]US 6242763；[6]US 6642088；[7]US 5465189；[8]US 6750515；[9]US 6587320；[10]M.G.Khazhinsky et al.，Engineering single n-MOS and p-MOSoutput buffers for maximum failure voltage in advancedCMOS technology，EOS/ESD Symposium，2004[11]WO 2004/051749 A1[12]P.Raha et al.″EOS/ESD Reliability of PartiallyDepleted SOI Technology″.InIEEE Transactions onElectron Devices，Vol.46，No.2，February 1999，Seiten429bis 431. EP 0 939 439 A1
参考符号列表100 电子电路101 功能电路102 多栅极功能场效应晶体管103 多栅极ESD保护电路104 多栅极ESD保护场效应晶体管105 硅衬底106 二氧化硅层107 鳍式多栅极功能场效应晶体管108 鳍式多栅极ESD保护电路109 多栅极功能场效应晶体管的二氧化硅层110 多栅极ESD保护电路的二氧化硅层111 多栅极功能场效应晶体管的栅极112 多栅极ESD保护电路的栅极113 非耗尽体114 耗尽区200 曲线图201 第一轴202 第二轴203 完全耗尽区204 分离线205 部分耗尽区300 电子电路301 驱动电路302 多栅极驱动场效应晶体管303 ESD保护电路304 多栅极ESD保护场效应晶体管400 电子电路401 驱动电路
402 多栅极驱动场效应晶体管403 ESD保护电路404 多栅极ESD保护场效应晶体管500 电子电路装置501 I/O焊盘接线端子502 第一多栅极驱动场效应晶体管503 地电位504 第一预驱动电路505 第二多栅极场效应晶体管506 电驱动电位507 第二预驱动电路508 第一多栅极ESD保护场效应晶体管509 第二多栅极ESD保护场效应晶体管510 第二多栅极ESD保护场效应晶体管600 电路装置601 接触孔602 第一多晶硅栅极线603 第二多晶硅栅极线650 电路图651 I/O焊盘接线端子652 多栅极驱动场效应晶体管653 多栅极驱动场效应晶体管654 多栅极驱动场效应晶体管655 多栅极驱动场效应晶体管656 多栅极驱动场效应晶体管657 多栅极驱动场效应晶体管658 地接线端子659 预驱动电路660 多栅极ESD保护场效应晶体管661 多栅极ESD保护场效应晶体管
662 多栅极ESD保护场效应晶体管663 多栅极ESD保护场效应晶体管664 多栅极ESD保护场效应晶体管665 多栅极ESD保护场效应晶体管700 布局图800 电路装置801 多栅极驱动场效应晶体管802 I/O焊盘接线端子803 地接线端子804 预驱动电路805 欧姆电阻806 多栅极ESD保护场效应晶体管807 驱动电位接线端子810 电路装置811 体接触多栅极ESD保护场效应晶体管820 电路装置821 触发缓冲电路900 电流/电压图901 第一轴902 第二轴。
权利要求
1.电子电路，●具有至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，●具有至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，●其中，所述多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中所述多栅极保护场效应晶体管的触发电压小于所述多栅极功能场效应晶体管的触发电压。
2.根据权利要求1所述的电子电路，其中，所述多栅极功能场效应晶体管被构造为部分耗尽电载流子的晶体管。
3.根据权利要求1所述的电子电路，其中，所述多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管。
4.根据权利要求1或2之一所述的电子电路，●其中，所述多栅极功能场效应晶体管被构造为鳍式场效应晶体管，如/或●其中，所述多栅极保护场效应晶体管被构造为鳍式场效应晶体管。
5.根据权利要求1或2之一所述的电子电路，●其中，所述多栅极保护场效应晶体管不同于所述多栅极功能场效应晶体管在空间上被确定尺寸，和/或●其中，所述多栅极保护场效应晶体管不同于所述多栅极功能场效应晶体管利用掺杂原子来掺杂。
6.根据权利要求1或2之一所述的电子电路，其中，所述多栅极保护场效应晶体管和所述多栅极功能场效应晶体管被构造为绝缘体上硅晶体管。
7.根据权利要求1或2之一所述的电子电路，其中所述多栅极功能场效应晶体管被构造为驱动晶体管。
8.根据权利要求1或2之一所述的电子电路，●其中，所述功能电路具有多个多栅极功能场效应晶体管，和/或●其中，所述ESD保护电路具有多个多栅极保护场效应晶体管。
9.根据权利要求1或2之一所述的电子电路，●其中，所述多个多栅极功能场效应晶体管相互并行耦合，和/或●其中，所述多个多栅极保护场效应晶体管相互并行耦合。
10.根据权利要求1或2之一所述的电子电路，●其中，所述功能电路具有多个相互并行耦合的多栅极功能场效应晶体管，●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极功能场效应晶体管具有不同的鳍宽度。
11.根据权利要求10所述的电子电路，其中，所述多个多栅极功能场效应晶体管中的至少一个较外面的多栅极功能场效应晶体管具有比内部的多栅极功能场效应晶体管大的鳍宽度。
12.根据权利要求1或2之一所述的电子电路，●其中，所述ESD保护电路具有多个相互并行耦合的多栅极保护场效应晶体管，以及●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极保护场效应晶体管具有不同的鳍宽度。
13.根据权利要求12所述的电子电路，其中，所述多个多栅极保护场效应晶体管中的至少一个较外面的多栅极保护场效应晶体管具有比内部的多栅极保护场效应晶体管大的鳍宽度。
14.根据权利要求1或2之一所述的电子电路，其中，所述多栅极功能场效应晶体管和所述多栅极保护场效应晶体管相互并行地电耦合。
15.电子电路装置，●具有焊点端子，●具有与该焊点端子电耦合的电子电路，所述电子电路具有a)至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，b)至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，c)其中，该多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中，该多栅极保护场效应晶体管的触发电压小于该多栅极功能场效应晶体管的触发电压。
16.根据权利要求15所述的电子电路装置，●其中，所述多栅极功能场效应晶体管的第一源极/漏极端子与所述多栅极保护场效应晶体管的第一源极/漏极端子以及与所述焊点端子相耦合，●其中，所述多栅极功能场效应晶体管的第二源极/漏极端子与所述多栅极保护场效应晶体管的第二源极/漏极端子以及与预定的参考电位相耦合。
17.根据权利要求15或16所述的电子电路装置，其中，所述多栅极功能场效应晶体管被构造为部分耗尽电载流子的晶体管。
18.根据权利要求15或16所述的电子电路装置，其中，所述多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管。
19.根据权利要求15或16之一所述的电子电路装置，具有预驱动电路，所述预驱动电路与所述多栅极功能场效应晶体管相耦合。
20.根据权利要求15或16之一所述的电子电路装置，●其中，所述功能电路具有多个多栅极功能场效应晶体管，和/或●其中，所述ESD保护电路具有多个多栅极保护场效应晶体管。
21.根据权利要求15或16之一所述的电子电路装置，●其中，所述多个多栅极功能场效应晶体管相互并行耦合，和/或●其中，所述多个多栅极保护场效应晶体管相互并行耦合。
22.根据权利要求15或16之一所述的电子电路装置，●其中，所述功能电路具有多个相互并行耦合的多栅极功能场效应晶体管，●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极功能场效应晶体管具有不同的鳍宽度。
23.根据权利要求22所述的电子电路装置，其中，所述多个多栅极功能场效应晶体管中的至少一个较外面的多栅极功能场效应晶体管具有比内部的多栅极功能场效应晶体管大的鳍宽度。
24.根据权利要求15或16之一所述的电子电路装置，●其中，所述ESD保护电路具有多个相互并行耦合的多栅极保护场效应晶体管，以及●其中，所述多个多栅极功能场效应晶体管中的至少两个多栅极保护场效应晶体管具有不同的鳍宽度。
25.根据权利要求24所述的电子电路装置，其中，所述多个多栅极保护场效应晶体管中的至少一个较外面的多栅极保护场效应晶体管具有比内部的多栅极保护场效应晶体管大的鳍宽度。
26.根据权利要求15或16之一所述的电子电路装置，其中，所述多栅极功能场效应晶体管被构造为ESD自保护的多栅极功能场效应晶体管。
27.根据权利要求26所述的电子电路装置，其中，部分耗尽电载流子的晶体管被设置为ESD保护场效应晶体管，以驱动所述ESD自保护的多栅极功能场效应晶体管。
28.用于制造电子电路的方法，●其中，构成至少一个功能电路，所述功能电路具有至少一个带有至少两个栅极的多栅极功能场效应晶体管，●其中，构成至少一个ESD保护电路，所述ESD保护电路具有至少一个带有至少两个栅极的多栅极保护场效应晶体管，以及●其中，该多栅极保护场效应晶体管被构造为部分耗尽电载流子的晶体管，其中该多栅极保护场效应晶体管的触发电压小于该多栅极功能场效应晶体管的触发电压。
29.根据权利要求28所述的方法，其中，所述多栅极功能场效应晶体管被构造为部分耗尽电载流子的晶体管。
30.根据权利要求28所述的方法，其中，所述多栅极功能场效应晶体管被构造为完全耗尽电载流子的晶体管。
31.根据权利要求28所述的方法，●其中，所述多栅极功能场效应晶体管被构造为多栅极功能鳍式场效应晶体管，和/或●其中，所述多栅极保护场效应晶体管被构造为多栅极保护鳍式场效应晶体管。
32.根据权利要求28或31之一所述的方法，其中，所述多栅极功能场效应晶体管和所述多栅极保护场效应晶体管利用相同的工艺技术来制造。
33.根据权利要求32所述的方法，其中，所述多栅极功能场效应晶体管和所述多栅极保护场效应晶体管利用同样的工艺步骤来制造。
34.根据权利要求33所述的方法，其中，所述多栅极功能场效应晶体管不同于所述多栅极保护场效应晶体管以在空间上被确定尺寸的方式来构造和/或不同于所述多栅极保护场效应晶体管利用掺杂原子来掺杂。
全文摘要
电子电路具有带有至少一个多栅极功能场效应晶体管的功能电路和带有至少一个多栅极ESD保护场效应晶体管的ESD保护电路。多栅极功能场效应晶体管被构造为完全耗尽型场效应晶体管，而多栅极ESD保护场效应晶体管被构造为部分耗尽型场效应晶体管。
文档编号H01L21/82GK1866521SQ20061008188
公开日2006年11月22日 申请日期2006年5月17日 优先权日2005年5月18日
发明者C·鲁斯, T·舒尔茨, N·乔哈里 申请人:英飞凌科技股份公司