专利名称：：一种内存芯片级封装导线架的制作方法
技术领域：
：本发明涉及芯片级封装的导线架，尤其指一种内存芯片的芯片级封装导线架。
背景技术：
：由于各种电子产品日趋复杂与轻薄短小，为了配合这种趋势，芯片的封装也开始广泛采用所谓的芯片尺寸封装或芯片级封装(chipscalepackage,CSP)。才艮才居EIA(ElectronicIndustriesAssociation)的IPC(InterconnectingandPackagingelectronicCircuit)定义，芯片级封装是指封装后封胶体的面积小于1.2倍的芯片尺寸，并可直接利用表面祐着技术加工的封装(directsurfacemountable)。芯片级封装有多种形式，其中所谓导线架型(leadframe-based)芯片级封装，是以导线架为芯片的支撑，非常适合高频(在400MHz以上)、低脚数(100以下)的应用，像是手机的通讯芯片、数字信号处理芯片、以及内存芯非常类似或相同，所以在良率与成本上也有优势。随着中央处理器的运算速度越来越高，相对的内存芯片的处理速度也跟着要求越来越高。在这种趋势之下，用于内存芯片级封装的导线架却多还保持传统的形式，因而有以下的一些缺点。首先，传统的内存芯片级封装导线架对于提供内存芯片电力的Vdd引脚与提供接地的Vss引脚的处理，和其它的引脚没有什么不同。通常Vdd引脚、Vss引脚、以及其它引脚的外部引脚是一起安排在导线架相对的两侧，而且所有这些引脚的间距(gap)都是相同的。这使得封装过程中稍有不慎,就可能造成VDD引脚或Vss引脚与其它引脚的短路，使得封装制程的良率下降。此外，内存芯片的处理速度越高，所需要的功率也通常越大。但是在传统的内存芯片级封装导线架里，VDD引脚与Vss引脚的内部引脚的线径(pitch)以及衔接外部电路的外部引脚的面积也和其它31脚一样，这意味着传统的内存芯片级封装导线架所能承受、提供的功率受到一定的限制。因此,要推动内存芯片以更高速运转，导线架的Vdd引脚与Vss引脚必须有不同的设计。
发明内容鉴于上述问题，本发明提出一种内存芯片级封装的导线架，以提供高速内存芯片运作所需的更大功率，更能提高内存芯片封装制程的良率。本发明所提出的导线架最主要特征是至少有一对VDD引脚与一对vss引脚的外部引脚分别位于该导线架平行相对的第一、第三侧，其它引脚的外部引脚则全部或多数分别位于该导线架平行相对的第二、第四侧。这里所称的第一、二、三、四侧是沿着导线架的边缘以顺时针方向的顺序加以编号的。通过将Vdd引脚与Vss引脚的位置、间距和其它全部或多数引脚进行区别处理，以提供更大的接触面积与间距。该Voo与该Vss引脚的外部引脚尺寸至少为0.4x1.15mm,或其面积为其它引脚的外部引脚的至少1.8倍；该VoD与该Vss引脚的外部引脚与其相邻外部引脚的间距至少为l.Omm,或为其它引脚相邻外部引脚间距的至少2倍。该对VDD引脚与该对Vss引脚的内部引脚分别连通形成与该第一、第三侧相垂直的两条线段。其它引脚的内部引脚分别位于该两条线段与该第二、第四侧之间。本发明所提出的导线架可以进一步包括一个第二VDD引脚与一个第二Vss引脚，其外部引脚分别位于该第二、第四侧，其内部引脚则分别与该两条线段连通。该第二VoD、Vss引脚的内部引脚的线径为其它引脚的至少2.5倍。与现有技术相比，本发明具有以下优点本发明提出一种内存芯片级封装的导线架,其通过将VDD引脚与Vss引脚和其它全部或多数的引脚予以分离，使导线架的Vdd引脚与Vss引脚的外部引脚可以具有更大的面积与间距，从而为高速内存芯片提供运作所需的更大功率，同时能进一步提高内存芯片封装制程的良率。图1为根据本发明一实施例的导线架用于内存芯片的芯片级封装后的内部俯^f见示意图；图2为图1的芯片级封装的外部仰视示意图。主要组件符号说明如下160引脚100内存芯片110胶带120焊垫130导线具体实施方式本发明提出一种内存芯片级封装的导线架，以提供高速内存芯片运作所需的更大功率，其更能提高内存芯片封装制程的良率。本发明对于该导线架所适用的封装制程、内存芯片采用的规格或技术、以及封装完成后的形式都不特别设限。图1为根据本发明一实施例的导线架用于内存芯片(例如512M的DDRI1内存)的芯片级封装后的内部俯视示意图。为了筒化起见，内存芯片100是以实线框表示其位置，翁连内存芯片100与导线架的胶带110则是以虛线框表示其位置，内存芯片100的焊垫(bondpad)120是通过导线130的打线(wirebonding)来与导线架的适当引脚建立电性连接。图中的导线架共包括60只引脚160,但其仅为一个具体实施例，本发明同样适用于其它引脚数的导线架。每一条引脚可以分为封装后包覆于封胶体内的内部引脚与暴露于封胶体外的外部引脚两个部分。图1所示为封胶体内部的情形，所以都是引脚160的内部引脚。外部引脚可以由图2所示的外部仰视示意图看出。本导线架和传统导线架一样，呈矩形。该矩形一组平行相对的两侧，以下分别称为第一、第三侧，另一组平行相对的两侧，以下则分别称为第二、第四側。如图1、图2所示，本发明所提出的导线架最主要特征是至少有一对vdd引脚59、32与一对Vss引脚2、29的外部引脚分别位于该导线架平行相对的第一、第三侧，其它引脚的外部引脚则全部或多数分别位于该导线架另一组平行相对的第二、第四側。如图所示，还可以有额外的Vdd引脚(例如引脚1、30)或Vss引脚(例如60、31)也分别4立于第一、第三侧。通过将VDD引脚与Vss引脚和其它全部或多数的引脚予以分离，本发明的导线架的Vdd引脚与Vss引脚的外部引脚可以具有更大的面积与间距。根振末发明，位于第一、三侧的Vdd与Vss引脚的外部引脚面积(Llxb2)是其它引脚(非Vdd与Vss引脚)外部引脚面积(Lxb)的至少1.8倍，或者其尺寸至少为0.4x1.15mm(b2^0.4mm,L1^1.15mm)。同样才艮据本发明，Vdd引脚的外部引脚与其相邻外部引脚的间距(例如Vdd引脚59和相邻的引脚60的间距e2)至少要有l.Omm,或是其它非Vdd与Vss引脚的间距e的至少2倍。同样地，Vss引脚的外部引脚与其相邻外部引脚的间距(例如Vss引脚29和相邻的引脚30的间距e2)至少为l.Omm,或是其它非Vd。与Vss引脚的间距e的至少2倍。Vdd引脚59、32的内部引脚是彼此连通且形成与第一、第三侧相垂直、而与相邻的第二侧平行的线段，另外，Vdd引脚1、30的内部引脚也是彼此连通且形成与第一、第三侧相垂直、而与相邻的第四侧平行的线段。相对地，V化引脚2、29的内部引脚是彼此连通且形成与第一、第三侧相垂直、而与相邻的第四側平行的线段，另外，Vss引脚60、31的内部引脚也是彼此连通且形成与第一、第三侧相垂直、而与相邻的第二侧平行的线段。这些线段由于弯折少，线径还可以适当的放大，所以可以承载更大的功率。此外，如图1所示，本发明的导线架可以进一步在第二、四侧提供至少一只額外的Vdd引脚(例如引脚46)或至少一只Vss引脚(例如引脚15)。这些额外的Vdd引脚与Vss引脚的内部引脚分别和其相邻的V。d线段与Vss线^殳连通，而且其内部引脚的线径至少是其它非VDD、Vss引脚的内部引脚的2.5倍，以便承载更大的功率。另外，如图2所示，这些额外的Vdd引脚与Vss引脚的外部引脚的尺寸、间距和其它非VoD、Vss引脚可以没有不同。以上公开的仅为本发明的几个具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。权利要求1、一种内存芯片级封装导线架，该导线架的边缘依顺时针方向至少包括平行相对的第一側与第三侧、平行相对的第二侧与第四侧，该导线架至少包括多条引脚，每一条该引脚分为封装后包覆于封胶体内的内部引脚与外露于封胶体外的外部引脚，其特征在于，该多条引脚中，至少一对VDD引脚的外部引脚分别位于该导线架的该第一、第三侧，该对VDD引脚的内部引脚相连通且形成与该第一、第三侧相垂直、以及与该第二侧相邻平行的第一线段；该多条引脚中，至少一对Vss引脚的外部引脚分别位于该导线架的该第一、第三侧，该对Vss引脚的内部引脚相连通且形成与该第一、第三侧相垂直、以及与该第四侧相邻平行的第二线段；该多条引脚中其它引脚的外部引脚至少分布于该第二、第四侧；以及该多条引脚中其它引脚的内部引脚分别位于该第一线段与该第二側之间、以及该第二线段与该第四侧之间。2、如权利要求1所述的内存芯片级封装导线架，其特征在于，该其它引脚中至少一条位于该对VDD引脚的外部引脚与该第二側之间的该导线架边缘上。3、如权利要求1所述的内存芯片级封装导线架，其特征在于，该其它引脚中至少一条位于该对Vss引脚的外部引脚与该第四側之间的该导线架边缘上。4、如权利要求1所述的内存芯片级封装导线架，其特征在于，该vdd引至少2倍。5、如权利要求1所述的内存芯片级封装导线架，其特征在于，该Vss引至少2倍。6、如权利要求l所述的内存芯片级封装导线架，其特征在于，拔Vdd引脚的外部引脚与其相邻外部引脚的间3巨至少为1.0mm。7、如权利要求1所述的内存芯片级封装导线架，其特征在于，该Vss引脚的外部引脚与其相邻外部引脚的间距至少为1.0mm。8、如权利要求1所述的内存芯片级封装导线架，其特征在于，该VDD引脚的外部引脚面积是该其它引脚的外部引脚面积的至少1.8倍。9、如权利要求1所述的内存芯片级封装导线架，其特征在于，该Vss引脚的外部引脚面积是该其它引脚的外部引脚面积的至少1.8倍。10、如权利要求1所述的内存芯片级封装导线架，其特征在于，该VDD引脚的外部引脚尺寸至少为0.4x1.15mm。11、如权利要求1所述的内存芯片级封装导线架，其特征在于，该Vss引脚的外部引脚尺寸至少为0.4x1.15mm。12、如权利要求1所述的内存芯片级封装导线架，其特征在于，该多条引脚中，至少有一条第二VDD引脚的外部引脚位于该导线架的该第二侧，该第二VDD引脚的内部引脚与该第一线段连通。13、如权利要求12所述的内存芯片级封装导线架，其特征在于，该第二VDD引脚的内部引脚线径是该其它引脚的内部引脚线径的至少2.5倍。14、如权利要求1所述的内存芯片级封装导线架，其特征在于，该多条引脚中，至少有一条第二Vss引脚的外部引脚位于该导线架的该第四侧，该第二Vss引脚的内部引脚与该第二线段连通。15、如权利要求14所述的内存芯片级封装导线架，其特征在于，该第二Vss引脚的内部引脚线径是该其它引脚的内部引脚线径的至少2.5倍。全文摘要本发明提出一种内存芯片级封装导线架。该导线架的多条引脚中，至少有一对V<sub>DD</sub>引脚与一对V<sub>SS</sub>引脚的外部引脚分别位于该导线架平行相对的第一、第三侧，该对V<sub>DD</sub>引脚与该对V<sub>SS</sub>引脚的内部引脚分别连通形成与该第一、第三侧相垂直的两条线段。其它引脚的外部引脚则全部或多数分别位于该导线架平行相对的第二、第四侧，该其它引脚的内部引脚分别位于该两条线段与该第二、第四侧之间。该V<sub>DD</sub>与该V<sub>SS</sub>引脚外部引脚的面积是其它引脚外部引脚的至少1.8倍；该V<sub>DD</sub>与该V<sub>SS</sub>引脚的外部引脚与其相邻外部引脚的间距是其它引脚相邻外部引脚间距的至少2倍。文档编号H01L23/495GK101123237SQ200610104368公开日2008年2月13日申请日期2006年8月10日优先权日2006年8月10日发明者何思学,张弘立,黄启芳申请人:泰特科技股份有限公司