专利名称：制造沟槽晶体管的方法及相应的沟槽晶体管的制作方法
技术领域：
本发明涉及一种制造沟槽晶体管的方法及相应的沟槽晶体管。
背景技术：
尽管原则上可应用于任何集成电路，但本发明和基于本发明的问题将采用硅技术中集成的存储器电路来解释。
US2005/0042833 A1公开了用于制造包括沟槽晶体管的集成电路器件的方法。已知的方法具有以下的步骤通过在集成电路衬底上形成沟槽器件隔离区限定有源区；在集成电路衬底上形成未覆盖有源区的沟道子区和在沟道子区旁边的沟槽器件隔离区的掩膜图形；蚀刻未被掩膜图形覆盖的沟槽器件隔离区以便使用第一掩膜图形作为蚀刻掩膜形成具有第一深度的凹部；蚀刻沟道子区以便形成具有第二深度的栅沟槽，其深度比第一沟槽的深，使用掩膜图形作为蚀刻掩膜，以及形成填充栅沟槽的凹陷栅极。
由垂直栅和高掺杂的源/漏区之间的重叠引起了这类沟槽晶体管的问题。所述的重叠产生了高电场，其在晶体管的关断状态中引起漏电流。此外，深度或凹陷浮动对导通状态的电流有很大的影响，因为如果源/漏掺杂区不延伸到栅极的下面，会使晶体管的连接不良。
发明内容
本发明的目的在于提供用于沟槽晶体管的改进的制造方法和具有优良的可量测性以及加强制造方法的相应的晶体管。
根据本发明，根据权利要求1的制造方法和根据权利要求10的相应的沟槽晶体管的方式实现该目的。
本发明优选使用自对准注入来提供受公差影响的沟槽几何图形的源/漏掺杂区。
根据权利要求1的制造方法和根据权利要求8的相应沟槽晶体管的优点的发展和改进可以在从属权利要求中找到。
根据一个优选实施例，通过注入步骤形成第二源区和漏区，回蚀刻的第一导电填充物作为掩膜。这提供了自对准布置。
根据另外的优选实施例，形成掺杂的绝缘间隔且通过扩散步骤形成第二源区和漏区，杂质自掺杂的绝缘间隔向外扩散到半导体衬底。这同样提供自对准的布置。
根据另外的优选实施例，在沟槽中提供第一导电填充物之前，实施注入步骤，第一导电类型的杂质的注入导致形成位于沟槽底部之下的且在半导体衬底中具有局部增加掺杂的掺杂区。这使得可以阻止不希望的击穿。
根据另外的优选实施例，在沟槽中提供第一导电填充物之后，实施注入步骤，使用掩膜的第一导电类型的杂质注入导致形成位于沟槽旁边的且在半导体衬底中具有局部增加掺杂的掺杂区。这同样使得可以阻止不希望的击穿。
根据另外的优选实施例，在形成绝缘间隔之后，实施注入步骤，使用绝缘间隔作为掩膜的将第一导电类型的杂质注入到第一源区和漏区中导致在第一源区和漏区中形成邻接绝缘间隔的反掺杂区。这使得可以在这些位置上阻止不希望的场强冲击。
根据另外的优选实施例，沟槽晶体管的形成区由填充有绝缘材料的隔离沟槽环绕。
本发明的优选实施例在附图中说明且在以下的描述中解释。
在图中图1显示本发明第一实施例的沟槽晶体管的几何布置的示意性平面图；图1A，B-6A，B和7A，B显示作为本发明第一实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的示意性横截面图；图6C显示本发明的第一实施例的修改；图8A，B显示作为本发明第二实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图；图9A，B显示作为本发明第三实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图；图10A，B显示作为本发明第四实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图；以及图11A，B显示作为本发明第五实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图；在图中，同样的附图标记表示同样的或功能上等效的部件。
具体实施例方式
图1显示本发明第一实施例的沟槽晶体管的几何布置的示意性平面图，以及图1A，B显示了自图1分别沿线A-A′和B-B′的两个不同的示意性横截面图。
在图1中，附图标记1表示用于沟槽晶体管的在其表面上带有氮化物的牺牲层3和在形成区RT旁边带有隔离沟槽IT′的半导体衬底，隔离沟槽IT用SiO2填充作为绝缘材料延伸到衬底1的上表面。具体地，可通过CMP工艺获得这种布置(CMP＝化学机械抛光)。进一步参考图1A，B，例如通过注入步骤的方式在半导体衬底1的表面内形成源/漏区4。
接着在掩膜层3中形成掩膜层的开口3a，其在方向B-B′上延伸且在形成区RT的中心区内未覆盖衬底1。开口3a限定在随后的步骤中在衬底1内将被蚀刻的沟槽5的位置。
图1A，B-7A，B显示本发明自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管的第一实施例的分别沿线A-A′和B-B′的两个不同的示意性横截面图，自图1A，B开始。
在随后的工艺步骤中，在图2A，B中说明通过干蚀刻工艺的方式形成沟槽晶体管的沟槽5。附图标记U表示沟槽5的底部。干蚀刻工艺是相对于在该步骤中用作硬掩膜的掩膜层3用高的选择比蚀刻硅的选择性蚀刻工艺。
在随后的工艺步骤中，在图3A，B中说明进行湿蚀刻以在B-B′方向沟槽5的旁边去除隔离沟槽IT′的氧化硅的部分，从图3B能清楚看出。该湿蚀刻步骤蚀刻氧化硅，相对于硅衬底1的硅具有高选择比。在该湿蚀刻步骤中，沟槽5在B-B′方向形成，沿着B-B′方向形成下凹区5a，其位于沟槽5的底部U之下且位于沟槽5的旁边。因为栅能延伸到底部U的边缘之下，通过三栅(trigate)设置所提供的所述下凹区5a改善了在沟道区之上的栅的控制。
此后，如图4A，B中所示，在衬底1的沟槽5中形成由二氧化硅制成的栅电介质20。在沉积步骤和随后的CMP工艺步骤中，对沟槽5和附近的隔离沟槽IT′中的下凹区5a优选精确地填充由导电多晶硅填充物制成的栅电极30′，掩膜层3用作抛光停止层。由多晶硅制成的栅电极30′延伸到掩膜层3的表面。
如图5A，B中所述，接着使用掩膜层3作为掩膜通过回蚀刻将沟槽5内的栅电极30′回蚀刻到低于源/漏区4的深度位置。
参考图6A，B，去除掩膜层3。随后的工艺步骤包括在半导体衬底1中在回蚀刻栅电极30′之上的沟槽的壁处提供轻微掺杂源/漏区4′(LDD)。该注入I同样是自对准的以及提供了栅电极30′之下的沟道区和源/漏区4，4′的良好连接。在半导体衬底1中的轻微掺杂源/漏区4′(LDD)，从沟槽壁进行，具有比源/漏区4更小的横向范围d。这样能够实现良好地传导在栅附近流动的电流，控制电势减小路径和良好的阻塞特性。
在随后的工艺步骤中，如图7A，B中所示在回蚀刻的栅电极30′之上的沟槽壁处形成由氧化硅制成的绝缘间隔25。随后通过沉积和回抛光导电多晶硅层30″以形成栅电极的上部区。
这样完成根据第一实施例的沟槽晶体管。在进一步的工艺步骤中(未示出)，源/漏区4和栅电极30′，30″连接到另外的电路组件(这里未示出)。
图6C显示本发明第一实施例的修改。在该修改中，在半导体衬底1中的轻微掺杂源/漏区4′a，4′b(LDD)是不对称的。轻微掺杂源/漏区4′a(LDD)比源/漏区4′b具有更小的横向范围。这可以通过具有不同穿透深度的两个注入Ia，Ib实现。显然也可以提供掺杂类型和/或原子的不对称。
图8A，B是作为本发明第二实施例的自图1的沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′得到的两个不同的示意性横截面图。
在根据图8A，B的第二实施例中，源/漏区4′的掺杂没有通过倾斜的注入方式实施，而是通过提供掺杂的氧化硅间隔25′和随后的自掺杂的氧化硅间隔25′的外扩散来实施。
图9A，B是作为本发明第三实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′得到的两个不同的示意性横截面图；在根据图9A，B的第三实施例中，在形成栅电介质20之前或之后且在沟槽5中形成栅电极之前，实施用于在沟槽5的底部U之下形成作为抗穿通区的掺杂区50的注入I′，可以抑制深的局部的穿通路径。该注入建立了独立于沟槽5深度的沟道掺杂，当然，也可以倾斜地进行以获得在DRAM半导体储存器电路中使用的情况下相对于节点侧更大的距离。
图10A，B是作为本发明第四实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图。
在图10A，B的本发明的第四实施例中，进行非常轻微的倾斜注入I″以形成表面的弱反掺杂的源/漏区4″，即为了调制这里产生的高电场，建立源/漏区4的横向掺杂梯度。在形成内部绝缘间隔25之后使用后者作为掩膜方便地实施该注入I″。该实施例可以与第一或第二实施例之一结合。
图11A，B是作为本发明第五实施例的自图1的用于沟槽晶体管的制造方法和相应沟槽晶体管分别沿线A-A′和B-B′的两个不同的示意性横截面图。
在图11A，B示出的第五实施例中，在沟槽5填充由多晶硅制成的栅电极的上部分30″之后，施加光刻胶掩膜75，此后实施注入I以在半导体衬底1中制造不对称的局部掺杂区50′，但其功能作为抗穿通区。
尽管本发明已经用优选实施例说明，其不限制于此，而是可以不同方式修改，其对于本领域的技术人员是显而易见的。
特别地，材料的选择仅是例子可以不同。
在此示出的实施例中，沟槽晶体管的两侧相对于源/漏区4′都掺杂到同样程度。然而，这不是必须的；而是，在使用存储器电路的情况中，两侧可以掺杂不同的掺杂水平，以使位线侧和节点侧具有不同程度的掺杂。
显然，本发明可以应用到堆叠和沟槽的DRAM半导体存储器电路。
权利要求
1.一种制造沟槽晶体管的方法，包括以下步骤提供第一导电类型的半导体衬底(1)；在半导体衬底(1)中形成沟槽(5)；在衬底(1)上的沟槽(5)中形成栅电介质(20)；在沟槽(5)中提供第一导电填充物(30’)作为在栅电介质(20)上的栅电极(30)；通过引入第二导电类型的杂质到衬底(1)表面沿沟槽(5)侧形成第一源区和漏区(4)；向下回蚀刻沟槽(5)中的第一导电填充物(30’)到低于第一源区和漏区(4)的深度；通过引入第二导电类型的杂质到衬底(1)表面沟槽(5)中形成第二源区和漏区(4’)，第二源区和漏区(4’)邻接第一源区和漏区(4)且延伸到至少回蚀刻的第一导电填充物(30’)的深度；在沟槽(5)中的回蚀刻的第一导电填充物(30’)之上形成绝缘间隔(25；25’)；以及在沟槽(5)中提供第二导电填充物(30”)作为栅电极的上部分，其与回蚀刻的第一导电填充物(30’)电接触且通过绝缘间隔(25；25’)与第一和第二源区和漏区(4，4’)电绝缘。
2.根据权利要求1的制造方法，其特征在于回蚀刻的第一导电填充物(30’)作为掩膜，通过注入步骤形成第二源区和漏区(4’)。
3.根据权利要求1的制造方法，其特征在于形成掺杂的绝缘间隔(25’)以及通过扩散步骤形成第二源区和漏区(4’)，掺杂剂自掺杂的绝缘间隔(25’)向外扩散进入半导体衬底(1)。
4.根据前述权利要求之一的制造方法，其特征在于在沟槽(5)中提供第一导电填充物(30’)之前实施注入步骤，第一导电类型的杂质注入导致形成位于沟槽(5)的底部之下且在半导体衬底(1)中具有局部增加的掺杂的掺杂区(50)。
5.根据前述权利要求之一的制造方法，其特征在于在沟槽(5)中提供第一导电填充物(30’)之后实施注入步骤，使用掩膜(75)的第一导电类型的杂质注入导致形成沿沟槽(5)侧且在半导体衬底(1)中具有局部增加的掺杂的掺杂区(50’)。
6.根据前述权利要求之一的制造方法，其特征在于在形成绝缘间隔(25；25’)之后实施注入步骤，使用绝缘间隔(25；25’)作为掩膜的第一导电类型的杂质注入到第一源区和漏区(4)导致在第一源区和漏区(4)中邻接绝缘间隔(25；25’)形成相反掺杂区(4”)。
7.根据前述权利要求之一的制造方法，其特征在于沟槽晶体管的形成区(RT)由填充绝缘材料的隔离沟槽(IT’)环绕。
8.一种沟槽晶体管，包括第一导电类型的半导体衬底(1)；在半导体衬底(1)中的沟槽(5)；在衬底(1)上的沟槽(5)中的栅电介质(20)；在沟槽(5)中的第一导电填充物(30’)作为在栅电介质(20)上的栅电极(30)；衬底(1)表面沿沟槽(5)侧的第一源区和漏区(4)；沟槽(5)中的第一导电填充物(30’)向下延伸到低于第一源区和漏区(4)的深度；衬底(1)表面沟槽(5)中的第二源区和漏区(4’)，第二源区和漏区(4’)邻接第一源区和漏区(4)且延伸到至少第一导电填充物(30’)的深度以及，自沟槽(5)加工具有比第一源区和漏区(4)更小的横向范围；在沟槽(5)中的第一导电填充物(30’)之上的绝缘间隔(25；25’)；以及在沟槽(5)中的第二导电填充物(30”)作为栅电极的上部分，其与第一导电填充物(30’)电接触且通过绝缘间隔(25；25’)与第一和第二源区和漏区(4，4’)电绝缘。
9.根据权利要求8的沟槽晶体管，其特征在于在半导体衬底(1)中形成位于沟槽(5)的下面且具有局部增加的掺杂的掺杂区(50’)。
10.根据权利要求8或9的沟槽晶体管，其特征在于在半导体衬底(1)中形成位于沟槽(5)的旁边且具有局部增加的掺杂的掺杂区(50’)。
11.根据权利要求8、9或10的沟槽晶体管，其特征在于在第一源区和漏区(4)中形成邻接绝缘间隔(25；25’)的相反掺杂区(4”)。
12.根据权利要求8的沟槽晶体管，其特征在于不对称地形成第二源区和漏区(4’)。
全文摘要
本发明提供一种用于制造沟槽晶体管的方法以及相应的沟槽晶体管(沟槽＝凹陷的沟道阵列晶体管)。该方法包括以下步骤提供第一导电类型的半导体衬底(1)；在半导体衬底(1)中形成沟槽(5)；在衬底(1)上的沟槽(5)中形成栅电介质(20)；在沟槽(5)中提供第一导电填充物(30’)作为在栅电介质(20)上的栅电极(30)；通过引入第二导电类型的杂质到衬底(1)表面沿沟槽(5)侧形成第一源区和漏区(4)；向下回蚀刻沟槽(5)中的第一导电填充物(30’)到低于第一源区和漏区(4)的深度；通过引入第二导电类型的杂质到衬底(1)表面沟槽(5)中形成第二源区和漏区(4’)，第二源区和漏区(4’)邻接第一源区和漏区(4)且延伸到至少回蚀刻的第一导电填充物(30’)的深度；在沟槽(5)中的回蚀刻的第一导电填充物(30’)之上形成绝缘间隔(25；25’)；以及在沟槽(5)中提供第二导电填充物(30”)作为栅电极的上部分，其与回蚀刻的第一导电填充物(30’)电接触且通过绝缘间隔(25；25’)与第一和第二源区和漏区(4，4’)电绝缘。
文档编号H01L29/78GK1941300SQ20061014473
公开日2007年4月4日 申请日期2006年9月29日 优先权日2005年9月30日
发明者R·卢伊坎, H·-P·莫尔, M·波普, T·施洛瑟, M·斯特拉瑟, R·韦斯 申请人:奇梦达股份公司