专利名称：栅氧化层的制备方法
技术领域：
本发明涉及一种栅氧化层的制备方法，特别是涉及一种可避免主动 区域边缘的栅氧化层厚度变厚的制备方法。
背景技术：
公知的半导体工艺为了避免电子元件相互干扰而产生短路现象， 一般
釆用硅的局部氧化法(local oxidation of silicon; LOCOS)或浅槽隔离法 (shallow trench isolation; STI)电气隔离晶片上的电子元件。由于局部氧化 法形成的场氧化层占据晶片较大面积，且会伴随产生鸟嘴现象，因此目前 先进半导体工艺多采用浅槽隔离法电隔离电子元件。
图1表示公知的浅槽隔离10。该浅槽隔离10围绕主动区域20，且栅 氧化层14形成于该主动区域20的硅基板12表面。随着半导体元件的不 断缩小化，该主动区域20的宽度也随之縮小，导致该主动区域20的边缘 处产生鸟嘴(bird's beak)现象，亦即该栅氧化层14在该主动区域20的边缘 处的厚度大于在该主动区域20的中心处的厚度。
发明内容
本发明提供一种栅氧化层的制备方法，其利用掺杂工艺将含氮掺质植 入主动区域的硅基板内，并通过含氮掺质抑制热氧化反应的速率，而避免 主动区域边缘处的栅氧化层的厚度大于主动区域中心处的栅氧化层的厚度。
本发明的栅氧化层的制备方法首先形成具有至少一个开口的屏蔽层 于半导体基板之上，再进行各向异性干蚀刻工艺以形成沟渠于该开口下方 的半导体基板中，其中该沟渠环绕主动区域。其次，进行湿蚀刻工艺以扩大该开口的宽度而局部暴露该沟渠侧边的半导体基板(即主动区域边缘)， 再进行掺杂工艺以将含氮掺质植入该开口下方的半导体基板中。之后，将 该屏蔽层完全去除以暴露该主动区域的半导体基板，再进行第一热处理工 艺以形成栅氧化层于该主动区域的半导体基板的上表面。
由于该含氮掺质可抑制该半导体基板在该第一热处理工艺中的热氧 化速率，且该含氮掺质仅选择性地植入该沟渠侧边的半导体基板(即主动 区域边缘)之中，因此在进行热处理工艺以形成该栅氧化层时，该沟渠侧 边的半导体基板的氧化速率较慢，即该主动区域边缘处的氧化速率较慢， 而中心处的氧化速率较快。如此，即可避免该栅氧化层在该主动区域边缘 处的厚度大于在该主动区域中心处的厚度。
图l表示公知的浅槽隔离；以及
图2至图8表示本发明的栅氧化层的制备方法。
主要元件标记说明
10浅槽隔离12硅基板
14栅氧化层20主动区域
32硅基板34垫氧化层
36屏蔽层36'惨杂屏蔽
38开口38'开口
40沟渠40'含氮掺质
42衬氧化层44A掺杂区
44B掺杂区46介电层
46'介电区块48栅氧化层
50主动区域
具体实施例方式
图2至图8表示本发明的栅氧化层48的制备方法。首先，在硅基板32上 依序形成垫氧化层34及一层由氮化硅构成的屏蔽层36，该屏蔽层36具有开 口38。之后，进行各向异性干蚀刻工艺，局部去除该开口38下方的硅基板 32以形成沟渠40，其环绕主动区域50，如图3所示。
参照图4，利用包含热磷酸的蚀刻液进行湿蚀刻工艺，局部去除该沟 渠40侧边的屏蔽层36而形成掺杂屏蔽36'，亦即扩大该开口38的宽度而形成 开口38'，其局部暴露该沟渠40侧边的硅基板32。该开口38'暴露该沟渠40 侧边的半导体基板32的宽度介于130至200埃之间。之后，进行热处理工艺 以形成衬氧化层42，其覆盖暴露的硅基板32(即该沟渠40的侧壁及底面)， 如图5所示。简单地说，图2至图4的工艺用以形成该沟渠40于该硅基板32 之中，并形成该掺杂屏蔽36'于该硅基板32之上，且该开口38'局部暴露该 沟渠38侧边的硅基板32(即该主动区域50的边缘)。
参照图6，进行掺杂工艺，将含氮掺质40'植入该开口38'下方的硅基板 32之中。该掺杂工艺将该含氮掺质40'植入该沟渠40侧边的硅基板32而成掺 杂区44A以及该沟渠40下方的硅基板32而形成掺杂区44B。较佳地，该含 氮掺质40'选自氮离子、氮气离子、氧化亚氮离子及氧化氮离子组成的群。 之后，进行化学气相沉积工艺以均匀地形成填满该沟渠40的介电层46，如 图7所示。
参照图8，进行平坦化工艺(例如化学机械研磨工艺)，去除该掺杂屏蔽 36'上方的介电层46以形成介电区块46'于该沟渠40之中。其次，利用包含 热磷酸的蚀刻液进行湿蚀刻工艺以完全去除该掺杂屏蔽36',再利用氢氟酸 溶液进行湿蚀刻工艺以完全去除该垫氧化层34而暴露该主动区域50的硅 基板32表面。之后，进行热氧化工艺以形成栅氧化层48于该主动区域50的 硅基板32表面。
由于该含氮掺质40'可抑制该半导体基板32在该热处理工艺中的热氧 化速率，且该含氮掺质40'仅选择性地植入该沟渠40侧边的半导体基板32( 即该主动区域50的边缘)之中，因此在进行热处理工艺以形成该栅氧化层 48时，该沟渠40侧边的半导体基板32的氧化速率较慢，即该主动区域50边
缘处的氧化速率较慢，而中心处的氧化速率较快。如此，即可避免该栅氧
化层48在该主动区域50边缘处的厚度大于在该主动区域50中心处的厚度。
本发明的技术内容及技术特点已披露如上，然而所属技术领域的技术 人员仍可能基于本发明的教示及披露而作种种不背离本发明精神的替换 及改进。因此，本发明的保护范围应不限于实施例所披露者，而应包括各 种不背离本发明的替换及改进，并为权利要求所涵盖。
权利要求
1.一种栅氧化层的制备方法，其特征是包含下列步骤形成屏蔽层于半导体基板之上，该屏蔽层具有至少一个开口；形成沟渠于该开口下方的半导体基板中，该沟渠环绕主动区域；扩大该开口的宽度以局部暴露该沟渠侧边的半导体基板；进行掺杂工艺，将含氮掺质植入扩大的开口下方的半导体基板中；以及进行第一热处理工艺以形成栅氧化层于该主动区域的半导体基板的上表面。
2. 根据权利要求l所述的栅氧化层的制备方法，其特征是还包含在上 述掺杂工艺之前，进行第二热处理工艺以形成衬氧化层，其覆盖该沟渠的 侧壁及底面。
3. 根据权利要求l所述的栅氧化层的制备方法，其特征是还包含进行 化学气相沉积工艺以形成填满该沟渠的介电层。
4. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述开口扩 大宽度介于130至200埃之间。
5. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述含氮掺 质为氮离子。
6. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述含氮惨 质为氮气离子。
7. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述含氮掺 质为氧化亚氮离子。
8. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述含氮掺 质为氧化氮离子。
9. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述屏蔽层包含氮化硅，而扩大该开口的宽度进行湿蚀刻工艺，其湿蚀刻液包含磷酸。
10. 根据权利要求l所述的栅氧化层的制备方法，其特征是上述半导体基板为硅基板。
11. 一种栅氧化层之制备方法，其特征是包含下列步骤 形成沟渠于半导体基板中，该沟渠环绕主动区域；形成掺杂屏蔽于该半导体基板之上，该掺杂屏蔽具有局部暴露该沟渠侧边的半导体基板的开口；进行掺杂工艺，将含氮掺质植入该开口下方的半导体基板中；以及 进行第一热处理工艺以形成栅氧化层于该主动区域的半导体基板的上表面o
12. 根据权利要求ll所述的栅氧化层的制备方法，其特征是还包含 在上述掺杂工艺之前，进行第二热处理工艺以形成衬氧化层，其覆盖该沟 渠的侧壁及底面。
13. 根据权利要求ll所述的栅氧化层的制备方法，其特征是还包含 进行化学气相沉积工艺以形成填满上述沟渠的介电层。
14. 根据权利要求ll所述的栅氧化层的制备方法，其特征是上述开 口暴露上述沟渠侧边的半导体基板的宽度介于130至200埃之间。
15. 根据权利要求ll所述的栅氧化层的制备方法，其特征是上述含 氮掺质为氮离子。
16. 根据权利要求ll所述的栅氧化层的制备方法，其特征是上述含 氮掺质为氮气离子。
17. 根据权利要求U所述的栅氧化层孤制备方法，其特征是上述含 氮掺质为氧化亚氮离子。
18. 根据权利要求ll所述的栅氧化层的制备方法，其特征是上述含 氮惨质为氧化氮离子。
19. 根据权利要求ll所述的栅氧化层的制备方法，其特征是上述掺杂屏蔽包含氮化硅。
20.根据权利要求ll所述的栅氧化层的制备方法，其特征是上述半 导体基板为硅基板。
全文摘要
本发明的栅氧化层的制备方法首先形成具有至少一个开口的屏蔽层于半导体基板之上，再形成沟渠于该开口下方的半导体基板中，其中该沟渠环绕主动区域。其次，扩大该开口的宽度以局部暴露该沟渠侧边的半导体基板(即主动区域边缘)，再进行掺杂工艺以将含氮掺质植入该开口下方的半导体基板中。之后，将该屏蔽层去除以暴露该主动区域的半导体基板，再进行热处理工艺以形成栅氧化层于该主动区域的半导体基板的上表面。该含氮掺质可抑制该半导体基板的热氧化反应速率，因而降低该开口下方的半导体基板表面的栅氧化层厚度，以大幅改进栅氧化层厚度的均匀度，提高栅极的效率。
文档编号H01L21/02GK101197267SQ200610153108
公开日2008年6月11日 申请日期2006年12月8日 优先权日2006年12月8日
发明者吴政德, 赖素贞 申请人:茂德科技股份有限公司