半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种设置有由碳化硅(下面縮写为SiC)制成的膜的半导体器件及该器件的制造方法。
技术背景SiC具有宽带隙和高于硅(下面縮写为Si) —个数量级的最大绝缘 电场，因此可期待被应用于下一代功率半导体元件。SiC通过使用称为 4H-SiC或6H-SiC的单晶片而被用于各种电子器件，并且被认为特别适 合于高温和高功率半导体元件。上述每一种晶体都是通过层叠闪锌矿 型晶体和纤锌矿型晶体形成的a相SiC。此外，还通过使用称为3C-SiC 的/3相SiC来制造样品半导体。最近，肖特基二极管、MOSFET(金属氧 化物半导体场效应晶体管)、晶闸管等被试制为功率半导体元件。据 证实，与常规Si半导体器件相比，这种样品元件显示出极其优异的性能。在使用SiC的半导体器件中，特别在SiC衬底表面上形成有沟道的 MOSFET中，通过高温退火形成的表面通常被用作沟道。但是，在通过 高温退火获得的SiC衬底的表面上存在不规则凹进和凸出。因此，界面 态密度增加，由此导致载流子迁移率减小，这导致半导体器件的性能 劣化的问题。在例如日本专利特许公开No. 2000-294777 (专利文献l)中公开了 一种可以在一定程度上解决该问题的技术。在上述专利文献l中，离子 注入之后退火时制造的聚束台阶之间的平坦部分(梯层表面)用于场 效应晶体管如MOSFET的沟道部分。具体地，在Ar (氩气)气氛中， 在1600。C的温度下对SiC衬底退火一个小时。结果，在SiC衬底的表面上形成互相集束的台阶，从而形成聚束台阶，以使平坦部分形成在聚束台阶之间。该平坦部分被用作MOSFET的沟道部分。 专利文献l:日本专利特许公开No. 2000-294777。发明内容发明要解决的问题然而，在由专利文献l中公开的方法所获得的SiC衬底的表面上仍 然存在大量凹进和凸出，这使之不可能充分地提高半导体器件的性能。 这是因为以下原因。在离子注入之后的退火过程中，Si原子和C (碳)原子的脱附和吸 附被重复，从而由于所得晶体的各向异性而形成聚束台阶。因此，仅 仅通过退火，不能充分地恢复通过离子注入对SiC衬底表面造成的损 伤，由此在该表面上仍然存在凹进和凸出。此外，通过台阶的重构，形成由退火获得的聚束台阶，由此聚束 台阶是数个原子层级的台阶。因此，聚束台阶之间的平坦部分的长度 (换句话说，聚束台阶的一个周期的长度)约为10nm且极短。即使当 具有这种长度的聚束台阶用于沟道部分时，也不可能提高载流子迁移 率。相反，由于载流子散射的影响，存在载流子迁移率被减小的可能 性。由此，本发明的目的是提供一种可以充分地提高其性能的半导体 器件以及用于制造该半导体器件的方法。解决问题的方法根据本发明的半导体器件包括由碳化硅(SiC)制成的半导体膜。 该半导体膜在其表面上具有刻面，并且使用该刻面作为沟道。根据本发明的半导体器件，由于刻面的平坦部分的长度长于聚束台阶的平坦部分的长度，因此可以减小界面态密度和提高载流子迁移 率，结果可以充分地提高半导体器件的性能。在根据本发明的半导体器件中，刻面中的至少一个优选由{0001} 面构成。在由SiC制成的半导体膜中，(0001)面是其上仅Si和C之一被露出的表面，并且在能量方面是稳定的。因此，通过由该表面构成刻面， 可以减小界面态密度，并且进一步减小载流子迁移率。在根据本发明的半导体器件中，半导体膜优选具有4H-型晶体结 构，且刻面中的至少一个由{03-38}面构成。在半导体膜由具有4H-型晶体结构的SiC制成的情况下，{03-38}面 是其上仅露出Si或C之一的表面，并且在能量方面是稳定的。因此，通 过由该表面构成刻面，可以减小界面态密度，并且进一步减小载流子 迁移率。在根据本发明的半导体器件中，该半导体膜优选具有6H-型晶体结 构，并且刻面中的至少一个由{01-14}面构成。在半导体膜由具有6H-型晶体结构的SiC制成的情况下，{01-14}面 是其上仅露出Si或C之一的表面，并且在能量方面是稳定的。因此，通 过由该表面构成刻面，可以减小界面态密度，并且进一步减小载流子 迁移率。在根据本发明的半导体器件中，沟道优选被包括在构成刻面的表 面内。因此，由于在构成刻面的表面内凹进和凸出是非常小的，所以可以极大减小界面态密度，以及提高载流子迁移率。优选地，在根据本发明的半导体器件中，半导体膜在其表面上还 设置有沟槽，并且邻近该沟槽形成刻面。该沟槽的提供促进邻近于沟槽的位置中的刻面生长。结果，可以 在期望的位置中形成具有大面积的刻面。根据本发明的半导体器件的制造方法，包括形成由SiC制成的半 导体膜的步骤；在该半导体膜的表面上提供Si的状态下热处理该半导体 膜的热处理步骤；将通过热处理步骤在半导体膜的表面上获得的刻面 形成为沟道的步骤。根据本发明的半导体器件的制造方法，通过在提供Si的状态下热 处理由SiC制成的半导体膜，可以重构由SiC制成的半导体膜，以在能 量方面具有稳定的表面态。结果，获得具有100nm或以上的一个周期的长度的刻面，并且与常规平坦部分的长度相比，可以使该刻面的平坦 部分的长度更长。因此，通过减小界面态密度，可以提高载流子迁移 率，且由此充分地提高半导体器件的性能。注意，根据上述制造方法，可以形成具有高达2000nm的一个周期 的长度的刻面。优选地，上述制造方法还包括在热处理步骤之前平坦化半导体膜 的表面的步骤。由此，均匀地重构由SiC制成的半导体膜，以便使刻面大面积地生长。优选地，上述制造方法还包括，在热处理步骤之前，在半导体膜的表面上形成沟槽的步骤。在该热处理步骤中，邻近于沟槽形成刻面。通过形成沟槽，促进邻近于沟槽的位置中的刻面生长。结果，可 以在期望的位置中形成具有大面积的刻面。优选地，在上述制造方法中，热处理步骤包括，在由SiC制成的半 导体膜的表面上形成覆盖膜的膜覆盖步骤，该覆盖膜包含作为主要构 成元素的Si。因此，通过上述覆盖膜，可以实现其中在由SiC制成的半导体膜的 表面上提供Si的状态。在半导体膜上形成覆盖膜的位置处抑制半导体膜在垂直于梯层表面的方向上的生长，从而可以促进沿梯层表面的半导 体膜的重构。优选地，在上述制造方法中，沟道形成步骤包括氧化覆盖膜的步骤。这使氧化后的覆盖膜能够被用作栅氧化膜，从而与其中覆盖膜被 去除且形成另一栅氧化膜的情况相比可简化制造过程。优选地，上述制造方法还包括将杂质注入由SiC制成的半导体膜中的步骤和激活该杂质的激活步骤。热处理步骤和激活步骤在同一步骤中执行。由此，在该半导体膜中形成具有高载流子浓度的杂质区，从而可 以减小电极和半导体膜之间的接触电阻。此外，与通过分开的步骤激 活杂质的情况相比，可以简化该制造过程。发明的效果根据本发明的半导体器件以及半导体器件的制造方法，可以充分地提高半导体器件的性能。


图l是示出了根据本发明实施例l的MOSFET的构造的剖面图。 图2是示出了图1中的刻面形成层的放大透视图。 图3A是示出了4H-型SiC晶体的(0001)面的晶体结构的图形。 图3B是说明SiC晶体的(01-10)面和(11-20)面的图形。 图4是示出了根据本发明实施例l的MOSFET的制造方法的第一步 骤的剖面图。图5是示出了根据本发明实施例1的M0SFET的制造方法的第二步 骤的剖面图。图6是示出了根据本发明实施例l的MOSFET的制造方法的第三步 骤的剖面图。图7是示出了根据本发明实施例l的MOSFET的制造方法的第四步 骤的剖面图。图8是图7中的剖面B的放大视图，示出了形成刻面形成层的第一状态。图9是图7中的剖面B的放大视图，示出了形成刻面形成层的第二状态。图10是图7中的剖面B的放大视图，示出了形成刻面形成层的第三 状态。图ll是示出了根据本发明实施例l的MOSFET的制造方法的第五步骤的剖面图。图12是示出了根据本发明实施例l的MOSFET的制造方法的第六 步骤的剖面图。图13是示出了根据本发明实施例2的MOSFET的制造方法的第一 步骤的剖面图。图14是示出了根据本发明实施例2的MOSFET的制造方法的第二 步骤的剖面图。图15是示出了根据本发明实施例3的MOSFET的构造的剖面图。图16是示出了根据本发明实施例4的MOSFET的构造的剖面图。 图17是示出了根据本发明实施例4的MOSFET的制造方法的第一步骤的剖面图。图18是用于说明形成沟槽时的刻面的生长的图形。 图19是示出了通过根据本发明的制造方法而获得的刻面的显微镜照片。参考符号的描述1， lb， lc， ld刻面；2， 2a-2c, 3， 3a-3c晶面；5a-5d原子； 6a-6c直线；7聚束台阶；10SiC衬底；11 SiC膜；lla刻面形成层； 12a， 12bn型接触区；13， 13a绝缘膜；14a， 14b孑L; 16沟道；17源 极电极；18栅极电极；19漏极电极；20覆盖膜；23抗蚀剂；24抗 蚀剂碳化帽盖；25a， 25b沟槽；30， 30a， 30b MOSFET具体实施方式
下面，将参考附图描述根据本发明的实施例。注意，在下面的附 图中，相同或相应的部分设置有相同的参考标记，并且不重复这部分 的说明。此外，在本说明书中，单个方位由[]表示，集合方位由o表示， 单个面由()表示，以及集合面由{}表示。此外，在结晶学上，负指 数是由附在数字上的"-"(横号)表示的，但是在本说明书中，负指数 由附在数字之前的位置的负号来表示。(实施例l)图l是示出了根据本发明实施例l的MOSFET的构造的剖面图。参 考图l,作为半导体器件的MOSFET30包括SiC衬底10和由SiC制成的作 为半导体膜的p型SiC膜ll。构成SiC衬底10的SiC晶体以这种方式形成， 例如，(0001)面相对于[ll-20]方向倾斜8。(亦即，具有8。的偏斜角)， 或相对于[1-100]方向具有8。的偏斜角(offangle) 。 SiC膜ll是在SiC衬 底10上同质外延生长的膜，以继承SiC衬底10的晶体结构。SiC膜ll在 其表面上具有刻面形成层lla。注意，在图1中，为了便于说明，在SiC膜ll和刻面形成层lla之间绘制边界线，但是这种边界线实际上不存在， 并且在SiC膜ll的表面上形成刻面。图2是示出了图1中的刻面形成层的放大透视图。参考图2，从微观 的观点看，SiC膜ll的表面不是平坦的，具有凹进和凸出，并且在刻面 形成层lla上形成有多个刻面l。每个刻面1由晶面2和晶面3构成。刻面l 的一个周期的长度Pl是100nm或以上。这里，刻面l的一个周期的长度 是，通过在沿SiC膜ll的表面的方向上(图2中的横向)、从宏观的观 点看、增加构成一个刻面1的晶面2和晶面3的长度而获得的长度。在SiC 膜ll具有4H-型晶体结构的情况下，晶面2是，例如，(0001)面，且 晶面3是，例如，(11-2n)面(其中n是任意整数)或(03-38)面。亦 即，晶面3相对于图2中的水平方向的倾斜角是SiC膜ll的偏斜角"。这里，说明4H-型SiC晶体的(0001)面和(03-38)面。图3A是示 出了4H-型SiC晶体的(0001)面的晶体结构的图形，图3B是用于说明 SiC晶体的(01-10)面和(11-20)面的图形。参考图3A， 4H-型SiC晶体的(0001)面是对应于六边柱的上表面 的表面，且具有由"A"表示的原子排列的层A是最上层。在4H-型SiC晶 体中，在
方向(垂直于纸面的方向)中，按ABCBCA—的层叠顺 序层叠具有由"A"表示的原子排列的层A、具有由"B"表示的原子排列的 层B以及具有由"C"表示的原子排列的层C。在(0001)面中，在正六边 形顶点的位置处布置的六个原子当中互相邻近的任意两个原子被定义 为原子5a和5b，连接这些原子5a和5b的直线被定义为直线6a。此外，在
方向上邻近于层A的层B中，在远离(0001)面的方向中的原子 5a和原子5b之间的位置处的原子被定义为原子5d，连接原子5a和原子5d 的直线被定义为直线6b。此外，连接原子5b和原子5d的直线被定义为 直线6c。包括由上述三条直线6a至6c构成的三角形的平面是(03-38) 面。注意，参考图3A和图3B，当正六边形顶点的位置处布置的六个原 子当中邻近于原子5b的另一原子被定义为原子5c时，通过原子5a和5c在
方向上延伸的表面是(11-20)面，通过原子5b和5a在
方向上延伸的表面是(01-10)面。此外，SiC膜ll可以具有6H-型晶体结构。参考图3A，在6H-型SiC 晶体中，在
方向上，按ABCACBA--的层叠顺序层叠具有由"A" 表示的原子排列的层A、具有由"B"表示的原子排列的层B以及具有由 "C"表示的原子排列的层C。在此情况下，晶面2是，例如，(0001)面 且晶面3是，例如，(01-14)面。注意，在形成具有4H-型晶体结构的SiC膜ll的情况下，构成SiC衬 底10的SiC晶体的偏斜角(SiC衬底10的主表面的法线和(0001)面的 法线之间的角)优选被设定为0度至55度角。由于(03-38)面相对于 (0001)面倾斜55度，所以能够通过将偏斜角设定为55度或以下而获 得(0001)面或(03-38)面作为刻面(晶面3)的大表面。此外，该偏 斜角优选被设定在0度至1度的范围内，或1度至10度的范围内。通过将 偏斜角设定在0度至1度的范围内，可以获得具有大梯层的SiC晶体。通 过将偏斜角设定在0度至10度的范围内，可以容易地外延生长SiC晶体。 在偏斜角被设定在0度至10度范围内的情况下，可以获得(0001)面作 为刻面的大表面。此外，在形成具有6H-型晶体结构的SiC膜ll的情况下，构成SiC衬 底10的SiC晶体的偏斜角(SiC衬底10的主表面的法线和(0001)面的 法线之间的角度)优选被设定在0度至55度的范围内。由于(01-14)面 相对于(0001)面倾斜55度，所以通过将偏斜角设定在55度或以下的 范围内，可以获得(0001)面或(01-14)面作为刻面(晶面3)的大表 面。此外，偏斜角优选被设定在0度至1度的范围内，或1度至10度的范 围内。通过将偏斜角设定在0度至1度的范围内，可以获得具有大梯层 的SiC晶体。通过将偏斜角设定在0度至10度的范围内，可以容易地外 延生长SiC晶体。在偏斜角被设定在0度至10度范围内的情况下，可以 获得(0001)面作为刻面的大表面。接着，详细说明根据本实施例的MOSFET 30的结构。参考图l， MOSFET30还包括n型接触区12a和12b、绝缘膜13、源极电极17、栅极 电极18以及漏极电极19。在SiC膜ll的表面上形成n型接触区12a和12b。 在SiC膜ll上形成绝缘膜13。在绝缘膜13中分别形成孔14a和14b，并且 在孔14a和14b的底部处露出的SiC膜ll的表面上形成n型接触区12a和 12b。在n型接触区12a的表面上形成源极电极17，并且在n型接触区12b 的表面上形成漏极电极19。这里，在源极电极17和漏极电极19与SiC膜 11接触的部分形成n型接触区12a和12b，这使之可以减小源极电极17和 漏极电极19与SiC膜ll的接触电阻。此外，在源极电极17和漏极电极19 之间的部分处的绝缘膜13a上形成栅极电极18。这使绝缘膜13a用作 MOSFET 30的栅绝缘膜，并且刻面形成层lla仅仅存在于绝缘膜13a底 下，用作MOSFET 30的沟道16。
根据施加到栅极电极18的电压，MOSFET在沟道16中积累电子， 由此能够使电流在源极电极17和漏极电极19之间流动。在本实施例中， MOSFET 30是水平型，由此源极电极17和漏极电极19之间的电流几乎 平行于SiC膜ll的表面流动。
接着，根据图4至12说明根据本实施例的MOSFET 30的制造方法。
参考图4，首先在SiC衬底lO上外延生长SiC膜ll。此时，在SiC膜 ll的表面上存在大量不规则凹进和凸出(台阶)。接着，在SiC膜ll上 形成具有所指定的形状的抗蚀剂23，通过使用抗蚀剂23作为掩模，将 杂质例如N (氮)离子注入到SiC膜ll。由此，杂质被注入到用作n型接 触区12a和12b的部分。接下来，参考图5，去除抗蚀剂23并且平坦化SiC膜ll的表面。具 体地，通过使用HC1 (氯化氢)或112 (氢气)的刻蚀或反应离子刻蚀， 刻蚀SiC膜ll的整个表面。可选地，SiC膜ll的整个表面可以通过CMP(化学机械抛光)研磨。由此，存在于SiC膜ll的表面上的凹进和凸出 以及由离子注入引起的损伤被去除，并且SiC膜ll的表面被平坦化。接下来，参考图6，形成抗蚀剂碳化帽盖(cap) 24，以便覆盖SiC 膜ll。接着，SiC膜ll被热处理，例如，在1700。C的温度下。由此，该 杂质被激活且形成n型接触区12a和12b。此外，由于SiC膜ll的热处理， SiC膜ll的表面上的台阶互相集束，从而在SiC膜ll的表面上形成大量 聚束台阶7 (图8)。接下来，参考图7，去除抗蚀剂碳化帽盖24，并形成由Si制成的覆 盖膜20以覆盖SiC膜11。由此，实现在SiC膜ll的表面上提供Si的状态。 接着，SiC膜ll被热处理，例如，在约1500。C的温度下。由此，SiC膜 ll的表面被重构，并且在SiC膜ll的表面上形成刻面形成层lla。注意，上面描述的是其中SiC膜ll在1500。C的温度下被热处理的情 况，但是SiC膜ll的热处理温度优选被设定在以下范围内。为了防止SiC 升华和完全分解，热处理温度优选被设定为2545。C或更低。此外，为 了防止SiC在某种程度上以SiC2、 Si、 Si2C等状态升华，热处理温度优 选被设定为2000。C或更低。此外，为了充分地防止SiC以SiC2、 Si、 Si2C 等状态升华并促进SiC膜ll的表面形态的控制，热处理温度优选被设定 为1800。C或更低。此外，为了保证SiC膜ll的良好表面形态，热处理温 度优选被设定为1600。C或更低。另一方面，为了能够生长SiC并促进刻 面的形成，热处理温度优选被设定为1300。C或更高。此外，为了保证 SiC膜ll的良好表面形态，热处理温度优选被设定为1400。C或更高。此外，SiC膜ll的热处理时间可以是长于O的时间周期，并且优选 被设定为以下范围。为了形成较大的刻面，热处理时间优选被设定为 IO分钟或更长。为了形成刻面，其一个周期的长度是0.5/mi或更长，热 处理时间优选被设定为30分钟或更长。另一方面，考虑到半导体器件 的生产率，热处理时间优选被设定为4小时或更少。为了有效地形成刻面，其一个周期的长度是1.0pm或更长，热处理时间优选被设定为2小 时或以下。注意，"热处理时间"意味着其中在预定温度下保持SiC膜的时间周期，以及其中不包括升温时间和降温时间。这里，参考图8至图10说明在SiC膜ll的表面上形成刻面形成层11 的状态。注意，图8至图10是图7中的剖面B的放大视图。参考图8，在 热处理之前，SiC膜ll的表面上存在大量聚束台阶7。每个聚束台阶7由 晶面2a和晶面3a构成。晶面3a具有长于晶面2a的平坦部分，以及用作聚 束台阶7的梯层表面。该图形中的聚束台阶7中的晶面3a的横向长度P2 约为10nm。当在SiC膜ll的表面上提供Si的状态下热处理SiC膜ll时， 在垂直于晶面3a的方向上不生长SiC膜11，并且如图8中的箭头所示， SiC膜ll从作为起始点的晶面2a，在沿晶面3a的方向上生长。结果，各 个聚束台阶7互相集束，从而如图9所示，形成具有晶面3b的刻面lb， 晶面3b大于聚束台阶7的晶面3a。刻面lb，从作为起始点的晶面2b，进 一步在沿晶面3b的方向上生长。结果，各个晶面lb互相集束，从而如 图10所示，形成具有晶面3c的刻面lb，晶面3c大于刻面lb的晶面3b。刻 面lc，从作为起始点的晶面2c，进一步在沿晶面3c的方向上生长。结果， 各个晶面lb互相集束，从而如图2所示，形成具有晶面3的刻面1，晶面 3大于刻面lb的晶面3c。以此方式，形成刻面形成层lla。注意，在本实施例中，描述了形成覆盖膜20的情况，但是可以通 过在SiC膜ll的表面上引入Si系气体，在SiC膜ll的表面上提供Si，代替 形成覆盖膜20。此外，可以通过涂敷包含Si的液体到SiC膜ll的表面， 在SiC膜ll的表面上提供Si。接下来，参考图ll，去除覆盖膜20，形成绝缘膜13，以便覆盖SiC 膜ll。这里，可以通过氧化覆盖膜20来形成绝缘膜13，而不去除覆盖 膜20。接下来，参考图12，绝缘膜13被刻蚀，以在绝缘膜13中打开孔14a和14b，以便露出在SiC膜ll的表面上形成n型接触区12a和12b的部分。 然后，在孔14a和14b的底部分别露出的n型接触区12a和12b上形成源极 电极17和漏极电极19，并且在源极电极17和漏极电极19之间的绝缘膜 13a上形成栅极电极18。由此，在SiC膜ll的表面上获得的刻面形成层lla 能够被用作沟道16。根据上述步骤，完成图2所示的MOSFET30。根据本实施例的MOSFET 30包括SiC膜11。 SiC膜ll在其表面上具 有刻面形成层lla，并且使用刻面形成层lla作为沟道16。根据本实施例的MOSFET30，由于刻面l的平坦部分的长度长于聚 束台阶的平坦部分的长度，因此可以减小界面态密度并提高载流子迁 移率，结果可以充分地提高MOSFET的性能。优选地，在根据本实施例的MOSFET中，刻面l当中的至少一个晶 面由(0001)面构成。在由SiC制成的半导体膜中，(0001)面是其上仅露出Si和C之一 的表面，并且在能量方面是稳定的。因此，通过由该晶面构成刻面， 可以减小界面态密度，以及进一步减小载流子迁移率。优选地，在根据本实施例的MOSFET30中，SiC膜ll具有4H-型晶 体结构，并且刻面l由(03-38)面构成。优选地，在根据本实施例的MOSFET30中，SiC膜ll具有6H-型晶 体结构，并且刻面l由(01-14)面构成。在SiC膜ll具有4H-型晶体结构的情况中，(03-38)面是其上仅露 出Si和C之一的表面，并且在能量方面是稳定的。此外，在SiC膜ll具 有6H-型晶体结构的情况中，(01-14)面是其上仅露出Si和C之一的表 面，并且在能量方面是稳定的。因此，通过由该晶面构成刻面，可以减小界面态密度，以及进一步减小载流子迁移率。根据本实施例的MOSFET30的制造方法，包括形成SiC膜ll的步骤；在SiC膜ll的表面上提供Si的状态下热处理SiC膜ll的热处理步骤；将通过热处理步骤在SiC膜ll的表面上获得的刻面形成为沟道16的步骤。根据本实施例的MOSFET 30的制造方法，通过在提供Si的状态下 热处理SiC膜ll，可以使SiC膜ll在沿聚束台阶7的晶面3a的方向上生长 (重构)。结果，获得具有100nm或以上的一个周期长度的刻面l，并 且与常规平坦部分的长度相比，可以使刻面的平坦部分的长度P1更长。 因此，通过减小界面态密度可以提高载流子迁移率，以便可以充分地 提高MOSFET 30的性能。特别地，通过提供Si，可以在1600。C或更低的低温下促进刻面的 生长。因此，当通过形成由Si制成的覆盖膜20提供Si时，可以防止Si升华。此外，在常规制造方法中，由于其中形成聚束台阶的位置被限于 衬底的偏斜方向上，因此不可能在SiC衬底的表面上的任意位置中形成 沟道。另一方面，根据本实施例的制造方法，通过提供Si的位置，可以 改变形成刻面l的位置，由此能够在任意位置中形成沟道16。在上述制造方法中，在SiC膜ll的热处理之前平坦化SiC膜ll的表 面。这能够均匀地重构SiC膜ll，从而制成在大面积中生长的刻面l。在上述制造方法中，当SiC膜ll被热处理时。在SiC膜ll的表面上 形成由Si制成的覆盖膜20。由此，通过覆盖膜20可以实现在SiC膜ll的表面提供Si的状态。在SiC膜ll上形成覆盖膜20的部分中，SiC膜ll在垂直于晶面3a的方向上的 生长被限制，从而可以促进沿晶面3a的SiC膜ll的重构。优选地，在上述制造方法中，通过使覆盖膜20氧化形成沟道16， 并用作栅绝缘膜。由此，氧化的覆盖膜20可以被用作栅氧化膜，因此与覆盖膜被去 除并形成其它栅氧化膜的情况相比，可以简化该制造过程。(实施例2)在本实施例中，说明了除实施例l以外的、图1所示的M0SFET 30的制造方法。在根据本实施例的制造方法中，首先，执行类似于图4至图5所示 的实施例l的制造步骤。因此，这些步骤的说明被省略。接下来，参考图13，形成由Si制成的覆盖膜20，以便覆盖SiC膜ll。 由此，实现在SiC膜ll的表面提供Si的状态。接下来，参考图14，在例如约1500。C的温度下，热处理SiC膜ll。 该热处理能够激活杂质，以及形成n型接触区12a和12b。此外，该热处 理能够使SiC膜ll的表面上的台阶互相集束，以便形成大量聚束台阶。 此外，类似于实施例l的情况，SiC膜ll能够在沿聚束台阶的梯层表面 的方向上生长(重构)。结果，杂质被激活，同时，在SiC膜ll的表面 上形成由大量刻面构成的刻面形成层lla。此后，执行类似于图11和图12所示的实施例1中的制造步骤，以便 完成图l所示的MOSFET30。关于这些制造步骤的说明被省略。根据本实施例的MOSFET30的制造方法还包括将杂质注入到SiC膜ll中的步骤以及激活该杂质的激活步骤。SiC膜ll的热处理和杂质的 激活通过同一步骤执行。由此，在SiC膜ll中形成具有高载流子浓度的n型接触区12a和12b， 从而可以减小源极电极17和漏极电极19与SiC膜ll的接触电阻。此外， 与通过分开的步骤激活杂质的情况相比，可以简化该制造过程。(实施例3)在实施例1中，示出了由多个刻面1构成用作沟道16的刻面形成层 lla的情况，如图1所示。然而，根据本发明，除这种情况之外，例如， 可能有通过一个刻面l构成用作MOSFET 30a的沟道16的刻面形成层 Ua的情况，如图15所示。在此情况下，平行于构成刻面1的晶面3形成 栅极电极18和沟道16，并且沟道16被包括在晶面3中。由此，在构成刻 面1的晶面3中极大地减小凹进和凸出，这使之可以显著地减小界面态 密度并提高载流子迁移率。注意，在本实施例中，示出了其中沟道在平行于纸面的方向(由 图2中的虚线箭头表示的方向)上在晶面3内延伸的情况。但是，在本 发明中，除这种情况之外，可能存在例如其中沟道在垂直于纸面的方 向(由图2中的实线箭头表示的方向)上在晶面3内延伸的情况。在晶 面3内，沟道可以在任意的方向上延伸。(实施例4)图16是示出了根据本发明实施例4的MOSFET的构造的剖面图。参 考图16，在根据本实施例的MOSFET 30b中的SiC膜ll的表面上形成各 个沟槽(沟)25a和25b。邻近于沟槽25a和25b形成用作沟道16的刻面形 成层ll。此外，源极电极17和漏极电极19被形成为分别沿沟槽25a和25b的内壁。参考图17，例如，在SiC膜ll被外延生长之后，通过在SiC膜ll的表面上的预定位置处执行刻蚀，分别形成沟槽25a和25b。注意，至少在 通过热处理SiC膜ll而形成刻面形成层lla之前可以形成沟槽25a和25b。通过以此方式形成沟槽25a和25b，可以在期望的位置形成具有大 面积的刻面。亦即，当刻面生长时，邻近的刻面通常也生长，尽管它 们互相影响。然而，如图18所示，当沟槽25b形成为邻近于形成刻面的 区域时，在刻面ld的右侧没有刻面，由此刻面ld生长而不被邻近的刻 面影响。结果，促进刻面ld的生长，以便可以在期望的位置形成具有 大面积的刻面。注意，在实施例1至4中，描述了其中在SiC衬底10上形成的SiC膜 ll的表面上形成刻面形成层lla的情况，但是在不形成SiC膜ll的状态 下，该刻面也可以形成在SiC衬底10的表面上。此外，在实施例1至4中，描述了其中晶面由单个面如(03-38)面 和(01-14)面表示的情况，但是通过等效于这些单个面的集合面可以 获得类似的效果，例如，在(03-38)面的情况下，{03-38}面，在(01-14) 面的情况下，{01-14}面。此外，在实施例1至4中，描述了MOSFET 30是水平型的情况，但 是根据本发明的半导体器件也可以是垂直型MOSFET。在此情况下， MOSFET被构造成在图l中的SiC衬底10的下部的表面上形成漏极电极， 并且源极电极17和漏极电极19之间的电流几乎垂直于SiC膜ll的表面 流动。在下面，描述根据本发明的示例。 (示例l)本发明人通过使用根据本发明的制造方法，在由Si制成的覆盖膜 部分地覆盖的SiC膜的表面上形成刻面，并观察SiC膜的表面。图19是示出了通过根据本发明的制造方法而获得的刻面的显微镜照片。参考 图19,由C表示的部分是形成由Si制成的覆盖膜的部分，由D表示的部分是刻面，由E表示的部分是聚束台阶。在由E表示的部分中，在纵向方向上延伸的多条线之间的每个间隔是聚束台阶的一个周期的长度，并且聚束台阶的一个周期的长度约为10nm。另一方面，该刻面的一个 周期的长度是100nm或以上，并且长于聚束台阶的一个周期的长度。鉴 于上述情况，可以看出，根据本发明的制造方法，可以使刻面的平坦 部分的长度与常规刻面的平坦部分的长度相比更长。应当理解，如上所述的实施例和示例被认为是说明性的，而非限 制性的。本发明的范围不限于上述实施例和示例，而是由权利要求所 表示，并且在权利要求的等效含义和范围内的所有修改和变化都意图 包含在本发明的范围内。
权利要求
1.一种半导体器件(30)，包括由碳化硅制成的半导体膜(11)，其中所述半导体膜在其表面上具有刻面(1)，并且其中所述刻面被用作沟道(16)。
2. 根据权利要求l所述的半导体器件(30)，其中所述刻面(1) 中的至少一个由{0001}面构成。
3. 根据权利要求l所述的半导体器件(30)，其中，所述半导体 膜(11)具有4H-型晶体结构，所述刻面(1)中的至少一个由{03-38} 面构成。
4. 根据权利要求l所述的半导体器件(30)，其中，所述半导体 膜(11)具有6H-型晶体结构，所述刻面(1)中的至少一个由{01-14}面构成。
5. 根据权利要求l所述的半导体器件(30)，其中所述沟道(16) 被包括在构成所述刻面(1)的表面(3)中。
6. 根据权利要求l所述的半导体器件(30)，其中，所述半导体 膜(11)还包括其表面上的沟(25a， 25b)，并且邻近于所述沟形成所 述刻面(1)。
7. —种半导体器件(30)的制造方法，包括 形成由碳化硅制成的半导体膜(11)的步骤； 在所述半导体膜的表面上提供有硅的状态下热处理该半导体膜的热处理步骤；和将通过所述热处理步骤而在所述半导体膜的表面上获得的刻面(1)形成为沟道(16)的沟道形成步骤。
8. 根据权利要求7所述的半导体器件(30)的制造方法，还包括 在所述热处理步骤之前平坦化所述半导体膜(11)的表面的步骤。
9. 根据权利要求7所述的半导体器件(30)的制造方法，还包括 在所述热处理步骤之前，在所述半导体膜(11)的表面上形成沟(25a， 25b)的步骤，其中，在所述热处理步骤中，邻近于所述沟形成所述刻面(1)。
10. 根据权利要求7所述的半导体器件(30)的制造方法，其中所 述热处理步骤包括在所述半导体膜(11)的表面上形成由硅作为主要 构成元素而制成的覆盖膜(20)的膜覆盖步骤。
11. 根据权利要求10所述的半导体器件(30)的制造方法，其中 所述沟道形成步骤包括氧化所述覆盖膜(20)的步骤。
12. 根据权利要求7所述的半导体器件(30)的制造方法，还包括 将杂质注入到所述半导体膜(11)中的步骤；以及 激活该杂质的激活步骤，其中所述热处理步骤和所述激活步骤在同一步骤中执行。
全文摘要
MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面，该刻面的一个周期的长度是100nm或以上，并且该刻面被用作沟道(16)。此外，MOSFET(30)的制造方法包括形成SiC膜(11)的步骤；在SiC膜(11)的表面上提供Si的状态下热处理SiC膜(11)的热处理步骤；以及将通过热处理步骤在SiC膜(11)的表面上获得的刻面形成为沟道(16)的步骤。由此，能够充分地提高性能。
文档编号H01L21/336GK101336484SQ20068005191
公开日2008年12月31日 申请日期2006年10月26日 优先权日2006年4月28日
发明者增田健良, 松川真治 申请人:住友电气工业株式会社