装有熔丝存储器的半导体装置的制作方法

专利名称：：装有熔丝存储器的半导体装置的制作方法
技术领域：
：本发明涉及具有存储元件的半导体装置及其制造方法。本发明特别涉及使用熔丝元件作为存储元件的半导体装置。
背景技术：
：在像现代这样使用多种电子设备的社会中，各种各样的数据被制成或使用。并且，为了存储这些数据，需要存储装置(以下，称为存储器)。现在被生产或使用的各种各样的存储器各自具有优点及缺点，并且根据要处理的数据的种类或用途，它们被区分使用。存储器的种类大致可以划分为两种类型，即易失性存储器和非易失性存储器。易失性存储器是指当不供给电力时失掉存储内容的存储器。非易失性存储器是指即使不供给电力也保持存储内容的存储器。作为易失性存储器，可以举出DRAM(动态随机存取存储器)或SRAM(静态随机存取存储器)等。易失性存储器因为当关掉电源时失掉存储内容，所以其用途有较多限制。然而，易失性存储器因为存取时间短，所以被使用于计算机的高速緩冲存储器等。DRAM因为存储单元的尺寸小，所以容易实现大容量化，但是其控制方法复杂且耗电量大。SRAM的存储单元由CMOS构成，其制造工序和控制方法简单，但是因为它在一个存储单元中需要六个晶体管，所以不适于大容量化。即使不供给电力也保持存储内容的非易失性存储器大致可以划分为三种类型，即可重写型(rewritabletype)、一次写入型(write-oncetype)、掩模ROM(只读存储器)。可重写型可以在有限次数内改写存储内容多少次。对一次写入型来说，存储器的使用者只可以一次写入数据。掩模ROM当制造存储器时决定其数据内容，而不能改写该数据内容。作为可重写型非易失性存储器，可以举出EPR0M、快闪存储器、铁电体存储器等。EPR0M容易进行写入操作并且每比特的单价也比较低廉，但是当进行写入或擦除时需要专用的程序装置及擦除装置。快闪存储器或铁电体存储器可以在使用的衬底上进行改写，并且存取时间也短，耗电量低。然而，快闪存储器或铁电体存储器当制造时需要制造浮动栅极或铁电体层的工序，因此每比特的单价昂贵。一次写入型非易失性存储器的存储单元由熔丝或反熔丝、交叉点二极管、0LED(有机发光二极管)、双稳态液晶元件、或者通过施加热或光改变其状态的其他器件构成。通常，存储器通过使各自存储单元处于某两种状态(称为第一状态及笫二状态)中的任一种状态，来存储数据。一次写入型存储装置当制造时被制造为所有存储单元成为一种状态(第一状态)，并且通过写入处理，被选择的存储单元转变为另一种状态(笫二状态)。这种从第一状态到第二状态的转换是不可逆的，因此转变一次的存储单元不能返回原来的状态。此外，作为在衬底上形成有存储器和其他功能电路的半导体装置的例子，可以举出IC标签。IC标签所具有的存储器为SRAM、掩模R0M、快闪存储器、或者铁电体存储器等。掩模ROM当制造存储器时决定数据内容，因此使用IC标签的人不能写入数据。而且，因为掩模R0M对于一个数据需要一个存储器，所以当需要具有不同数据内容的存储器时，需要对应于数据种类的光掩模。因此，从成本来看，掩模ROM不合乎实用。在很多情况下，上述一次写入型存储器的制造工序与中央处理单元(CentralProcessingUnit:以下，称为CPU)、运算功能电路、整流电路、控制电路等(以下，将这些电路写为其他功能电路，以便与一次写入型存储器相区别)不同。因此，即使在与构成上述电路的TFT相同衬底上制造上述一次写入型存储器时，也需要通过使用不同材料和制造工序，来制造。注意，快闪存储器或铁电体存储器需要为了形成存储器的特别工序，即如上述那样在栅极绝缘层中形成浮动栅极或铁电体层的工序等。反之，形成在IC标签内的存储器以外的电路都可以在制造CMOS的工序范围内形成。换言之，可以通过使用TFT(薄膜晶体管)制造技术来制造。因此，如果可以通过使用TFT制造技术来制造有用的存储器，则可以制造在同一个衬底上装有存储器和其他功能电路的半导体装置。上述称为IC标签或ID芯片等的半导体装置也可以通过TFT制造工序来制造。在ID芯片中，使IC芯片中的存储元件存储需要的信息并通过使用非接触手段，一般地使用无线通信手段来读取内部信息。被希望通过这种ID芯片的实用化，可以实现商品流通等的简朴化、高效率化、低成本化、以及高安全性化。ID芯片具有为了识别个别信息的存储保持部。根据存储的个别信息，辨别一个ID芯片和另外ID芯片。由此，例如可以识别商品，或者管理存货。参照图4而说明使用ID芯片的个体认证的一个例子。图4为非接触地读取手提包所具有的个别信息的个体认证的示意图。通过将存储特定个别信息的ID芯片401贴在手提包404的外侧等上，来将该ID芯片401安装到手提包404上。对于该ID芯片401，从读取/写入器403的天线单元402发射电磁波。当接收该发射的电磁波时，ID芯片401对天线单元402发送该ID芯片所具有的个别信息。天线单元402将接收的个别信息发送到读取/写入器403，并且读取/写入器403辨别个别信息。通过这样，读取/写入器403获得手提包404的信息。通过利用图4所示的系统，容易执行物流管理、合计、冒牌货的消除等。作为这种使各自ID芯片存储个别信息的技术之一，有熔丝存储元件(利用熔丝元件的非易失性存储器的存储元件)。熔丝存储元件是通过对存储单元选择性地施加高电压来使选择的地方绝缘或成为高电阻的状态，使存储单元存储信息的存储元件。现有的熔丝存储元件是通过选择性地进行连接破坏或熔毁而实现绝缘的(例如，专利文件1)。另一方面，作为类似于熔丝元件的元件，有反熔丝元件。反熔丝元件在第一状态下电阻高，但是通过施加电压，变化为电阻低的笫二状态(例如，专利文件2)。专利申请公开2005-251183号公报[专利文件2]专利申请公开平5-136269号公报当如现有的熔丝存储元件那样地进行连接破坏或熔毁时，为了使连接破坏部或熔毁部能够确实地进行绝缘，需要足够领域，并且其妨碍了装置的小型化。现有的熔丝存储元件特别不适于被要求图形布线的微小化以及装置的小型化的IC标签等。此外，因为当进行连接破坏或熔毁时结构本身变形，所以不少存在着对于元件中的其他布线的影响。此外，现有的半导体装置还有如下课题。一个课题是当将掩模ROM使用于存储电路时，除了制造芯片时以外不能进行写入。因此，被要求除了制造芯片时以外还可以进行数据写入的ID芯片。而且，另一个课题是当将以EEPR0M(电可擦除可编程只读存储器)为代表的EPR0M(可擦除可编程只读存储器)使用于存储电路时，虽然用户可以自由重新写其中的内容，但是本来的用户以外的人也可以重新写认证用的不应该重新写的信息，并且也可以进行伪造。从ID标签的安全性来看，这成为致命的重大的缺点。因此，为了防止这种伪造，被要求只可以写入一次的ID芯片。作为通过使熔丝部绝缘或成为高电阻来保持存储的只可以写入一次的存储器，有PR0M(可编程只读存储器)。
发明内容本发明的目的在于提供一种通过使用熔丝存储元件作为PR0M来使本来的用户以外的人不能重新写信息或伪造的半导体装置。此外，现有存储元件中的多数需要用于制造存储元件的特有工序。因此，很难在与其他功能电路相同的衬底上制造存储元件。即使在与其他功能电路相同的衬底上制造时，也需要追加TFT制造工序以外的工序。这就是，当制造具有一种功能的半导体装置如IC标签等时，为了制造存储器而需要多余的成本。本发明提供一种在与其他功能电路相同的衬底上通过使用TFT制造工序来制造的熔丝存储元件。此外，本发明提供一种容易使用且廉价的具有存储元件的半导体装置，该半导体装置即使在与其他功能电路相同的衬底上制造存储元件，也不产生对制品的规格限制或成品率的降低。本发明的半导体装置具有溶丝元件作为存储元件。熔丝存储元件具有如下结构在具有通过氧化显现绝缘性的物质的第一层上设置具有氧的第二层来形成的层叠结构。通过利用电磁波或者进行直接通电等的方法对这种层叠结构选择性地施加电压，并且使该层叠结构成为电高电阻(优选使其绝缘)，来实现所希望的电路结构。通过使笫一层的膜厚度减薄，其薄层电阻增大。薄层电阻是指单位面积的电阻。由于薄层电阻的增大，通电引起的焦耳热增加。由于焦耳热的增加，从具有氧的第二层放出氧，然后被供给于第一层中。通过这些氧使存在于第一层中的物质氧化，来形成氧化物，而可以使第一层成为电绝缘或高电阻的状态。本发明之一为第一层和第二层的一部分或全部彼此接触来设置的熔丝元件，其中，第一层以氧化物、氮化物或氧氮化物为主要成分；第二层具有导电性且以通过氧化或氮化显现绝缘性的物质为主要成分；通过在笫一层和笫二层中的一方或双方中通电而发生热，并且所述第二层的一部分或全部被氧化或氮化而电阻提高。本发明之一为熔丝元件，包括第一层；与笫一层一部分或全部接触而设置的第二层；选择性地与第一层一部分接触而设置的第三层，其特征是第一层以氧化物、氮化物或氧氮化物为主要成分；第二层具有导电性且以通过氧化或氮化显现绝缘性的物质为主要成分；第三层具有导电性且形成第一电极和第二电极；通过在笫一电极和笫二电极之间通电而发生热，并且所述第二层的一部分或全部被氧化或氮化而电阻提高。本发明之一为熔丝元件，包括笫一层；与第一层一部分或全部接触而设置的第二层；选择性地与第二层一部分接触而设置的第三层，其特征是笫一层以氧化物、氮化物或氧氮化物为主要成分；第二层具有导电性且以通过氧化或氮化显现绝缘性的物质为主要成分；第三层具有导电性且形成第一电极和笫二电极；通过在第一电极和第二电极之间通电而发生热，并且通过所述第二层的一部分或全部被氧化或氮化而电阻提高。在具有上述结构的本发明中，第一层优选具有导电性。在具有上述结构的本发明中，第一层优选包括铟锡氧化物、包含氧化硅的铟锡氧化物或氧化铟-氧化锌。在具有上述结构的本发明中，第二层优选包括铝、铋或锡。在具有上述结构的本发明中，优选的是，第一层以铟锡氧化物为主要成分，并且笫二层以铝为主要成分。本发明的熔丝元件可以安装在半导体装置中。本发明的熔丝元件优选配置为矩阵状。本发明的熔丝元件优选具有如下结构它们分别连接到晶体管并且该晶体管选择一个熔丝元件。注意，在本发明中，半导体装置是指具有包括半导体元件(晶体管或二极管等)的电路的装置。此外，也可以是指通过利用半导体特性而能够工作的所有装置。本发明的熔丝元件因为不需要为了确实进行绝缘的足够领域，所以可以使熔丝元件及具有该熔丝元件的半导体装置小型化。再者，因为通过熔丝元件被绝缘或高电阻化而不产生布线的变形，所以可以防止其他电路的特性的恶化以及起因于此的成品率的降低。本发明的熔丝元件可以通过利用TFT制造工序来形成，因此可以在与半导体装置的工作所需要的其他电路相同的衬底上形成。因为可以对使用本发明的熔丝元件的存储元件只写入一次，所以可以提供个体识别信息的可靠性高且安全性高的半导体装置。图1A和1B为表示本发明的熔丝元件的图。图2A至2C为表示形成在TFT衬底上的本发明的熔丝元件的图。图3为表示本发明的半导体装置的一个形式的图。图4为表示利用本发明的半导体装置的一个形式的图。图5为表示装有本发明的熔丝存储器的半导体装置的电路图。图6为表示装有本发明的熔丝存储器的半导体装置的电路图。图7A至7F为表示本发明的半导体装置的安装例子的图。图8A至8C为表示本发明的熔丝元件的图。具体实施例方式下面，关于本发明的实施方式将参照附图给予说明。但是，所属
技术领域：
的普通技术人员可以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。实施方式1参照图1A和1B而说明本发明的实施方式的一个例子。图1A所示的熔丝元件114具有在衬底110上的成为端子电极的端子电极层111、覆盖衬底110及端子电极层111上的一部分或全部来设置的笫一熔丝层112、以及在第一熔丝层112上的笫二熔丝层113。端子电极层lll隔离而设置。作为衬底110，使用具有绝缘性的衬底(绝缘衬底)。例如，可以使用玻璃衬底或塑料衬底等。在本实施方式中，作为衬底110，使用玻璃衬底。作为衬底110而使用的玻璃衬底并没有特定的限制，而可以是石英玻璃衬底、无碱玻璃衬底如硼硅酸玻璃衬底、或者铝硅酸玻璃衬底。此外，衬底110具有在制造工序中需要的耐热性并且在其表面上具有绝缘性，即可。因此，也可以使用在导电衬底或半导体衬底上形成有绝缘膜的衬底。首先，在衬底110上形成熔丝元件的端子电极层111。端子电极层111是导电物质，即可。端子电极层111优选通过利用低电阻的物质来设置，而且使用不阻碍在以后工序中进行的笫一熔丝层112以及第二熔丝层113的形成的物质。在此，例如使用钛，即可。接着，在村底110和端子电极层111上形成第一熔丝层112。作为第一熔丝层112，可以使用导电氧化物。典型的是，可以举出IT0(铟锡氧化物)、IZ0(含有氧化锌(Zn0)的铟氧化物)、Zn0(氧化锌)等。此外，也可以使用通过用靶的濺射法来形成的ITSO(含有氧化硅(Si02)的铟锡氧化物)。该靶是在IT0中含有2至10重量％的氧化硅的。注意，IZO是指通过用靶的溅射法来形成的氧化物导电材料。该靶是在氧化铟中含有2至20重量％的氧化锌的。此外，还可以使用将镓(Ga)掺杂在氧化锌中的导电材料、Sn02(氧化锡)、掺杂有氧化镓的氧化锌、摻杂有氧化铝的氧化锌、掺杂有氧化硅的氧化锌。作为形成方法，可以^吏用周知的形成方法。例如可以举出溅射法、CVD法、液滴喷射法等。在此，使用ITO作为笫一熔丝层112。接着，形成作为绝缘氧化物的前体的第二熔丝层113。第二熔丝层113使用通过氧化而显现绝缘性的导电物质来形成。例如，可以使用铝、锡、铋等。在此，使用铝来形成第二熔丝层113。端子电极层lll和第一熔丝层112彼此接触地层叠来形成。如此，制造熔丝元件114(参照图1A)。通过对如上所述制造的熔丝元件施加电压，来产生焦耳热。在此，作为端子电极层111使用钛，作为笫一熔丝层112使用IT0，作为笫二熔丝层113使用铝。因此，将笫一熔丝层112所包含的氧扩散在第二熔丝层113中，来使第二熔丝层113氧化。当施加电压时，使用恒压电源。这是因为如下缘故当在此使用恒流电源时，因为第一熔丝层112和笫二熔丝层113的电阻低，所以它们容易导通而短路，结果不发生足够的焦耳热。通过使用恒压电源渐渐地增加电流量来发生焦耳热，使笫二熔丝层113氧化而成为绝缘氧化物116。在此，绝缘氧化物116为氧化铝。此外，笫一熔丝层112的氧的含量减少，而它变成变质的第二层115。因此，其电阻变化，而不具有良好的导电性(参照图1B)。如上所说明，通过使用本发明，可以不进行连接破坏或熔丝熔毁而制造熔丝元件。因此，不需要现有技术所需要的为了进行绝缘的足够区域。因此，可以使熔丝元件小型化，并且也可以使具有该熔丝元件的半导体装置小型化。而且，因为不发生如进行连接破坏或熔丝熔毁时发生的布线变形，所以没有对熔丝元件以外的布线部的影响，可以防止特性的恶化或成品率的降低，结果提高可靠性。虽然在本实施方式中，使用具有氧的导电物质作为第一熔丝层112，且使用其氧化物成为绝缘物质的导电物质作为第二熔丝层113，但是本发明不局限于此，也可以使该层叠结构成为颠倒。就是说，可以使用其氧化物成为具有绝缘性的物质的导电物质作为第一熔丝层112，并且使用具有氧的导电物质作为笫二熔丝层113。然而，在此层叠结构中，有如下担心通过施加电压，在笫一熔丝层112中极容易导通，而发生短路。由此，需要保持足够的端子电极间隔。此外，虽然在本实施方式中，使端子电极层111与第一熔丝层112接触地形成，但是本发明不局限于此。例如，也可以使端子电极层lll与第二熔丝层113接触地形成(参照图8A和8C)。此外，也可以在形成笫一熔丝层112和笫二熔丝层113后形成端子电极层111(参照图8B和8C)。就是说，也可以在成为熔丝的两个层上形成端子电极层。根据本发明，可以通过使用TFT制造工序在绝缘衬底上形成小型熔丝元件。此外，因为不发生如现有的进行连接破坏或熔毁的熔丝元件所产生的布线变形，所以对熔丝元件以外的布线部的影响很少，结果可以防止特性的恶化或成品率的降低。此外，因为在熔丝存储元件中可以只写入一次，所以通过将本发明适用于ID芯片等，可以提供安全性高的半导体装置。实施方式2在本实施方式中，说明将适用本发明的熔丝存储元件安装在IC标签等能够进行无线通信的半导体装置中的形式。参照图3而说明本发明的半导体装置的结构的一个例子。本发明的半导体装置100包括运算处理电路101;存储电路102;天线103;电源电路104;解调电路105;以及调制电路106。运算处理电路101根据从解调电路105输入的信号，进行命令的分析、控制存储电路102、将向外部发送的数据输出到调制电路106等。存储电路102具有包括存储元件的电路；进行数据的写入/读取的控制电路。在存储电路102中至少存储有半导体装置本身的个体识别号码。个体识别号码被用于区别该半导体装置和其他半导体装置。此外，存储电路102具有选自如下存储器中的一种或多种有机存储器、DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)以及快闪存储器等。当将个体识别号码写入到能够重新写的快闪存储器等中时，容易进行重新写，并且在安全性上具有重大缺点。因此，当存储个体识别号码时，使用一次写入型ROM。在本实施方式中，作为一次写入型ROM,可以使用适用本发明的熔丝元件。天线103将从读取/写入器的天线107供给的载波转换成交流电信号。此外，由调制电路106施加负栽调制。电源电路104使用天线103所转换了的交流电信号来生成电源电压，并且将该电源电压供给给每个电路。解调电路105解调由天线103转换了的交流电信号，并且将被解调了的信号供给给运算处理电路101。调制电路106根据由运算处理电路101供给的信号，向天线103施加负载调制。读取/写入器的天线107将施加于天线103的负载调制作为载波来接收。此外，读取/写入器的天线107将载波发送到半导体装置100。注意，载波是指读取/写入器的天线107所发送/接收的电磁波，并且读取/写入器的天线107接收由调制电路106调制的载波。图6示出，将适用本发明的存储元件安装在存储电路102中且将该存储元件配置为矩阵状的结构。注意，虽然在图6中，只使用本发明的熔丝元件作为存储元件，但是本发明不局限于此。存储电路102也可以具有使用为了存储半导体装置100的个体识别信息的熔丝元件的笫一存储电路和使用其他存储器的第二存储电路。例如，当存储电储器的^二存储电路时，^以暂时存储运算处理电路ioi、所产;的数据等，结果提高半导体装置ioo的特性。图6示出，将本发明的存储元件配置为矩阵状的存储电路102的结构的一个例子。存储电路102包括将存储单元1021配置为矩阵状的存储单元阵列1023;具有列译码器1025、读取电路1026以及选择器1027的位线驱动电路1024;具有行译码器1030以及电平转移电路1031的字线驱动电路1029;具有写入电路等且进行与外部交换信息的接口1028。注意，图6所示的存储电路102的结构只是一个例子，所以还可以具有读出放大器、输出电路、緩冲器等其他电路，也可以将写入电路设置在位线驱动电路内。存储单元1021具有构成字线Wy(lSy^n)的笫一布线、构成位线B'(1^x^m)的第二布线、TFT1032、以及存储元件1033。存储元件1033相当于实施方式1所说明的熔丝元件114。下面，参照图5而说明对本发明的存储单元写入以及读取的工作。注意，在此，将"1"写入在存储单元中的状态设为第二状态(绝缘状态)，并且将"0"写入在存储单元中的状态设为笫一状态(导通状态)。首先，描述为了将"1"写入在存储单元1021中的电路工作的一个例子。通过选择存储单元1021的字线W。并且使电流流过位线B。，进行写入处理。就是说，利用字线W。而选择要写入的存储单元，并且对存储元件1033施加能够使存储元件1033从第一状态(导通状态)转移到笫二状态(绝缘状态)来实现绝缘或高电阻化的电压，即可。例如，使这种电压设为IOV。此时，关掉TFT502、TFT503以及TFT504，以便防止对其他存储单元中的存储元件506、存储元件507以及存储元件508进行写入。例如，优选使字线W,以及位线B,设为OV(基准电位)。通过在只选择字线W。时对位线B。施加为了使存储元件1033从笫一状态转移到第二状态的足够电压，可以获得"1"被写入在存储元件1033中的状态。下面，示出存储单元1021的读取处理的例子。作为读取处理，辨别"1"被写入在存储单元1021的存储元件1033中的第二状态(绝缘状态)或"0"被写入在存储单元1021的存储元件1033中的笫一状态(导通状态)，即可。将说明读取如下的情况"0"被写入在存储单元1021中的状态或"1"被写入在存储单元1021中的状态。通过选择字线W。，打开TFT1032。在此，在打开TFT1032的情况下，对位线B。施加预定电压。在此，预定电压为5V。此时，当存储元件1033为第一状态，就是导通状态时，电流流过存储单元1021中的接地的布线中，而位线B。的电压成为0V。反之，当存储元件1033为第二状态，就是绝缘(或者高电阻)状态时，电流不流过存储单元1021中的接地的布线中，而位线B。的电压维持在5V。如此，通过利用位线的电压，可以辨别"0"被写入或"1"被写入。如上所述，虽然本发明的熔丝元件可以进行写入处理以及读取处理，但是还可以制造安全性更高的熔丝存储器。例如，在本实施方式中，将写入时的位线的电压设为IOV，并且将读取时的位线的电压设为5V。假如只当初始设定时进行写入，采用如下结构，即可。即，只当初始设定时可以使位线的电压升压到IOV，并且在初始设定结束后不能使位线的电压升压到IOV。例如，采用只可以使位线的电压升压到7V的结构，即可。当使位线的电压升压时，使用电荷泵电路(chargepumpcircuit)等，即可。下面，参照图2A而说明本发明的半导体装置的制造工序。注意，虽然图2A只表示适用本发明而制造的TFT部以及熔丝元件部的截面图，但是本发明不局限于此，也可以根据需要而具有其他层。作为衬底200，可以使用具有绝缘性的物质的玻璃衬底。此外，也可以使用挠性衬底的塑料衬底。也可以使用石英衬底等。当使用玻璃衬底时，对其面积或形状没有大限制。因此，当例如使用一边为一米以上且矩形状的衬底作为衬底200时，可以大幅度提高成品率。跟使用圆形单晶硅衬底的情况相比，这是很大的优点。此外，因为当衬底200为塑料衬底时，它是薄型、轻量且能够折弯，所以它优越于设计性且容易加工为柔性形状。此外，它优越于耐冲击性，容易将它贴在各种物品上或嵌入在各种物品中，可以在多种多样的领域中有效地应用。此外，当衬底200为塑料衬底时，需要使用能够承受制造工序时的处理温度的耐热性塑料。优选的是，在玻璃衬底上设置剥离层并且在剥离层上设置TFT之后，使该TFT剥离，将剥离的TFT设置在塑料衬底上。在衬底200上形成第一绝缘层201。笫一绝缘层201防止杂质从衬底200侵入。通过溅射法或等离子体CVD法等并且利用包括硅氧化物或硅氮化物的层的单层或叠层，来形成笫一绝缘层201。硅氧化物材料是指包括硅(Si)和氧(0)的物质，相当于氧化硅、含有氮的氧化硅(氧氮化硅)等。硅氮化物材料是指包括硅和氮(N)作为主要成分的物质，相当于氮化硅、包括氧的氮化硅(氮氧化硅)等。注意，当不需要时，也可以不设置绝缘层201。在此，使用氧氮化硅形成绝缘层201。接着，在第一绝缘层201上形成半导体层202。作为半导体层202使用硅。当形成半导体层202时，可以使用以硅烷为代表的半导体材料气体。可以使用通过LPCVD法、等离子体CVD法、气相生长法或溅射法形成的非晶半导体膜作为半导体层202。再者，也可以使用通过利用光能或热能使该非晶半导体膜晶化的多晶半导体膜、或者半非晶半导体(Semi-AmorphousSemiconductor,以下称为SAS)膜等，并且使膜厚度设为25至200nm(优选为50至150nm)，即可。注意，微晶半导体(microcrystallinesemiconductor)也包含在SAS。在此，形成图案化的通过激光辐照晶化的多晶半导体膜。接着，通过利用离子注入法等将杂质元素引入在半导体层202中。要引入的杂质元素为具有与TFT的导电类型相反的导电类型的杂质元素。就是说，对n型TFT引入赋予p型的杂质元素，而对p型TFT引入赋予n型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(A1)、或镓(Ga)等。该工序被称为沟道掺杂。通过进行沟道掺杂，可以控制TFT的阈值。接着，在半导体层202上形成第二绝缘层203。可以通过利用与第一绝缘层相同的材料，来形成笫二绝缘层。就是说，通过溅射法或等离子体CVD法等并且使用氧化硅、氧氮化硅、氮氧化硅、氮化硅等，来形成第二绝缘层203，即可。在此，使用氧氮化硅而形成。接着，形成第一层204。笫一层204可以为单层或叠层。当以单层形成第一层204时，可以使用由选自钛(Ti)、鴒(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(0s)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)、铜(Cu)、硅(Si)、锗(Ge)中的元素、或以上述元素为主要成分的合金材料或者化合物材料构成的膜等。在此，在钽(Ta)上层叠钨(W)来形成图案化的层叠结构。接着，通过在形成绝缘层之后进行干烛刻，来形成侧壁205。作为绝缘层，使用以氧化硅为主要成分的绝缘层。此外，除了氧化硅以外，还可以使用氧氮化硅或氮氧化硅。当形成时使用的材料及方法与第一绝缘层201以及第二绝缘层203同样。通过对形成在整个面上的绝缘层进行干蚀刻，来形成侧壁205。侧壁205为形成在第一层204的侧壁上的绝缘层。接着，在形成侧壁205的状态下，将杂质引入半导体层202中。通过在存在有侧壁205的状态下利用离子注入法引入杂质，在半导体层202的杂质区中形成浓度不同的两个区域。就是说，在与侧壁205重叠的区域中的半导体层202成为低浓度杂质区207，在与侧壁205不重叠的区域中的半导体层202成为高浓度杂质区208。在此，例如可以以5x1019至5x1027(^3程度的浓度添加磷(P)作为杂质元素，来形成n型TFT。此外，也可以添加呈现p型的杂质元素，来形成p型TFT。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。注意，与第一层重叠的区域成为沟道形成区206。此外，虽然本实施方式示出通过在形成侧壁之后引入杂质元素来形成LDD区的情况，但是也可以通过在形成侧壁之前引入杂质(轻掺杂)，并且在形成侧壁之后再度引入杂质(重掺杂)，来形成低浓度杂质区。在此情况下，当轻掺杂时，控制离子的加速电压等，以便减少要添加的杂质数量，并且当重掺杂时，通过利用形成高浓度杂质区程度的条件，来引入杂质，即可。在n型TFT中，当轻掺杂及重掺杂时都引入赋予n型的杂质。接着，形成第三绝缘层209。通过使用与笫一绝缘层201及第二绝缘层203同样的材料，来形成第三绝缘层209。接着，形成第四绝缘层210。可以通过使用与第一绝缘层201等同样的材料以及同样的方法，来形成笫四绝缘层210，但是更优选的是，通过涂布法等并且使用以聚酰亚胺、丙烯等为代表的有机材料，来形成。接着，在第三绝缘层209和第四绝缘层210中形成开口部。通过使用干蚀刻法并且利用适合于被开口层的材料的蚀刻条件，来形成开口部。使半导体层202的高浓度杂质区208露出地进行蚀刻。在形成开口部之后，形成第二层211。通过使用与第一层204同样的材料、同样的方法，来形成第二层211。在此，形成熔丝元件。首先形成熔丝元件的端子电极212。可以与第一层204等同样地形成熔丝元件的端子电极212。在此，既可以与第二层211同样地形成端子电极212,又可以作为与第二层211相同的层而形成。在此，〗吏用钬而形成。接着，形成笫一熔丝层213和第二熔丝层214。第一熔丝层213和笫二熔丝层214相当于实施方式1中的第一熔丝层112和第二熔丝层113。第一熔丝层213为导电氧化物，并且第二熔丝层214使用成为形成绝缘氧化物的前体的物质。在此，作为第一熔丝层213使用IT0，并且作为笫二熔丝层214使用铝。通过连续地层叠形成第一熔丝层213和第二熔丝层214，可以形成本发明的熔丝元件。此外，这些层叠顺序也可以为相反。就是说，也可以通过使用成为形成绝缘氧化物的前体的物质作为笫一熔丝层213，并且使用导电氧化物作为第二熔丝层214，来形成。但是，更优选的是，使用导电氧化物作为第一熔丝层213,并且使用成为形成绝缘氧化物的前体的物质作为第二熔丝层214。如上所说明那样制造的TFT和熔丝元件被形成在相同衬底上的元件中，可以通过利用TFT选择性地使所希望的熔丝元件绝缘或高电阻化。图5表示本实施方式所说明其制造方法的对TFT和熔丝元件的电路图的一部分。在图5中，将装有一个TFT的每个熔丝元件配置为矩阵状。通过采用这种结构，可以利用TFT选择性地使熔丝存储器绝缘或高电阻化。注意，本发明不局限于此。例如，如图2B所示，可以利用相同工序并且使用与用作TFT的栅电极的第一层相同的层，来形成熔丝元件。如图2C所示，还可以利用相同工序并且使用与用作TFT的源电极及漏电极的第二层相同的层，来形成熔丝元件。如上所述，根据本发明，可以通过利用TFT制造工序在绝缘衬底上制造小型熔丝元件。此外，因为不像进行连接破坏或熔毁的现有熔丝那样发生布线的变形，所以没有对熔丝部以外的布线部的影响，而可以防止特性的恶化或成品率的降低。此外，因为在使用熔丝元件的存储器中可以只写入一次，所以通过将本发明使用于ID芯片等的存储电路，可以提供安全性高的半导体装置。实施方式3适用本发明的半导体装置100通过利用其能够发送及接收电磁波的功能，而可以使用于各种物品和各种系统。所述物品例如是钥匙(参照图7A)、纸币、硬币、有价证券类、无记名债券类、证书类(驾驶执照、居民证等，参照图7B)、书籍类、容器类(实验室器亚等，参照图7C)、包装容器类(包装纸、瓶子等，参照图7E和7F)、存储介质(唱片、录像磁带等)、交通工具类(自行车等)、装饰品(包、眼镜等，参照图7D)、食品类、衣服、生活用品类、以及电子设备(液晶显示装置、EL显示装置、电视机、便携式终端等)等。本发明的半导体装置通过贴附或嵌入在如上所述的各种形状的物品的表面而被固定。此外，系统指的是货物管理系统、鉴定系统、流通系统等。通过使用本发明的半导体装置，可以谋求实现系统的高功能化、多功能化、以及高附加价值化。本实施方式可以与其他实施方式自由组合。本说明书根据2006年7月7日在日本专利局受理的日本专利申请编号2006-188417而制作，所述申请内容包括在本说明书中。权利要求1.一种熔丝元件，包括包括含有氧的化合物的第一层；以及具有导电性的第二层，其中，所述第一层至少部分地与所述第二层接触，并且，为了使所述第二层的电阻提高，所述第二层的一部分由于在所述第一层和所述第二层中的至少一方中通电而发生的热能够氧化。2.根据权利要求l所述的熔丝元件，其中所述含有氧的化合物是氧化物。3.根据权利要求1所述的熔丝元件，其中所述含有氧的化合物是氧氮化物。4.根据权利要求1所述的熔丝元件，其中所述第一层具有导电性。5.根据权利要求1所述的熔丝元件，其中所述第一层至少包括选自铟锡氧化物、包含氧化硅的铟锡氧化物和氧化铟-氧化锌中的一种。6.根据权利要求l所述的熔丝元件，其中所述第二层至少包括选自铝、铋和锡中的一种。7.根据权利要求1所述的熔丝元件，其中所述第一层主要包括铟锡氧化物，并且所述第二层主要包括铝。8.—种包括根据权利要求1所述的熔丝元件的半导体装置。9.一种包括根据权利要求1所述的熔丝元件的存储电路。10.根据权利要求9所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。11.根据权利要求10所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。12.—种包括根据权利要求9所述的存储电路的半导体装置。13.—种熔丝元件，包括包括含有氮的化合物的第一层；以及具有导电性的第二层，其中，所述第一层至少部分地与所述第二层接触，并且，为了使所述笫二层的电阻提高，所述第二层的一部分由于在所述第一层和所述第二层中的至少一方中通电而发生的热能够氮化。14.根据权利要求13所述的熔丝元件，其中所述含有氮的化合物是氮化物。15.根据权利要求13所述的熔丝元件，其中所述含有氮的化合物是氧氮化物。16.根据权利要求13所述的熔丝元件，其中所述第一层具有导电性。17.根据权利要求13所述的熔丝元件，其中所述第二层至少包括选自铝、铋和锡中的一种。18.—种包括根据权利要求13所述的熔丝元件的半导体装置。19.一种包括根据权利要求13所述的熔丝元件的存储电路。20.根据权利要求19所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。21.根据权利要求20所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。22.—种包括根据权利要求19所述的存储电路的半导体装置。23.—种熔丝元件，包括包括含有氧的化合物的第一层；具有导电性的笫二层；以及部分地接触于所述笫一层的笫三层，其中，所述第二层至少部分地与所述第一层接触，并且，所述笫三层具有导电性，并且，所述笫三层包括第一电极和第二电极，并且，为了使所述笫二层的电阻提高，所述第二层的一部分由于在所述第一电极和所述第二电极中通电而发生的热能够氧化。24.根据权利要求23所述的熔丝元件，其中所述含有氧的化合物是氧化物。25.根据权利要求23所述的熔丝元件，其中所述含有氧的化合物是氧氮化物。26.根据权利要求23所述的熔丝元件，其中所述第一层具有导电性。27.根据权利要求23所述的熔丝元件，其中所述第一层至少包括选自铟锡氧化物、包含氧化硅的铟锡氧化物和氧化铟-氧化锌中的一种。28.根据权利要求23所述的熔丝元件，其中所述第二层至少包括选自铝、铋和锡中的一种。29.根据权利要求23所述的熔丝元件，其中所述第一层主要包括铟锡氧化物，并且所述第二层主要包括铝。30.—种包括根据权利要求23所述的熔丝元件的半导体装置。31.—种包括根据权利要求23所述的熔丝元件的存储电路。32.根据权利要求31所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。33.根据权利要求32所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。34.—种包括根据权利要求31所述的存储电路的半导体装置。35.—种熔丝元件，包括包括含有氮的化合物的笫一层；具有导电性的第二层；以及部分地接触于所述第一层的第三层，其中，所述第二层至少部分地与所述笫一层接触，并且，所述第三层具有导电性，并且，所述第三层包括第一电极和第二电极，并且，为了使所述第二层的电阻提高，所述第二层的一部分由于在所述第一电极和所述第二电极中通电而发生的热能够氮化。36.根据权利要求35所述的熔丝元件，其中所述含有氮的化合物是氮化物。37.根据权利要求35所述的熔丝元件，其中所述含有氮的化合物是氧氮化物。38.根据权利要求35所述的熔丝元件，其中所述笫一层具有导电性。39.根据权利要求35所述的熔丝元件，其中所述第二层至少包括选自铝、铋和锡中的一种。40.—种包括根据权利要求35所述的熔丝元件的半导体装置。41.一种包括根据权利要求35所述的熔丝元件的存储电路。42.根据权利要求41所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。43.根据权利要求42所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。44.一种包括根据权利要求41所述的存储电路的半导体装置。45.—种熔丝元件，包括包括含有氧的化合物的第一层；具有导电性的笫二层；以及部分地接触于所述第二层的第三层，其中，所述笫二层至少部分地与所述第一层接触，并且，所述第三层具有导电性，并且，所述第三层包括第一电极和第二电极，并且，为了使所述第二层的电阻提高，所述笫二层的一部分由于在所述第一电极和所述第二电极中通电而发生的热能够氧化。46.根据权利要求45所述的熔丝元件，其中所述含有氧的化合物是氧化物。47.根据权利要求45所述的熔丝元件，其中所述含有氧的化合物是氧氮化物。48.根据权利要求45所述的熔丝元件，其中所述第一层具有导电性。49.根据权利要求45所述的熔丝元件，其中所述第一层至少包括选自铟锡氧化物、包含氧化硅的铟锡氧化物和氧化铟-氧化锌中的一种。50.根据权利要求45所述的熔丝元件，其中所述笫二层至少包括选自铝、铋和锡中的一种。51.根据权利要求45所述的熔丝元件，其中所述第一层主要包括铟锡氧化物，并且所述第二层主要包括铝。52.—种包括根据权利要求45所述的熔丝元件的半导体装置。53.—种包括根据权利要求45所述的熔丝元件的存储电路。54.根据权利要求53所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。55.根据权利要求54所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。56.—种包括根据权利要求53所述的存储电路的半导体装置。57.—种熔丝元件，包括包括含有氮的化合物的第一层；具有导电性的第二层；以及部分地接触于所述第二层的第三层，其中，所述笫二层至少部分地与所述第一层接触，并且，所述笫三层具有导电性，并且，所述第三层包括第一电极和笫二电极，并且，为了使所述第二层的电阻提高，所述第二层的一部分由于在所述第一电极和所述第二电极中通电而发生的热能够氮化。58.根据权利要求57所述的熔丝元件，其中所述含有氮的化合物是氮化物。59.根据权利要求57所述的熔丝元件，其中所述含有氮的化合物是氧氮化物。60.根据权利要求57所述的熔丝元件，其中所述第一层具有导电性。61.根据权利要求57所述的熔丝元件，其中所述第二层至少包括选自铝、铋和锡中的一种。62.—种包括根据权利要求57所述的熔丝元件的半导体装置。63.—种包括根据权利要求57所述的熔丝元件的存储电路。64.根据权利要求63所述的存储电路，还包括多个所述熔丝元件，其中所述多个熔丝元件配置为矩阵状。65.根据权利要求64所述的存储电路，其中晶体管连接到所述熔丝元件中的一个。66.—种包括根据权利要求63所述的存储电路的半导体装置。全文摘要本发明的目的在于制造一种利用由于通电的两个层的反应的熔丝元件。通过利用由氧化物或氮化物构成的第一层、以及通过氮化或氧化实现高电阻化的第二层，来制造第一层和第二层彼此接触的熔丝元件。例如，通过使用铟锡氧化物作为第一层并且使用铝作为第二层，来制造熔丝元件。通过对第一层和第二层施加电压来发生焦耳热，在铟锡氧化物中的氧侵入铝中，铝变化为氧化铝，来显现绝缘性。可以通过利用与TFT形成工序同样的工序，来制造该熔丝元件。文档编号H01L23/525GK101101905SQ20071012830公开日2008年1月9日申请日期2007年7月6日优先权日2006年7月7日发明者秋元健吾申请人:株式会社半导体能源研究所