专利名称：制作快闪存储器的方法
技术领域：
本发明提供一种快闪存储器的制作方法，尤指 一种利用硅保护层以改善 存储器的结构与操作品质的快闪存储器制作方法。
背景技术：
非易失性存储器具有可重复抹除与读写的特性，加上传输快速、低耗电， 所以应用层面非常广泛，已成为许多信息、通讯及消费性电子产品中的必要 元件。然而，为了提供轻巧及高品质的电子元件产品，提升非易失性存储器 的元件集成度与品质便成为当前信息产业与存储器制造业发展的重点。依照单位存储单元储存的数据位数，非易失性存储单元又可区分为单一位储存(single-bit storage )非易失性存储器与双位储存(dual-bit storage )非 易失性存储器，其中常见的双位储存非易失性存储器例如有分离栅极式硅-氧化硅-氮化硅-氧化硅-硅型(Silicon-Oxide-Nitride-Oxide-Silicon, SONOS ) 存储器以及分离栅极式金属-氧化硅-氮化硅-氧化硅-硅型(Metal-Oxide-Nitride-Oxide-Silicon, MONOS)存储器等。由于分离栅极式SONOS 型存储器与分离栅极式MONOS型存储器的单位存储单元能储存二位的信 息，因此相较于一般单一位储存非易失性存储器而言，可储存更大量的信息， 已逐渐成为非易失性存储器的主流。请参考图1至图2，图1至图2为公知制作一分离栅极式快闪存储器10 的工艺示意图。首先如图l所示，提供一半导体基底12，然后于半导体基底 12表面形成一氧化层14，接着经由数道沉积、光刻及蚀刻等工艺，于半导 体基底12表面形成多个堆迭结构28，由下至上依序包含浮置栅极16、介电 层18、控制栅极20、金属硅化物层22与硬掩模层24。其中，金属硅化物层 22 —般为硅化鴒(tungsten silicide, WSi)材料，且金属硅化物层22与多 晶硅材料构成的控制栅极20可视为分离栅极式快闪存储器IO的字线。由于 字线在分离栅极式快闪存储器10的写入、抹除和读取速度上扮演了相当关 键的角色，然而以上述方法所制作的金属硅化物层22却具有不可忽视的片
电阻(sheet resistance )问题，因此公知技术亦针对片电阻问题提出了改良方 法，例如在形成堆迭结构28之后进行适当的热工艺而改变硅原子与鵠原子 在结构内的分布，以达到降低片电阻的目的。因此，根据公知方法，在形成堆迭结构28之后，会进行一热工艺以使 堆迭结构28的表面氧化而形成氧化层26。然而，如图2所示，不适当的热 工艺会向内吃掉部分金属硅化物层22，并且使堆迭结构28的侧壁产生异常 氧化情形，例如造成金属硅化物层22侧壁表面的氧化层26具有较大的厚度。 在此情况下，若金属硅化物层22的厚度太厚，或者存储单元的集成度较大， 亦即高宽比(aspect ratio )较大时，则可能导致热工艺所产生的氧化层26太 厚且具有不规则形状，使得相邻堆迭结构28间产生孔隙(void),造成后续 工艺中的材料无法有效填入堆迭结构28间的区域，并且发生水气渗入孔隙 中而影响分离栅极式快闪存储器10的可信赖性。此外，热工艺后会使金属 硅化物层22的粘着性较低，产生字线剥离(peel off)的疑虑。由上述可知，虽然公知技术尝试以热工艺来改善字线片电阻的问题，然 而不适当的热工艺却会导致如孔隙、金属硅化物层22氧化或者氮化导致字 线剥离及其片电阻急遽增加与信赖性低等问题，所以必须花费相当的时间才 能找到适当的热工艺参数以达到改良存储器品质的目的，非常不经济。因此 如何以简单的方法制作出具有低片电阻的快闪存储器，亦能避免上述因热工 艺所产生的其他问题，以改善分离栅极式快闪存储器的整体操作效能和可信 赖性，仍为业界亟待解决的重要议题。发明内容本发明的主要目的，在于提供一种利用硅保护层以改善存储器操作效能 的快闪存储器的制作方法。根据本发明的权利要求，是提供一种制作快闪存储器的方法，首先提供 一半导体基底，然后依序于半导体基底表面形成一浮置栅极介电层、 一浮置 栅极材料层、 一介电层、 一控制栅极材料层、 一金属硅化物层以及一硬掩模 层，再图案化硬掩模层，使硬掩模层具有一控制栅极图案。接着移除没有被 图案化的硬掩模层覆盖的部分金属硅化物层、控制栅极材料层、介电层以及 浮置栅极材料层，以形成一堆迭结构，然后在半导体基底上形成一硅保护层， 覆盖堆迭结构表面，最后再进行一热工艺。根据本发明的权利要求，另提供一种制作快闪存储器的方法。首先提供 一半导体基底，然后依序于半导体基底表面形成一浮置栅极介电层、 一浮置 栅极材料层、 一介电层、 一控制栅极材料层、 一金属硅化物层以及一硬掩模 层，再图案化硬掩模层，使其具有一控制栅极图案。接着移除未被图案化的 硬掩模层覆盖的部分金属硅化物层与控制栅极材料层，直至暴露出介电层， 使控制栅极材料层形成一控制栅极。然后于半导体基底上形成一硅保护层， 覆盖金属硅化物层与控制栅极的侧壁表面，再进行一热工艺。由于本发明是在金属硅化物层的侧壁表面先形成硅保护层，再进行热工 艺而使硅保护层氧化形成氧化层，可以有效保护金属硅化鴒层的结构，避免 金属硅化鴒层在后续工艺中受到侵蚀或损害而影响到存储器的操作效能，并 避免金属硅化钨层异常氧化，同时在热工艺中改善硅/鴒分布比例和字线片电 阻问题。
图1至图2为公知制作分离栅极式快闪存储器的工艺示意图；图3至图8为本发明制作快闪存储器方法的第一实施例的工艺示意图；图9至图14为本发明制作快闪存储器方法的第二实施例的工艺示意图。主要元件符号说明10快闪存储器14氧化层18介电层22金属硅化物层26氧化层50快闪存储器54浮置栅极介电层58介电层58b氮化层62金属硅化物层66、 88 硅保护层70 各向异性蚀刻工艺12 半导体基底16 浮置栅极20 多晶硅层24 硬掩模层28 堆迭结构52 半导体基底56 浮置栅极材料层58a、 58c 氧化层60 控制栅极材料层64 硬掩模层68、 92、 93、 95 氧化层72 ^未除棚-极介电层74字线介电层 76 源极784未除栅才及 80 字线栅极82、 90、 91堆迭结构 84 浮置栅极86控制栅极 87 控制栅极图案具体实施方式
请参考图3至图8,图3至图8为本发明制作一快闪存储器50的方法的 第一实施例的工艺示意图。本发明快闪存储器50是为一分离栅极式快闪存 储器。首先，如图3所示，提供一半导体基底52，其可为硅基底。然后进行 一氧化工艺，于半导体基底52表面形成一氧化层，作为浮置栅极介电层54。 接着，依序于半导体基底52表面形成一浮置栅极材料层56、 一介电层58、 一控制栅极材料层60、 一金属硅化物层62以及一硬掩模层64，其中浮置栅 极材料层56与控制栅极材料层60优选包含多晶硅材料层，金属硅化物层62 可包含硅化鴒材料，硬掩模层64可包含氮化硅材料，而介电层58优选包含 氧化硅/氮化硅/氧化硅(oxide-nitride-oxide， ONO)介电材料。此外，在形 成介电层58以前，可先进行一光刻暨蚀刻工艺以移除部分浮置栅极材料层 56而定义出浮置栅极的部分图案(图未示)。接着，请参考图4,图案化硬掩模层64，然后以硬掩模层64当作蚀刻 掩模，移除没有被图案化的硬掩模层64覆盖的部分金属硅化物层62、控制 栅极材料层60、介电层58以及浮置栅极材料层56，以形成堆迭结构82,而 剩下的浮置栅极材料层56与控制栅极材料层60则分别形成浮置栅极84与 控制栅极86。请参考图5,于半导体基底52表面形成一硅保护层66,顺应性地覆盖 堆迭结构82以及浮置栅极介电层54,其制成方式包含炉管沉积、化学气相 沉积或外延成长方法，其中以炉管沉积方法以及化学气相沉积方法形成硅保 护层66优选，其工艺温度为600°C以下。硅保护层66可包含外延、多晶硅 材料或非晶硅材料。然后如图6所示，在900至1050°C的工艺温度下进行 一热工艺，以调整金属硅化物层62的电性品质，进而降低字线的片电阻。 在此热工艺中，硅保护层66亦被氧化而形成一氧化层68。然后，请参考图7，进行一各向异性蚀刻工艺70，移除位于浮置栅极介 电层54表面上的残留硅保护层66与氧化层68,以避免相邻堆迭结构82之
间发生电性连接。请参考图8，之后可于半导体基底52表面形成抹除栅极介 电层72、源极76、字线介电层74以及抹除栅极78和字线栅极80，便完成 快闪存储器50的主要元件的制作。图9至图12为本发明制作快闪存储器方法的第二实施例的工艺示意图， 为便于说明，图9至11是沿用图3至图8的部分元件符号，以表示相同的 元件。请参考图9，其中图9是接续图3的工艺，在半导体基底52表面依序 制作浮置栅极材料层56、介电层58、控制栅极材料层60、金属硅化物层62 以及硬掩模层64,其中介电层58为ONO介电层，由下至上依序包含氧化 硅层58a、氮化硅层58b及氧化硅层58c。然后如图9所示，进行一光刻暨 蚀刻工艺以图案化硬掩模层64,使其具有至少一控制栅极图案87。然后， 利用图案化硬掩模层64当作蚀刻掩模，并以介电层58之上层氧化层58c当 作蚀刻停止层，对金属硅化物层62与控制栅极材料层60进行一蚀刻工艺， 直至暴露出氧化硅层58c。请参考图10，于半导体基底52表面全面形成一硅保护层88,覆盖图案 化硬掩模层64、金属硅化物层62与控制栅极86表面，同时覆盖氧化硅层 58c之上表面。硅保护层88的形成方法包含炉管沉积、化学气相沉积或外延 成长工艺，因此硅保护层88的材料可包含外延、多晶硅材料或非晶硅材料。 然后如图ll所示，进行一热工艺，以改变金属硅化物层62内部的硅原子与 钨原子的分布比例，降低金属硅化物层62或字线的片电阻，此外，在此热 工艺中，硅保护层88亦会氧化形成一氧化层92。接着如图12所示，进行一 各向异性蚀刻工艺，移除没有被图案化硬掩模层64覆盖的部分介电层58与 浮置栅极材料层56,以形成堆迭结构90。上述蚀刻工艺亦会移除部分氧化 层9以及图案化硬掩模层64,而在堆迭结构90中剩下的浮置栅极材料层56 即形成浮置栅极84。之后，可继续在半导体基底52上制作浮置栅极介电层、 字线介电层、抹除栅极、字线栅极以及各电子元件对应的接触插塞等元件， 其元件结构相似于本发明第一实施例所述者，不在此赘述。值得注意的是，在本发明的第二实施例中，亦可在形成硅保护层88以 后，先进行各向异性蚀刻工艺定义出浮置栅极84，再进行热工艺来调整金属 硅化物层62的品质，并且氧化剩下的硅保护层88以形成一氧化层92。如图 13所示，在完成图10的形成硅保护层88工艺之后，进行一各向异性蚀刻工 艺，移除没有被图案化硬掩模层64覆盖的部分介电层58与浮置栅极材料层56,以形成堆迭结构91。上述蚀刻工艺亦会移除部分硅保护层88以及图案 化硬掩模层64，而在堆迭结构91中剩下的浮置栅极材料层56即形成浮置栅 极84。然后如图14所示，进行一热工艺，以降低字线片电阻并且氧化剩下 的硅保护层88以形成一氧化层93，同时在浮置栅极84的侧壁亦形成一薄氧 化层95。根据本发明的第二实施例，是在定义出浮置栅极84的图案以前，先在 控制栅极86与图案化的金属硅化物层62的侧壁表面形成硅保护层88，待热 工艺之后，才蚀刻定义出浮置栅极84，其优点包括之后形成的浮置栅极84 具有较大的临界尺寸(critical dimension, CD)，进而提高浮置栅极84与字 线(控制栅极86)的耦合值(coupling ratio, CR)。此外，浮置栅极介电层 54并没有暴露于热工艺中，所以本实施例的方法可以维持浮置栅极介电层 54的良好品质。相较于公知技术，本发明制作快闪存储器的方法是在控制栅极与金属硅 化物层的侧壁表面先形成一层薄硅保护层，再进行热工艺来改善金属硅化物 层的电性品质，因此热工艺并不会侵蚀金属硅化物层，能保护金属硅化物层 在后续如灰化或湿蚀刻等工艺中受到损害，可确保本发明快闪存储器具有尺 寸均匀的字线结构，并避免公知技术中金属硅化物层的异常氧化现象以及随 之而来的孔隙与湿气问题。由上述可知，本发明提供了以简单工艺制作出结 构与品质良好，且具有高信赖性的快闪存储器的方法。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种制作快闪存储器的方法，其包含提供一半导体基底；依序在该半导体基底表面形成一浮置栅极介电层、一浮置栅极材料层、一介电层、一控制栅极材料层、一金属硅化物层以及一硬掩模层；图案化该硬掩模层，使该硬掩模层具有一控制栅极图案；移除未被图案化的该硬掩模层覆盖的部分该金属硅化物层、该控制栅极材料层、该介电层以及该浮置栅极材料层，以形成一堆迭结构；在该半导体基底上形成一硅保护层，覆盖该堆迭结构表面；以及进行一热工艺。
2. 如权利要求1的方法，其中形成该硅保护层的方法包含一炉管沉积 工艺、 一化学气相沉积工艺、或一外延成长工艺。
3. 如权利要求2的方法，其中该炉管沉积工艺以及该化学气相沉积工 艺的温度是小于600°C。
4. 如权利要求l的方法，其中该硅保护层包含多晶硅或非晶硅材料。
5. 如权利要求1的方法，其另包含在进行该热工艺之后，移除覆盖在 该浮置栅极介电层表面上残留的该硅保护层。
6. 如权利要求5的方法，其中移除残留的该硅保护层的方法包含一各 向异性蚀刻工艺。
7. 如权利要求l的方法，其另包含下列步骤 在该半导体基底的部分表面形成一源极，设在该堆迭结构的一侧；在该堆迭结构两侧的该半导体基底上分别形成一抹除栅极介电层与一 字线栅极介电层；以及在该抹除栅极介电层与该字线栅极介电层上分别形成一抹除栅极与一 字线栅极。
8. 如权利要求1的方法，其中该控制栅极材料层与该浮置栅极材料层 分别包含多晶硅材料。
9. 如权利要求l的方法，其中该金属硅化物层包含硅化鸽材料。
10. 如权利要求l的方法，其中该热工艺是用来降低该金属硅化物层的 片电阻，并且氧化该硅保护层以形成一氧化层。
11. 一种制作快闪存储器的方法，其包含 提供一半导体基底；依序在该半导体基底表面形成一浮置栅极介电层、 一浮置栅极材料层、 一介电层、 一控制栅极材料层、 一金属硅化物层以及一硬掩模层；图案化该硬掩模层，使该硬掩模层具有一控制栅极图案；移除未被图案化的该硬掩模层覆盖的部分该金属硅化物层与该控制栅 极材料层，直至暴露出该介电层，以使该控制栅极材料层形成一控制栅极；在该半导体基底上形成一硅保护层，覆盖该金属硅化物层与该控制栅极的侧壁表面；以及 进行一热工艺。
12. 如权利要求11的方法，另包含在进行该热工艺之后，进行一各向 异性蚀刻工艺，以移除未被图案化的该硬掩模层覆盖的该介电层以及该浮置 栅极材料层，以使该浮置栅极材料层形成一浮置栅极。
13. 如权利要求11的方法，其中形成该硅保护层的方法包含一炉管沉 积工艺、 一化学气相沉积工艺、或一外延成长方法。
14. 如权利要求13的方法，其中该炉管沉积工艺以及该化学气相沉积 工艺的温度是小于600°C。
15. 如权利要求ll的方法，其中该介电层是由一氧化硅层、 一氮化硅、 以及一氧化硅上下堆迭构成。
16. 如权利要求15的方法，其中移除未被图案化的该硬掩模层覆盖的 部分该金属硅化物层与该控制栅极材料层的步骤包含一蚀刻工艺，且该蚀刻 工艺是以该介电层之上层氧化硅层当作 一蚀刻停止层。
17. 如权利要求ll的方法，其中该硅保护层包含多晶硅或非晶硅材料。
18. 如权利要求11的方法，其中该控制栅极材料层与该浮置栅极材料 层分别包含多晶硅材料。
19. 如权利要求ll的方法，其中该金属硅化物层包含硅化鴒材料。
20. 如权利要求11的方法，其中该热工艺是用来降低该金属硅化物层 的片电阻，并且氧化该硅保护层以形成一氧化层。
21. 如权利要求11的方法，另包含在进行该热工艺之前，进行一各向 异性蚀刻工艺，以移除未被图案化的该硬掩模层覆盖的该介电层以及该浮置 栅极材料层，以使该浮置栅极材料层形成一浮置栅极。
全文摘要
本发明提供一种制作快闪存储器的方法，包含依序于一半导体基底表面形成浮置栅极介电层、浮置栅极材料层、介电层、控制栅极材料层、金属硅化物层以及硬掩模层，然后图案化硬掩模层，再移除未被硬掩模层覆盖的金属硅化物层、控制栅极材料层、介电层以及浮置栅极材料层而形成一堆迭结构，接着形成一硅保护层覆盖堆迭结构表面，再进行一热工艺。
文档编号H01L21/02GK101399205SQ20071015316
公开日2009年4月1日 申请日期2007年9月28日 优先权日2007年9月28日
发明者杨立民, 王炳尧, 罗朝元 申请人:力晶半导体股份有限公司