半导体器件的制造方法

专利名称：半导体器件的制造方法
技术领域：
本发明涉及采用凸点的芯片尺寸封装所适用的半导体器件制造 方法。
背景技术：
已经提出了各种类型的半导体芯片的封装结构。例如，伴随着 封装件的小型化，己经提出了称为"芯片尺寸封装件"的结构。在"芯 片尺寸封装件"结构中，在半导体芯片的器件形成表面的钝化层(保 护层)上形成再配线(即，用于封装的配线)。
在上述芯片尺寸封装件中，提出了下面的方法(例如，参见专
利文献JP-A-9-64049):艮卩，例如通过使用接合线在半导体芯片的电 极片上形成凸点，形成与这些凸点连接的再配线，从而形成封装件(半 导体器件)。
然而，在与上述专利文献(JP-A-9-64049)相关的方法中，在形 成与由焊接线形成的凸点连接的再配线的情况下，存在这样的问题， 即需要使凸点的高度齐平。
例如，通过以下方式形成由接合线制成的凸点例如使用接合
装置将接合线与电极片连接，并且在以连续方式连接操作之后切断接 合线。
因此，对于由上述接合线制成的凸点，距离形成凸点的表面(电 极片)的高度发生变化。如果保持这种情况，那么将难以形成与凸点 连接的再配线。因此，需要这样的步骤，即用来在这些凸点上施加预 定重量，以使这些凸点平坦化的步骤。
通常以晶片级进行(在将芯片切割成单独的块之前)凸点的上 述平坦化操作。然而，例如，对于构成当前主要晶片尺寸、直径为
300mm的晶片来说，当使这种晶片中形成的大量上述凸点平坦化时，
存在另一个问题，即这些凸点在平坦化之后的高度变化增加。
例如，如果这些凸点的高度变化增加，那么凸点和与这些凸点 连接的再配线之间的连接状态会发生变化。因此，存在另一个问题， 即半导体器件(封装件)的可靠性降低。
此外，在与上述专利文献(JP-A-9-64049)相关的方法中，因为 形成绝缘层来覆盖凸点，所以需要对绝缘层进行抛光以便露出凸点的 抛光步骤。此外，为了在该抛光步骤之后形成再配线，例如，当使用 非电解电镀法时，需要进行使绝缘层的表面粗化的处理操作t所谓"去 污工序")，从而形成电镀层的处理操作变得复杂。因此，这会导致 半导体器件(封装件)制造方面的成本增加。
虽然可以通过使用溅射法、CVD (化学汽相沉积)法等方法形 成导电层，但是这些方法必然需要昂贵的具有真空室的膜形成设备。 因此，这些方法会导致半导体器件制造方法的成本较高，而不能实际 使用。
因此，本发明的一致目的是提供新颖、实用、能够解决上述问
题的制造半导体器件的方法。
本发明的具体目的是提供能够以低成本制造高可靠性半导体器
件的半导体器件的制造方法。

发明内容
为了解决上述问题，根据本发明的第一方面，提供了一种半导
体芯片的制造方法，该方法包括
第一步骤，其利用接合线在电极片上形成凸点，所述电极片形
成在基板的与半导体芯片相对应的区域中；
第二步骤，其在堆叠于所述基板上的叠层用基板中形成导通孔， 并且将导电膏填入所述导通孔，在所述叠层用基板的第一主表面上形 成有导电层，所述导通孔从所述叠层用基板的第二主表面到达所述导
电层；
第三步骤，其通过绝缘层将所述叠层用基板附着到所述基板上， 并且通过所述导电膏连接所述导电层与所述凸点；以及
第四步骤，其将所述基板分割成单独的块， 其中，所述凸点穿透所述绝缘层。
此外，为了解决上述问题，根据本发明的第二方面，提供了一 种半导体芯片的制造方法，该方法包括
第一步骤，其利用接合线在电极片上形成凸点，所述电极片形 成在基板的与半导体芯片相对应的区域中；
第二步骤，其在堆叠于基板的导电层上形成由导电膏制成的连
接图案；
第三步骤，其通过绝缘层将所述导电层附着到所述基板上，并 且通过所述连接图案连接所述导电层与所述凸点；以及 第四步骤，其将所述基板分割成单独的块， 其中，所述凸点穿透所述绝缘层。
此外，为了解决上述问题，根据本发明的第三方面，提供了一 种半导体芯片的制造方法，该方法包括
第一步骤，其利用接合线在电极片上形成凸点，所述电极片形
成在基板的与半导体芯片相对应的区域中；
第二步骤，其使所述凸点的末端部分与由导电膏制成的层接触，
从而将所述导电膏转移到所述末端部分上；
第三步骤，其通过绝缘层将堆叠在所述基板上的导电层附着到 所述基板上，并且通过所述连接图案连接所述导电层与所述凸点；以 及
第四步骤，其将所述基板分割成单独的块， 其中，所述凸点穿透所述绝缘层。
根据本发明，可以提供半导体器件制造方法，并且可以通过该 方法以较低成本制造具有较高可靠性的半导体器件。


图1A是用于示出根据实施例1的半导体器件的制造方法的简图 (部分1)。
图1B是用于示出根据实施例1的半导体器件的制造方法的简图(部分2)。
图1C是用于示出根据实施例l的半导体器件的制造方法的简图 (部分3)。
图1D是用于示出根据实施例1的半导体器件的制造方法的简图 (部分4)。
图1E是用于示出根据实施例1的半导体器件的制造方法的简图 (部分5)。
图1F是用于示出根据实施例1的半导体器件的制造方法的简图 (部分6)。
图1G是用于示出根据实施例l的半导体器件的制造方法的简图 (部分7)。
图1H是用于示出根据实施例1的半导体器件的制造方法的简图 (部分8)。
图ll是用于示出根据实施例1的半导体器件的制造方法的简图 (部分9)。
图1J是用于示出根据实施例1的半导体器件的制造方法的简图 (部分10)。
图1K是用于示出根据实施例l的半导体器件的制造方法的简图 (部分11)。
图2A是用于示出根据实施例2的半导体器件的制造方法的简图 (部分i)。
图2B是用于示出根据实施例2的半导体器件的制造方法的简图 (部分2)。
图2C是用于示出根据实施例2的半导体器件的制造方法的简图 (部分3)。
图3A是用于示出根据实施例3的半导体器件的制造方法的简图 (部分1)。
图3B是用于示出根据实施例3的半导体器件的制造方法的简图 (部分2)。
图3C是用于示出根据实施例3的半导体器件的制造方法的简图
(部分3)。
图3D是用于示出根据实施例3的半导体器件的制造方法的简图 (部分4)。
图3E是用于示出根据实施例3的半导体器件的制造方法的简图 (部分5)。
图3F是用于示出根据实施例3的半导体器件的制造方法的简图 (部分6)。
图4A是用于示出根据实施例4的半导体器件的制造方法的简图 (部分1)。
图4B是用于示出根据实施例4的半导体器件的制造方法的简图 (部分2)。
图4C是用于示出根据实施例4的半导体器件的制造方法的简图 (部分3)。
图5A是用于示出根据实施例5的半导体器件的制造方法的简图 (部分1)。
图5B是用于示出根据实施例5的半导体器件的制造方法的简图 (部分2)。
图5C是用于示出根据实施例5的半导体器件的制造方法的简图 (部分3)。
图6A是用于示出根据实施例6的半导体器件的制造方法的简图 (部分1)。
图6B是用于示出根据实施例6的半导体器件的制造方法的简图 (部分2)。
图6C是用于示出根据实施例6的半导体器件的制造方法的简图 (部分3)。
图6D是用于示出根据实施例6的半导体器件的制造方法的简图 (部分4)。
图6E是用于示出根据实施例6的半导体器件的制造方法的简图 (部分5)。
图6F是用于示出根据实施例6的半导体器件的制造方法的简图
(部分6)。
图6G是用于示出根据实施例6的半导体器件的制造方法的简图 (部分7)。
图6H是用于示出根据实施例6的半导体器件的制造方法的简图 (部分8)。
图7是根据实施例6的半导体器件的制造方法的修改形式。 图8A是用于示出根据实施例7的半导体器件的制造方法的简图 (部分1)。
图8B是用于示出根据实施例7的半导体器件的制造方法的简图 (部分2)。
图8C是用于示出根据实施例7的半导体器件的制造方法的简图 (部分3)。
图8D是用于示出根据实施例7的半导体器件的制造方法的简图 (部分4)。
图8E是用于示出根据实施例7的半导体器件的制造方法的简图 (部分5)。
图8F是用于示出根据实施例7的半导体器件的制造方法的简图 (部分6)。
图8G是用于示出根据实施例7的半导体器件的制造方法的简图 (部分7)。
图8H是用于示出根据实施例7的半导体器件的制造方法的简图 (部分8)。
图9A是用于示出根据实施例8的半导体器件的制造方法的简图 (部分1)。
图9B是用于示出根据实施例8的半导体器件的制造方法的简图 (部分2)。
图9C是用于示出根据实施例8的半导体器件的制造方法的简图 (部分3)。
图9D是用于示出根据实施例8的半导体器件的制造方法的简图 (部分4)。
图9E是用于示出根据实施例8的半导体器件的制造方法的简图 (部分5)。
图9F是用于示出根据实施例8的半导体器件的制造方法的简图 (部分6)。
图9G是用于示出根据实施例8的半导体器件的制造方法的简图 (部分7)。
图10A是用于示出根据实施例9的半导体器件的制造方法的简 图(部分1)。
图10B是用于示出根据实施例9的半导体器件的制造方法的简 图(部分2)。
具体实施例方式
根据本发明，半导体器件的制造方法的特征在于主要包括1) 第一步，用接合线在电极片上形成凸点，该电极片形成在基板的与半 导体芯片相对应的区域中；2)第二步，将凸点与导电层(与半导体 芯片的再配线相对应)连接；以及3)第三步，将基板分割成单独的 块。
换言之，在上述制造方法中，因为通过使用导电膏将凸点连接 在与半导体芯片的再配线相对应的导电层上，所以凸点与导电层之间
电连接的可靠性几乎不会受到凸点高度变化(即，凸点的凸出部分) 的影响。因此，在使用这种由例如接合线形成并且具有较大高度变化 的凸点时，可以通过简单方法形成具有良好连接可靠性的再配线。
例如，上述第二步可以设置为包括如下步骤l)在堆叠于基板 上的叠层用基板中形成导通孔，并且将导电膏填入导通孔，在叠层用 基板的第一主表面上形成有导电层，导通孔从叠层用基板的第二主表 面到达导电层；以及2)通过绝缘层将叠层用基板附着到基板上，并 且通过导电膏使导电层与凸点连接(第一种方法)。
根据第一种方法，导电层(再配线)可以通过用于填入导通孔 的导电膏以良好可靠性与凸点电连接。如前文所述，凸点与导电层之 间电连接的可靠性几乎不会受到凸点高度变化的影响。
此外，根据上述制造方法，当在绝缘层上形成导电层(再配线) 时，不再需要例如与去污工序相结合的非电解电镀法或者与在真空室 中进行的工序相结合的膜形成工序(溅射工序等)。因此，可以简化 半导体器件的制造方法，从而获得可抑制制造成本的效果。
作为选择，例如，上述第二步可以设置为包括下述步骤1)在 堆叠于基板的导电层上形成由导电膏制成的连接图案；以及2)通过 绝缘层将导电层附着到基板上，并且通过连接图案使导电层与凸点连 接(第二种方法)。
根据第二种方法，导电层(再配线)可以通过形成在导电层上 的导电膏以良好可靠性与凸点电连接。如前文所述，凸点与导电层之 间电连接的可靠性几乎不会受到凸点高度变化的影响。
此外，根据上述制造方法，当在绝缘层上形成导电层时，不再 需要例如与去污工序相结合的非电解电镀法或者与在真空室中进行 的工序相结合的膜形成工序。因此，可以简化半导体器件的制造方法， 从而获得可抑制制造成本的效果。
作为选择，例如，上述第二步可以设置为包括下述步骤1)使 凸点的末端部分与由导电膏制成的层接触以便将导电膏转移到末端 部分上；以及2)通过绝缘层将堆叠在基板上的导电层附着到基板上， 并且通过导电膏使导电层与凸点连接(第三种方法)。
此外，根据第三种方法，可以以较低的成本制造高可靠性的半 导体器件。
接下来，基于附图，按照从第一种方法到第三种方法的顺序说 明半导体器件的上述制造方法。
实施例1
首先，基于图1A至图1K，按照顺序对关于前述第一种方法的 一个实例进行说明。应当注意，采用上述描述中说明的相同附图标记 来表示下述描述(下述附图)中的相同结构元件，并且有时省略其说 明(类似地适用于下述实施例)。
首先，在图1A所示的步骤中，通过使用公知方法制造具有多个
形成器件的(例如，栅格形状的)区域101a的基板101A。上述区域
101a是相当于一个半导体芯片的区域。在下述步骤中形成再配线(导 电层)之后，通过切块的方式切割基板IOIA，从而在区域101a上的 单独块中形成半导体器件(半导体芯片)。
在其上形成有器件的上述区域101a的器件形成表面101b上形 成电极片103。此外，通过由例如SiN (Si3N4)制成的保护层(钝化 层)102对器件形成表面101b上除电极片103以外的部分进行保护。
图1B是用于示出图1A所示的基板IOIA的一个区域101a的放 大状态的简图。参照图1B之后的附图，将以形成多个区域101a的 基板101A中的一个区域101a为例，对制造半导体器件的方法进行 描述。
接下来，在图1C所示的步骤中，通过使用例如引线接合装置， 在电极片103上形成电极片(凸点)104，该电极片104由金制成的 接合线形成。引线接合装置将接合线与电极片103连接，并且在以连 续方式连接之后切断接合线，从而形成具有凸出部分的凸点104。
接下来，在图1D至图1G所示的步骤中，形成与上述基板101A (半导体芯片)连接的再配线。
首先，在图1D所示的步骤中，制备叠层用基板(芯部基板)201， 叠层用基板201由例如预浸渍材料等树脂材料制成，并且在其两个表 面上设置有铜箔。将铜箔制成的导电层201A和201B分别附着到叠 层用基板201的第一主表面201a和第二主表面201b上。
接下来，在图1E所示的步骤中，通过蚀刻工序去除第二主表面 201b的导电层(铜箔)201B。此外，通过使用掩模图案进行图案蚀 刻工序来将第一主表面201a的导电层(铜箔)201A图案化。
接下来，在图1F所示的步骤中，通过采用例如激光器等装置形 成导通孔201C，而导通孔201C从叠层用基板201的第二主表面201b 一侧到达位于第一主表面201a的导电层201A，并且穿透叠层用基板 201。此外，在形成导通孔201C之后，如果需要，可以使用等离子 体清洁叠层用基板201。
接下来，在图1G所示的步骤中，用具有导电性的膏体(导电膏)
202填入在前述图1F所示步骤中形成的导通孔201C。以上述方式制 造将要堆叠(连接)在前述基板IOIA上的再配线。
然后，在图1H所示的步骤中，通过由例如环氧系树脂材料制成 的绝缘层105将叠层用基板201附着到基板IOIA上，并且通过导电 膏202将导电层201A与凸点104连接。在这种情况下，因为凸点104 穿透绝缘层105，所以优选在绝缘层105中使用这种例如称为"NCF" 的软树脂材料。在软树脂材料中，基本上不用添加例如填料等硬度调 节材料。由于使用了上述软树脂材料，所以凸点104易于从绝缘层 105露出。
此外，绝缘层105不仅仅限于上述材料，而是可以可选择地通 过使用各种绝缘材料(树脂材料)形成。例如，可以可选择地采用通 常使用的所谓"增层树脂(其中加入填料的环氧树脂)"或另一种称 为"ACF"的树脂材料作为绝缘层105。
此外，在上述情况下，可以使用下面方法中任一种方法在其 中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护 层102)上形成绝缘层105，然后将叠层用基板201附着到该绝缘层 上面。在另一种方法中，使绝缘层105与叠层用基板201预先彼此堆 叠，然后将堆叠的层/基板附着在基板101A (保护层102)上。
在本步骤中，挤压并加热叠层用基板201和绝缘层105。在本步 骤中，使具有热固特性的绝缘层105固化(硬化)，并且使导电膏 202固化。
在本步骤中，在这种状态下使导电膏202固化，即在填入导 通孔中的导电膏202中插入凸点104的末端部分(凸出部分)。因此， 凸点104与导电层201A之间电连接的可靠性几乎不会受到凸点104 的高度变化的影响。换言之，凸点104的高度变化的容许值随着导通 孔201C的深度(即，叠层用基板201的厚度)增加而增大。
因此，当使用这种通过采用例如接合线形成的、具有较大高度 变化的凸点104时，可以通过简单方法形成具有良好连接可靠性的再 配线。此外，在上述步骤中，不需要用于使凸点104的凸出部分从绝 缘层105露出的抛光步骤。此外，用于使凸点104与导电层201A连
接的上述连接方法变得比例如焊接法等常规连接方法更容易，并且还 具有连接可靠性变得更高的特点。
此外，在本步骤中，通过将绝缘层105与叠层用基板201 —起
挤压并加热，从而使绝缘层105固化(热硬化)。因此，绝缘层105 与叠层用基板201之间的附着性良好。
接下来，在图ll所示的步骤中，如果需要，对导电层(铜)201A 的表面进行粗化工序(所谓"去污"工序)，然后在绝缘层105上形 成具有开口部分的阻焊层(绝缘层)SR。导电层201A的一部分从阻 焊层SR的开口部分露出。
接下来，在图1J所示的步骤中，如果需要，对基板101A的后 表面进行抛光，以便制成预定厚度的基板IOIA。
接下来，在图1K所示的步骤中，如果需要，在导电层201A的 从阻焊层SR的开口部分露出的部分上形成焊料凸点203。另外，对 基板IOIA进行切块工序，从而将基板IOIA切成单独的块，以使单 独的基板块构成半导体芯片101。因此，可以制造其中使再配线(导 电层201A)与半导体芯片101连接的半导体器件100。
如前文所述，根据上述制造方法，当凸点104与导电层201A之 间电连接的可靠性几乎不会受到凸点104高度变化的不利影响时，可 以通过使用由容易制造的接合线所形成的凸点制造再配线的连接可 靠性良好的半导体器件。
此外，如常规的半导体器件制造方法所述，例如，在这样的情 况下，目卩通过非电解电镀法形成种晶层(供电层)，然后再通过非 电解电镀法形成再配线，那么需要用于粗化绝缘层的表面的工序(所 谓"去污工序")以便进行非电解电镀法。因此，存在处理操作变复 杂的问题。此外，在通过溅射法形成供电层的情况下，因为需要昂贵 的具有真空处理容器的膜形成设备，所以存在增加制造成本的风险。
另一方面，在根据本实施例1的制造方法中，不再需要在真空 室中进行的去污工序和溅射工序，因此具有可通过简单方法容易地形 成再配线的特点。因此，根据上述方法，制造半导体器件的方法可以 变简单并且可以降低制造成本。
实施例2
作为选择，如下面说明所述，可以通过采用半加成法形成上述 再配线。在该可选的情况下，例如，在上述制造方法中，首先执行图
1A至图1H所示的步骤，以便形成图2A所示的状态。应当理解，在 该可选的情况下，在图1E所示的步骤中不执行导电层201A的图案 化(蚀刻)处理操作，而使导电层201A处于这种状态，g卩连续地 (以平面形状)形成导电层201A。
接下来，在图2B所示的步骤中，在上述导电层201A上形成具 有开口部分的掩模图案PR。可以通过以下方法形成掩模图案PR，即 通过涂布或者附着膜形成抗蚀层，并且采用光刻法将所形成的抗蚀层 图案化。
接下来，在图2C所示的步骤中，通过使用导电层201A作为供 电层(种晶层)的电解电镀法，在导电层201A的从掩模图案PR的 开口部分露出的部分上形成铜制的导电层(导电图案)201C。在进 行了上述图案电镀之后，剥去掩模图案PR，并且通过蚀刻工序去除 因更进一步地剥去掩模图案PR而露出的多余导电层201A，从而可 以制造出与图1H所示结构相似的结构。此后，进行与图ll至图1K 所示的上述步骤相似的步骤，从而可以制造出半导体器件。
实施例3
接下来，基于图3A至图3F，按照顺序对关于前述第二种方法 的实例迸行描述。
首先，在图3A所示的步骤中，通过例如印刷法或油墨转移(转 印)法，在由例如铜制成的导电层301上形成由具有导电性的膏体制 成的连接图案302。与上述实施例l的情况相比，在本实施例3的情 况下，因为其上形成有连接图案302的部分是平面形状，所以可以容 易地形成由导电膏制成的连接部分。
接下来，在图3B所示的步骤中，与实施例1的图1H所示的步 骤相似，通过绝缘层105将导电层301附着到基板IOIA上，并且通过连接图案(导电膏)302将导电层301与凸点104连接。
此外，在上述情况下，可以采用下面方法中任一种方法在其 中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护 层102)上形成绝缘层105，然后将导电层301附着到该绝缘层上面。 在另一种方法中，使绝缘层105与导电层301预先彼此堆叠，然后将 堆叠的层/基板附着在基板101A (保护层102)上。
在本步骤中，挤压并加热导电层301和绝缘层105。在本步骤中， 使具有热固特性的绝缘层105固化(硬化)，并且使连接图案(导电 膏)302固化。
在本步骤中，在这种状态下使连接图案(导电膏)302固化，艮P: 在连接图案302中插入凸点104的末端部分(凸出部分)。因此，凸 点104与导电层301之间电连接的可靠性几乎不会受到凸点104高度 变化的影响。换言之，凸点104的高度变化的容许值随着连接图案(导 电膏)302的厚度增加而增大。
因此，当使用通过采用例如接合线形成的、具有较大高度变化 的凸点104时，可以通过简单方法形成具有良好连接可靠性的再配 线。
此外，在本步骤中，通过将绝缘层105与导电层301 —起挤压 并加热来使绝缘层105固化(热硬化)。因此，绝缘层105与导电层 301之间的附着性良好。
接下来，在图3C所示的步骤中，通过采用光刻法进行图案蚀刻 工序来进行导电层301的图案化工序。
接下来，在图3D至图3F所示的步骤中进行与图ll至图1K相 似的处理操作。首先，在图3D所示的步骤中，如果需要，对导电层 (铜)301的表面进行粗化工序(所谓"去污"工序)，然后在绝缘 层105上形成具有开口部分的阻焊层(绝缘层)SR。导电层301的 一部分从阻焊层SR的开口部分露出。
接下来，在图3E所示的步骤中，如果需要，对基板101A的后 表面进行抛光，以便制造出预定厚度的基板IOIA。
接下来，在图3F所示的步骤中，如果需要，在导电层301的从
阻焊层SR的开口部分露出的部分上形成焊料凸点203。另外，对基
板101A进行切块工序，从而将基板IOIA切成单独的块，以使单独
的基板块构成半导体芯片101。因此，可以制造其中使再配线(导电 层301)与半导体芯片10i连接的半导体器件100。
上述制造方法可以实现与实施例1的制造方法相似的效果，并 且能够以低成本制造具有高可靠性的半导体器件。此外，在本实施例 3的情况下，与上述实施例1的情况相比，因为其上形成有连接图案 302的部分是平面形状，所以可以容易地形成由导电膏制成的连接部 分。此外，可以选择用于形成由导电膏制成的连接部分的各种方法。
实施例4
作为选择，如下面说明所述，可以通过釆用半加成法形成上述 再配线。在本可选情况下，'例如，在上述制造方法中，首先执行图 3A至图3B所示的步骤，以便形成图4A所示的状态。应当理解，在 本实施例4的情况下，由于导电层301对应于种晶层(供电层)并且 在后面的步骤中去除，所以优选将导电层301的厚度制作得比上述实 施例3的相应厚度更薄。
接下来，在图4B所示的步骤中，形成具有开口部分的掩模图案 PR。可以通过以下方法形成掩模图案PR，即通过涂布或者附着膜 形成抗蚀层，并且釆用光刻法将所形成的抗蚀层图案化。
接下来，在图4C所示的步骤中，通过使用导电层301作为供电 层(种晶层)的电解电镀法，在导电层301的从掩模图案PR的开口 部分露出的部分上形成铜制的导电层(导电图案)301A。在进行了 上述图案电镀之后，剥去掩模图案PR，并且通过蚀刻工序去除因更 进一步地剥去掩模图案PR而露出的多余导电层301，从而可以制造 出与图3C的结构相似的结构。此后，进行与图3D至图3F所示的上 述步骤相似的步骤，从而可以制造出半导体器件。
实施例5
此外，如下面所述，作为选择，在这种状态下，即通过支撑
导电层301的支撑层(载体层)303支撑(堆叠)导电层301，使根 据实施例4的导电层301附着到基板101A (绝缘层105)上。
图5A至图5C是用于示出根据实施例5的半导体器件的制造方 法的简图。首先，在图5A所示的步骤中，以与图3A所示的实施例 3的方式相似的方式在由铜制成的导电层301上以及在由例如铜制成 的支撑层(载体层)303上形成由导电膏制成的连接图案302。
接下来，在图5B所示的步骤中，通过绝缘层105将支撑(堆叠) 在支撑层303上的导电层301附着到基板IOIA上，并且通过连接图 案(导电膏)302将导电层301与凸点104连接。
此外，在上述情况下，可以采用下面方法中任一种方法在其
中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护 层102)上形成绝缘层105，然后将由支撑层303支撑的导电层301 附着到该绝缘层上。在另一种方法中，使绝缘层105与由支撑层303 支撑的导电层301预先彼此堆叠，然后将堆叠的层/基板附着在基板 101A (保护层102)上。
接下来，在图5C所示的步骤中，去除支撑导电层301的支撑层 303。此后，与上述实施例3 (图3B)的情况相似，挤压并加热导电 层301和绝缘层105。在本步骤中，使具有热固特性的绝缘层105固 化(硬化)，并且使连接图案(导电膏)302固化。
在上述图5C的步骤之后，进行实施例3的图3C至图3F所示 的步骤，从而可以制造出半导体器件。
在本实施例5中，因为在这种状态下，即通过支撑层303支 撑导电层301，使导电层301附着到基板101A (绝缘层105)上，所 以即使当导电层301的厚度较薄时，导电层301也可以在稳定的状态 下附着到基板IOIA上。
实施例6
此外，如下述附图所示，在形成再配线的情况下，可以可选择 地将叠层用基板(芯部基板)附着到基板101A (绝缘层105)上， 从而形成再配线。
图6A至图6H是用于示出根据实施例6的半导体器件的制造方
法的简图。首先，与上述实施例1的图1D所示的情况相似，在图6A 所示的步骤中，制备叠层用基板(芯部基板)201，叠层用基板201 由例如预浸渍材料等树脂材料制成，并且在其两个表面上设置有铜 箔。将铜箔制成的导电层201A和201B分别附着到叠层用基板201 的第一主表面201a和第二主表面201b上。
接下来，在图6B所示的步骤中，通过对第二主表面201b的导 电层201B进行图案蚀刻工序来将导电层201B图案化。此外，在进 行图案化工序之后，通过执行例如印刷法或油墨转移法，在导电层 201B上形成由导电膏制成的连接图案302。
接下来，在图6C所示的步骤中，通过绝缘层105将叠层用基板 201附着到基板101A上，然后通过连接图案(导电膏)302将导电 层201B与凸点104连接。
此外，在上述情况下，可以采用下面方法中任一种方法在其
中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护 层102)上形成绝缘层105，然后将叠层用基板201附着到该绝缘层 上。在另一种方法中，使绝缘层105与叠层用基板201预先彼此堆叠， 然后将堆叠的层/基板附着在基板101A (保护层102)上。
在本步骤中，挤压并加热叠层用基板201和绝缘层105。在本步 骤中，使具有热固特性的绝缘层105固化，并且使连接图案(导电膏) 302固化。
与实施例3至实施例5的情况相似，在本步骤中，凸点104与 导电层201B之间电连接的可靠性几乎不会受到凸点104高度变化的 影响。换言之，凸点104的高度变化的容许值随着连接图案(导电膏) 302的厚度的增加而增大。'
此外，在本步骤中，通过将绝缘层105与导电层201B—起挤压 并加热来使绝缘层105固化(热硬化)。因此，绝缘层105与导电层 201B之间的附着性良好。
接下来，在图6D所示的步骤中，通过蚀刻处理操作去除叠层用 基板201的导电层201A。
接下来，在图6E所示的步骤中，与实施例1的图1F所示的步
骤相似，通过采用例如激光器等装置形成导通孔201C,这种导通孔 穿透叠层用基板201然后到达导电层201B。
接下来，在图6F所示的步骤中，在进行了去污工序之后，如果 需要，通过采用例如非电解电镀法，在叠层用基板201的表面上形成 铜制成的导电层(供电层)201D，该表面包含导通孔201C的内壁面。
在图6F所示的本步骤之后的步骤中，可以通过采用例如减成法 或半加成法制成导电图案(导通塞和图案配线)。首先对这种采用减 成法的情况进行说明。
接下来，在图6G所示的步骤中，将导电层201D用作供电层(种 晶层)，通过进行电解电镀法在导电层201D上形成导电层201E。
接下来，在图6H所示的步骤中，由于对导电层201E进行了图 案蚀刻，所以可以形成穿透叠层用基板201的导通塞和与该导通塞连 接的图案配线。此后，进行与实施例3的图3E至图3F所示步骤相 似的步骤，从而可以制造出半导体器件。
此外，在本实施例6中，当通过半加成法形成配线时，可以在 上述图6F的步骤之后进行图7所示的步骤。在图7所示的步骤中， 在导电层201D上形成具有开口部分的掩模图案PR。
接下来，通过使用导电层201D作为供电层的电解电镀法，在导 电层201D的从掩模图案PR的开口部分露出的部分上形成铜制的导 电层。在进行了上述图案电镀之后，剥去掩模图案PR，并且通过蚀 刻工序去除因更进一步地剥去掩模图案PR而露出的多余导电层，从 而可以制造出与图6H的结构相似的结构。
实施例7
作为选择，可以将预先形成的多层配线结构附着到基板(半导 体芯片)IOIA上，从而构成半导体器件。此外，作为形成多层配线 结构的方法，存在下述两种方法即，在预定支撑层上形成多层配线 结构之后去除该预定支撑层的方法；以及另一种通过采用芯部基板形 成多层配线结构的方法。在本实施例7中，首先对在支撑层上形成多
层配线结构的方法进行说明。
首先，在图8A所示的步骤中，与实施例5的图5A所示的步骤
相似，例如，制备这种结构，在该结构中，在由铜制成的支撑层(载
体层)303上形成由铜制成的导电层301。
接下来，在图8B所示的步骤中，通过附着膜，或者通过涂布流 体状树脂形成由例如环氧系树脂材料(增层树脂)制成的绝缘层304。
接下来，在图8C所示的步骤中，通过采用例如激光器等装置形 成穿透绝缘层304的导通孔，如果需要，对该导通孔进行去污工序。 此后，例如，通过采用例如非电解电镀法在绝缘层304的表面上形成 铜制成的导电层(供电层)305，该表面包含该导通孔的内壁面。
接下来，在图8D所示的步骤中，将导电层305用作供电层(种 晶层)，通过进行电解电镀法在导电层305上形成导电层306。因此， 形成了穿透绝缘层304的导通塞304A,并且形成了与上述导通塞 304A连接的另一导电层306。
接下来，在图8E所示的步骤中，使用光致抗蚀剂在导电层301 和导电层306上分别形成掩模图案PR。在图8F所示的步骤中，进行 图案蚀刻工序，从而将导电层301和导电层306图案化。按照上述方 式形成多层配线结构ML1的同时，通过这种方式构成多层配线结构 ML1，即通过导通塞304A将形成在绝缘层304的两个表面上的导 电层(配线图案)301和306连接。
接下来，在图8G所示的步骤中，通过执行例如印刷法或油墨转 移法，在导电层301上形成由导电膏制成的连接图案302。
接下来，在图8H所示的步骤中，通过绝缘层105将多层配线结 构ML1附着到基板IOIA上，并且通过连接图案(导电膏)302将导 电层301与凸点104连接。
此外，在上述情况下，可以采用下面方法中任一种方法在其 中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护
层102)上形成绝缘层105，然后将多层配线结构ML1附着到该绝缘 层上面。在另一种方法中，使多层配线结构ML1和绝缘层105预先 堆叠在基板101A (保护层102)上。此外，与实施例3 (图3B)的
情况相似，挤压并加热导电层301和绝缘层105。在本步骤中，使具
有热固特性的绝缘层105固化(硬化)，并且使导电膏302固化。
在上述图8H所示的步骤之后的步骤中，进行与实施例3的图 3D至图3F所示的步骤相似的步骤，从而可以制造出半导体器件。
实施例8
如下面所述，作为选择，可以通过采用例如芯部基板构成与上 述实施例7的多层配线结构ML1对应的这种结构。
首先，在图9A所示的步骤中，制备在其两个表面上都具有铜箔 (导电层201A和201B)的叠层用基板(芯部基板)201，该叠层用 基板201由例如与实施例1的图1D所示的材料相似的预浸渍材料等 树脂材料制成。在本步骤中，形成穿透叠层用基板201的导通孔(通 孔)，并且通过进行例如电镀法形成填入上述导通孔的导通塞201C。 此外，通过图案蚀刻工序将导电层201A和201B图案化，从而形成 用于覆盖导电层201A的绝缘层204和用于覆盖导电层201B的另一 绝缘层205。此外，可以通过附着由例如环氧系树脂材料(增层树脂) 制成的膜，或者通过涂布上述流体状树脂材料形成绝缘层204和205。
接下来，在图9B所示的步骤中，形成穿透绝缘层204然后到达 导电层201A的导通孔，并且如果需要，对该导通孔进行去污工序。 此后，例如，通过采用例如非电解电镀法在绝缘层204的表面上形成 铜制成的导电层(供电层)206，该表面包含该导通孔的内壁面。
类似地，形成穿透绝缘层205然后到达导电层201B的导通孔， 并且如果需要，对该导通孔进行去污工序。此后，例如，通过采用例 如非电解电镀法在绝缘层205的表面上形成铜制成的导电层(供电 层)207，该表面包含该导通孔的内壁面。
接下来，在图9C所示的步骤中，使用光致抗蚀剂在导电层206 和导电层207上分别形成掩模图案PR。
接下来，在图9D所示的步骤中，将导电层206用作供电层，通 过进行电解电镀法在导电层206上形成铜制成的导电层(导通塞和图 案配线)208。类似地，将导电层207用作供电层，通过进行电解电
镀法在导电层207上形成铜制成的导电层(导通塞和图案配线)209。 接下来，在图9E所示的步骤中，剥去掩模图案PR，而且去除 因剥去掩模图案PR而露出的供电层，从而可以形成多层配线结构 ML2。
接下来，在图9F所示的步骤中，通过执行例如印刷法或油墨转 移法，在导电层208上形成由导电膏制成的连接图案302。
接下来，在图9G所示的步骤中，通过绝缘层105将多层配线结 构ML2附着到基板IOIA上，并且通过连接图案(导电膏)302将导 电层208与凸点104连接。
此外，在上述情况下，可以采用下面方法中任一种方法在其
中一种方法中，首先通过涂布方式或者层压方式在基板101A (保护 层102)上形成绝缘层105，然后将多层配线结构ML2附着到该绝缘 层上面。在另一种方法中，使多层配线结构ML2和绝缘层105预先 堆叠在基板101A (保护层102)上。此外，与实施例3 (图3B)的 情况相似，挤压并加热导电层208和绝缘层105。在本步骤中，使具 有热固特性的绝缘层105固化，并且使连接图案(导电膏)302固化。 在上述图9G的步骤之后的步骤中，进行与实施例3的图3D至 图3F所示的步骤相似的步骤，从而可以制造出半导体器件。
实施例9
接下来，基于图IOA至图IOB，按照顺序对关于前述第三种方 法的一个实例进行说明。上述第三种方法的特征在于，不是在基板或 者导电层上，而是在凸点的一侧形成用于使凸点与导电层连接的连接 图案(导电膏)。
首先，在图10A所示的步骤中，使形成在基板101A的电极片 103上的凸点104的末端部分与设置在例如挤出装置302B上、由导 电膏制成的转移层302A接触，从而将导电膏转移到凸点104的末端 部分上。
接下来，在图IOB所示的步骤中，通过绝缘层105将导电层301 附着到基板IOIA上，然后通过转移到凸点104的末端部分上的连接
图案(导电膏)302将导电层301与凸点104连接。
在本步骤中，挤压并加热导电层301和绝缘层105。在这种情况 下，使具有热固特性的绝缘层105固化，并且使连接图案(导电膏) 302固化。
在上述图10B所示的步骤之后的步骤中，进行与实施例3的图 3C至图3F所示的步骤相似的步骤，从而可以制造出半导体器件。
在本实施例9的情况下，不需要涂布或印刷导电层的分配器或 印刷装置。因此，具有这种优点，即可以简化制造半导体器件的方 法，并且可以降低半导体器件的制造成本。如前文所述，不仅可以在 导电层一侧，而且可以在凸点一侧涂布(印刷和涂布等)用于使导电 层与凸点连接的导电膏。
虽然结合优选实施例对本发明进行了说明，但是本发明不仅仅 限于上述特定实施例，而是可以在权利要求书描述的要旨所限定的范 围内以各种方式进行修改和变化。
根据本发明，可以提供半导体器件制造方法，并且可以通过该 方法以较低成本制造具有较高可靠性的半导体器件。
权利要求
1.一种半导体器件的制造方法，包括第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；第二步骤，其在堆叠于所述基板上的叠层用基板中形成导通孔，并且用导电膏填入所述导通孔，在所述叠层用基板的第一主表面上形成有导电层，所述导通孔从所述叠层用基板的第二主表面到达所述导电层；第三步骤，其通过绝缘层将所述叠层用基板附着到所述基板上，并且通过所述导电膏连接所述导电层与所述凸点；以及第四步骤，其将所述基板分割成单独的块，其中，所述凸点穿透所述绝缘层。
2. 根据权利要求1所述的半导体器件的制造方法，还包括如下步骤蚀刻所述导电层以便将所述导电层图案化。
3. 根据权利要求1所述的半导体器件的制造方法，还包括如下 步骤将所述导电层用作供电层，通过电解电镀法来进行图案电镀工序。
4. 一种半导体器件的制造方法，包括第一步骤，其利用接合线在电极片上形成凸点，所述电极片形 成在基板的与半导体芯片相对应的区域中；第二步骤，其在堆叠于所述基板上的导电层上形成由导电膏制成的连接图案；第三步骤，其通过绝缘层将所述导电层附着到所述基板上，并 且通过所述连接图案连接所述导电层与所述凸点；以及 第四步骤，其将所述基板分割成单独的块， 其中，所述凸点穿透所述绝缘层。
5. 根据权利要求4所述的半导体器件的制造方法，还包括如下步骤蚀刻所述导电层从而将所述导电层图案化。
6. 根据权利要求4所述的半导体器件的制造方法，还包括如下 步骤将所述导电层用作供电层，通过电解电镀法来进行图案电镀工序。
7. 根据权利要求4所述的半导体器件的制造方法，其中，将所述导电层堆叠在用于支撑所述导电层的支撑层上，并且通 过所述绝缘层将所述导电层附着到所述基板上，并且在将所述导电层附着到所述基板上之后，去除所述支撑层。
8. 根据权利要求4所述的半导体器件的制造方法，其中，堆叠在所述基板上的所述导电层是构成多层配线结构的导电层。
9. 一种半导体器件的制造方法，包括第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；第二步骤，其使所述凸点的末端部分与由导电膏制成的层接触，从而将所述导电膏转移到所述末端部分上；第三步骤，其通过绝缘层将堆叠在所述基板上的导电层附着到 所述基板上，并且通过所述导电膏连接所述导电层与所述凸点；以及第四步骤，其将所述基板分割成单独的块，其中，所述凸点穿透所述绝缘层。
全文摘要
本发明公开一种半导体器件制造方法，其特征在于包括第一步骤，其利用接合线在电极片上形成凸点，所述电极片形成在基板的与半导体芯片相对应的区域中；第二步骤，其在堆叠于所述基板上的叠层用基板中形成导通孔，并且用导电膏填入所述导通孔，在所述叠层用基板的第一主表面上形成有导电层，所述导通孔从所述叠层用基板的第二主表面到达所述导电层；第三步骤，其通过绝缘层将所述叠层用基板附着到所述基板上，并且通过所述导电膏连接所述导电层与所述凸点；以及第四步骤，其将所述基板分割成单独的块。
文档编号H01L21/60GK101179036SQ20071016379
公开日2008年5月14日 申请日期2007年11月8日 优先权日2006年11月8日
发明者小林敏男, 町田洋弘 申请人:新光电气工业株式会社