专利名称：半导体电路后段工艺系统与方法
技术领域：
本发明涉及半导体制造领域，以及特别在于降低半导体后段工艺 技术中，过孔的金属熔化突出的制造失败上。
背景技术：
半导体晶圆的制造必须历经一工艺流程。该流程包括诸如蚀刻和 光刻等所有不同的半导体晶圆工艺步骤。在传统的制造流程上会包括
300-400步骤，其中每一步骤都会影响该半导体晶圆上单芯片的最终 电路结构的形成。在传统的制造流程上会区分为两类主要的次工艺。 第一种主要的次工艺可称为前段工艺(front end of line, FE0L)， 以及第二种主要的次工艺可称为后段工艺(back end of line, BEOL)。
传统的前端工艺由晶圆的激光标记开始，和接下来浅沟槽隔离的 形成、形成P阱和N阱的离子注入、多晶硅的蚀刻，以及诸如晶体管 结构的漏极和源极等多种区域的离子注入。
后段工艺可包括金属线路的形成，以及在晶圆上不同层的金属线 路间过孔接点(via contacts)的形成。而通常有两层或更多金属层 包括金属互相线路。过孔作用在两层金属层之间。后段工艺是前段工 艺各层上的装置与芯片上其他电路和芯片外装置的连结。
各金属层传统上由物理气相沉积工艺所形成。典型的物理气相沉 积工艺包括下列金属的沉积。一般来说，这些金属导线层包括，铝(Al) 或铝铜(AlCu)，以及钛(Ti)与氮化钛(TiN)。举例来说，首先在沉 积钛层与氮化钛之后接着沉积铝层，然后再沉积钛层与一层氮化钛 层。
其次，过孔会被在较低金属层图案化，之后会在该较低的金属层 上方形成其他金属层。依照惯例，过孔的形成，首先在图案化的过孔 内形成金属粘着层，然后在该金属粘着层内形成钨插塞(tungsten
Plug)。该金属粘着层通常包括在图案化的过孔内的钛金属层，以及
由该钛层组成的氮化钛层。该钛层通常形成于第一沉积室(CH 1)， 而该氮化钛层通常形成于第二沉积室(CH2)。该钛粘着层可使用物理 气相沉积法形成，或更具体地是使用离子化金属等离子体物理气相沉 积(Ionized Metal Plasma IMP PVD)。该氮化钛粘着层可使用有机 金属化学气相沉禾只法(Metal Organic Chemical Vapor Deposition MOCVD)形成。
可理解的是该金属粘着层的形成必须在高温下进行，因此会使该 晶圆承受高温。举例来说，在常见工艺中，第一沉积室(CHI)的温 度可高达摄氏200°C，而在第二沉积室(CH2)温度更可高达摄氏450°C。 不幸地，在金属层中的铝会在温度约600。C时熔化。而此种连续的加 热工艺会实质上造成该晶圆温度超过铝的熔点，并造成铝突出到该过 孔。这样的情况会增加该过孔电阻和导致装置功能产生问题甚至是故 障。
解决此问题方法之一是通过削薄粘着层中的钛层厚度以降低钛 层沉积的热循环次数；然而，此方法并不理想，因为要借着降低钛层 厚度，以降低热循环次数，也会降低可靠度。
发明内容
过孔粘着层后段工艺，包括形成金属粘着层(例如钛层)的第 一部分，其位于图案化过孔内，以及从沉积室移出该晶圆，以及将该 晶圆移入冷却室进行冷却步骤。然后，该晶圆会被移回沉积室以进行 金属粘着层的剩余部分的形成。然后，该晶圆会被移至另一沉积室以 进行第二金属粘着层(例如氮化钛层)的形成，其位于该图案化的 过孔内。此工艺可参考芯片负载-去负载-负载(LUL)工艺。通过使 用LUL工艺可使晶圆的热处理达最小化，并降低过孔界面的铝突出现象。
本发明上述或其他特征、观点和具体实施例，将在具体实施方式
中详尽描述。
为了更全面了解本发明以及其优点，这里将具体实施方式
与相对 应的
如下
图1是说明示范的包括半导体晶圆上的单芯片的半导体电路的 图示包括；
图2是更详细说明图1电路内部分连接过孔的图示；
图3是透射电子显微镜图像(TEM),其说明常见的过孔形成工艺
中的铝突出现象；以及
图4是流程图，其说明本发明在过孔形成过程中沉积金属粘着层
的实施方法。
具体实施例方式
图1是用以说明半导体电路100的实施例的图示，其中该半导体
电路ioo包括半导体晶圆上的单芯片。在图1的实施例中，半导体电
路100是存储电路，其包括主要存储部分120以及周边部分122。主 要存储部分120包括形成存储电路100的结构，至于周边部分122则 包括内连线(interconnects)禾口控制电路系统(control circuitryX 其中控制电路系统是主要存储部分120和控制电路的联系装置，而内 连线是控制和存取主要存储部分120之用。
可理解的是关于本发明所描述的系统和方法的存储电路(例如 电路100)，其发明内涵不仅限于存储电路。更确切的说，在此所描 述的系统和方法可应用于任何后段工艺，不论其相关电路类型的差 异。此外，在图1的实施例说明中有两个金属层108和110，而本发 明所描述的系统和方法可延伸至具有更少或更多金属层的电路，而本 实施例仅针对两层金属层的系统加以说明。
电路100包括使用各种公知的半导体工艺技术构建的数个层。例 如，电路100包括使用前段工艺技术制造的元件层124，以及使用后 段工艺技术制造的内线路层126。
元件层124可包括数个次层。这些次层可包括阱102，其可包括 硅阱和许多经离子注入的区域，例如漏极和源极。该半导体阱和离子注入区域可采用公知的半导体技术形成。然后，在阱102的上形成一 层字/位线层104。字/位线层104可包括各种内连线，例如使用公 知的半导体技术形成的字线和位线。然后储存层106可形成在字/位 线层104上方。
内连线层126可包括数个金属层，如实施例说明的第一金属层 108和第二金属层110。第一金属层108和第二金属层110可包括金 属接点(例如金属接点128和130)和内连线过孔(例如过孔112， 114和116)，以连结所示的金属接点130和128。另外，过孔(例如 过孔118， 121， 123， 125)也可包括在连结金属接点128和元件层 124内的各种金属层。
图2是更详尽说明内连线层126的一部分的图示。图2说明在内 连线层126中金属层一 108周围的过孔112的一部分。过孔112被局 限在上方金属接点130和下方金属接点128之间。如图2中所示，金 属接点(例如；金属接点128)可包括多个金属层。而这些金属层可 包括钛层206、氮化钛层210和铝层208。
可理解的是在图2的实施例中金属层128包括钛层206、氮化钛 层210和铝层208，其他金属层也可被另外包括进去，或取代图2所 说明的这些金属层。举例来说，铝层208可被铝铜层取代。
此外，过孔112可包括金属粘着层214和216以及钨插塞212。 诚如上述解释，金属粘着层216可包括使用有机金属化学气相沉积法 生长的氮化钛层，而金属粘着层214可包括使用离子化金属等离子体 物理气相沉积法长成的钛层。在常见用于形成金属粘着层214和216 的工艺中，在过孔界面会有铝层208的突出现象，此现象尤以部分连 接过孔(Un-landing VIA)较之完全连接(landing VIA)过孔更为严 重。在图3中说明。图3是透射电子显微镜影像，用以说明在过孔 112的下缘部分304的铝层突出现象。在图3透射电子显微镜影像中 过孔112上缘部分302并未受影响；然而，下缘部分304的铝层突出 会增加通过过孔112连结的电阻并降低可靠度。
在图3说明的突出现象的发生起因于影响金属粘着层214和216 的沉积所需要的温度循环(例如温度和时间)，并会实质上造成铝
层208的熔化。
图4是说明形成过孔(例如过孔112)的工艺的图示，关于其 系统和方法的一实施例描述于此。首先，在步骤402，第一金属层(金 属层)可被形成。该金属层可实质地包括多个金属层，如图2所说明 的金属接点128。因此，在步骤402可包括钛层、氮化钛层、铝层、 第二钛层和第二氮化钛层的形成。举例来说，这些金属层可经由物理 气相沉积法，或更具体地由离子化金属等离子体物理气相沉积法来形 成。
在步骤404中，过孔(例如过孔112)会被图案化，以及在步 骤406中，该晶圆会被除气(degassed)。在步骤408中，该晶圆会 被移入前清洁室(PCII)，在步骤410中，该晶圆会由前清洁室移出， 并移入冷却室(CH A)。
在步骤412中，该晶圆会从冷却室(CHA)中被移出，并移入第 一金属粘着层沉积室(CH 1)，例如钛层214会在图案化的过孔内 形成；然而，只形成该金属层的一部分。然后，在步骤414中，该晶 圆从第一金属粘着层沉积室(CH1)中被移出，并移回冷却室或移回 至该负载室，该晶圆被再次冷却。因为钛会吸收氧气，所以当晶圆暴 露在大气中时不会产生天然氧化物的问题。然后，在步骤416中，该 晶圆移回至第一金属粘着层沉积室中(CH 1)，且形成该粘着层的剩 余部分。此种负载、去负载、负载工艺，可降低整体晶圆的热效应和 避免铝突出现象。
该钛层可采用离子化金属等离子体物理气相沉积法形成。举例来 说，对于一层厚度为400埃的钛层而言，可以先形成厚度为200埃的 钛层，再形成另一厚度为200埃的钛层。因此，钛层的厚度可以维持 在400埃，而不会过度施压于(Stressing)该晶圆。每一个在第一 金属粘着层沉积室(CH1)形成该第一金属粘着层的一部分与剩余部 分的步骤会维持在约100°C到300°C，优选为200°C约10秒到50秒， 优选为49秒。然而，可以理解的是，经由实施例所提供的条件范围
和温度需视其不同情况而定。
然后，在步骤418中，该晶圆会被移至另一沉积室(CH2或CH3)
用于第二金属粘着层的形成，例如氮化钛层216。该第二金属粘着 层可采用有机金属化学气相沉积法来形成。该沉积室(CH2或CH3) 工艺的温度约300°C到450°C，优选为450°C而时间约50秒到200秒， 优选为100 177秒。
在歩骤420中，该晶圆会被移出并移入第二冷却室(CH B)。然 后，在步骤422中，钨插塞可被形成在图案化的过孔内。然后，在步 骤424中，钨插塞会被研磨，例如使用化学机械研磨法(CMP)，以 及在步骤426中，该第二金属层会被形成。该第二金属层会实质地包 括多个金属层，如第二图说明的金属接点130。因此，在步骤402中， 会包括钛层、 一层氮化钛层，铝层，第二钛层和第二氮化钛层的形成。 而这些金属层可经由物理气相沉积法，或更具体地由离子化金属等离 子体物理气相沉积法来形成。
因此，通过实施图4的工艺，可避免铝层突出现象，而仍然可以 维持钛层厚度，并可增进装置稳定性和降低故障率。
参考前述优选实施例以及其他详细说明范例，本发明内容已公开 如上，应该了解的是，上述范例仅作为例示之用，非用于限制本发明 的范围。本领域技术人员应可对上述范例进行更改或组合，但其内容 仍应属于本发明的范畴，并受到下述权利要求的限制。
权利要求
1、一种在半导体后段工艺中形成半导体晶圆的过孔的方法，包括图案化过孔，用以形成所述过孔；在所述图案化的过孔内形成第一金属粘着层的一部分；冷却所述晶圆；在所述图案化的过孔内形成所述第一金属粘着层的剩余部分；以及在所述图案化的过孔内的所述第一金属粘着层上形成第二金属粘着层。
2、 如权利要求1所述的方法，在所述形成第一金属粘着层的一 部分的歩骤前，还包括清洁所述晶圆的步骤。
3、 如权利要求2所述的方法，在所述清洁所述晶圆的步骤之后， 且在所述形成所述第一金属粘着层的一部分的步骤之前，还包括冷却 所述晶圆的步骤。
4、 如权利要求1所述的方法，在所述形成第二金属粘着层的步 骤之后，还包括冷却所述晶圆的步骤。
5、 如权利要求1所述的方法，其中所述形成第一金属粘着层的 一部分的步骤，包括沉积所述第一金属粘着层的一部分于所述图案化 的过孔内。
6、 如权利要求5所述的方法，其中沉积所述第一金属粘着层的 一部分的步骤使用物理气相沉积法。
7、 如权利要求1所述的方法，其中形成所述第一金属粘着层的剩余部分的步骤，包括沉积所述第一金属粘着层的剩余部分于所述图 案化的过孔内。
8、 如权利要求7所述的方法，其中沉积所述第一金属粘着层的 剩余部分的步骤使用物理气相沉积法。
9、 如权利要求1所述的方法，其中形成所述第二金属粘着层的 步骤，包括沉积所述第二金属粘着层于所述图案化的过孔内。
10、 如权利要求9所述的方法，其中沉积所述第二金属粘着层的 步骤使用有机金属化学气相沉积法。
11、 如权利要求l所述的方法，还包括在所述图案化的过孔内所 述第一 以及第二金属粘着层内部形成金属插塞的步骤。
12、 一种在半导体后段工艺中形成半导体晶圆过孔的方法，包括: 形成第一金属层；图案化过孔，用以形成所述过孔；形成第一金属粘着层的一部分，其位于所述图案化的过孔内； 冷却所述晶圆；形成所述第一金属粘着层的剩余部分，其位于所述图案化的过孔 内；以及形成第二金属粘着层，其位于所述图案化的过孔内的所述第一金 属粘着层内部；形成金属插塞，其位于所述图案化的过孔内的所述第一以及第二 金属粘着层内部。
13、 如权利要求12所述的方法，在所述形成第一金属粘着层的 一部分的步骤前，还包括清洁所述晶圆的步骤。
14、 如权利要求13所述的方法，在所述清洁所述晶圆的步骤之 后，且在所述形成所述第一金属粘着层的一部分的步骤之前，还包括 冷却所述晶圆的步骤。
15、 如权利要求12所述的方法，在所述形成第二金属粘着层的 步骤之后，还包括冷却所述晶圆的步骤。
16、 如权利要求12所述的方法，其中所述形成第一金属粘着层 的第一部分的步骤，包括沉积所述第一金属粘着层的一部分于所述图 案化的过孔内的步骤。
17、 如权利要求16所述的方法，其中沉积所述第一金属粘着层 的一部分的步骤使用物理气相沉积法。
18、 如权利要求12所述的方法，其中形成所述第一金属粘着层 的剩余部分的步骤，包括沉积所述第一金属粘着层的剩余部分于所述 图案化的过孔内。
19、 如权利要求18所述的方法，其中沉积所述第一金属粘着层 的剩余部分使用物理气相沉积法。
20、 如权利要求12所述的方法，其中形成所述第二金属粘着层 的步骤，包括沉积所述第二金属粘着层于所述图案化的过孔内。
21、 如权利要求20所述的方法，其中沉积所述第二金属粘着层 的步骤，使用有机金属化学气相沉积法。
22、 如权利要求12所述的方法，其中形成所述第一金属粘着层 的一部分包括加热所述晶圆至约摄氏100 300°C。
23、 如权利要求22所述的方法，其中形成所述第一金属粘着层 的一部分包括加热所述晶圆约10 50秒。
24、 如权利要求12所述的方法，其中形成所述第一金属粘着层 的剩余部分包括加热所述晶圆至约摄氏100 300°C。
25、 如权利要求24所述的方法，其中形成所述第一金属粘着层 的剩余部分包括加热所述晶圆约10 50秒。
26、 如权利要求12所述的方法，其中形成所述第二金属粘着层 包括加热所述晶圆至约摄氏350 450°C。
27、 如权利要求26所述的方法，其中形成所述第二金属粘着层 包括加热所述晶圆约50 200秒。
全文摘要
一种在半导体后段工艺中形成过孔的方法，包括沉积图案化过孔内部的第一金属粘着层的一部分，接着冷却步骤。在所述冷却步骤之后，再形成第一金属粘着层的剩余部分，并形成所述图案化过孔内部的第二金属粘着层。形成所述第一金属粘着层的剩余部分的工艺可参考芯片负载-去负载-负载(load，unload，load LUL)工艺。经由使用负载-去负载-负载(LUL)工艺，工艺中芯片温度可降低，并降低在过孔界面的铝突出现象。
文档编号H01L21/70GK101188211SQ20071019277
公开日2008年5月28日 申请日期2007年11月20日 优先权日2006年11月22日
发明者姜琼华, 陈光钊, 统 骆, 黄启东 申请人:旺宏电子股份有限公司