专利名称：多芯片封装结构与其形成方法
技术领域：
本发明大体上是关于一种用于半导体元件的封装结构，特别是关于一多
芯片封装结构(multi chip package)与其形成方法。
背景技术：
现今半导体科技的发展非常地快速，特别是在对于半导体芯片微型化的 趋势方面有显着的进步。然而，对于现今半导体芯片在功能上的需求却日趋 于多样化。此即代表现今的半导体晶粒必须在更小的区域中设置更多的输出 入接垫(1/0 pad)。如此，其引脚(pin)密度才能大幅提升。这使得半导体晶粒 的封装日益困难，良率也下降。
封装结构主要的功能是保护晶粒不受到外界的损伤。而且，晶粒所产生 的热必须能有效地透过封装结构散出以确保晶粒能够正常的运作。
由于封装引脚(pin)的密度太高，早期的导线架封装技术(lead frame)已不 适用于先进的半导体晶粒封装。于此， 一种新的BGA式(BallGridArmy，球 型栅格阵列)的封装技术被开发出来满足先进半导体晶粒的封装需求。BGA 式封装的优点在于其球型引脚的间距(pitch)比导线架封装来的短，且其引脚 不易受损与变形。此外，较短的信号传输距离有助于提升运作频率以满足其 高效能的需求。例如美国专利5,629,835号中揭示了一种BGA封装结构;美 国专利5,239,1985号揭示了另一种封装结构，其FR4基底有导线图形布于其 上并被黏在一 PCB板上；中国台湾专利177,766号中揭示了一种扩散式(fan out)晶片级封装结构(wafer level package, WLP)。
大部分的封装技术会先将晶片上的晶粒(chip)分成个别的小晶粒(dies)再 分别进行晶粒的封装与测试。而另一种名为"晶片级封装"(wafer levelpackage, WLP)的封装技术可在晶粒被分成个别的小晶粒之前就先进行封装。 晶片级封装技术有一些优点，例如制作时间较短、成本低、以及不需要进行 底部填胶(underfill)或是封胶(molding)等步骤。美国专利5,323,051号 "Semiconductor wafer level package"中揭示了一种晶片级封装技术。此技术 如下所述。
如图la所示，其描述了一使用传统打线焊接(wire bonding)的堆迭式 BGA封装结构100a。晶粒102a被放置在晶粒101a的表面。晶粒102a上有 复数个接垫103a透过焊线104a连接到基底106a上的复数个接垫110a。同 样地，晶粒101a具有复数个接垫109a透过焊线105a连接到基底106a上复 数个接垫110a。换言之，晶粒101a与晶粒102a是分别透过焊线105a与焊 线104a耦合至基底106a。 一绝缘层108a，如封胶(molding)材料，被注入/ 镀在/印在基底106a的表面上方以覆盖晶粒101a及晶粒102a。该复数个焊 线104a与105a被封入封胶材料108a内部。复数个锡球(solder ball)107a在 基底106a上形成复数个接点(contact)可让整个封装结构与外部的装置或元件 耦合。此结构是以打线焊接的方式来连接晶粒与基底。该基底并无外部引脚， 且阵列分布的锡球被用来作为与印刷电路板(PCB)连结的接点。BGA基底的 材质包含以聚合物与导电材料为主的层板结构(laminate)，是整个封装结构效 能的关键所在。
如图lb所示，其描述了一传统堆迭式BGA封装100b结构。 一介电层 104b被镀在晶粒101b的表面上方并露出晶粒101b的晶粒接垫103b部位。 一重布层106b以电镀方式镀在该介电层104b的上方以连接晶粒接垫103b。 另一介电层108b则镀在介质层106b上以保护晶粒101b。 一封胶材料109b 被印在介电层108b上方。晶粒102b被置放在晶粒101b的表面上，封胶材 料109b则围绕着该晶粒102b。在此结构中，晶粒101b就如同是BGA封装 结构中的基底。通孔层llOb延伸穿过介质层104b及重布层106b，其内部被 填入导电性材质以与该重布层106b连结。 一介质材料113b镀在晶粒102b
上并露出该晶粒102b上的晶粒接垫112b部位。 一重布层105b形成在介质 层113b上以连接晶粒接垫112b。另一介质层lllb镀在该重布层105b上露 出部分的重布层105b并保护晶粒102b。复数个锡球107b形成在露出的重布 层105b区域上而让晶粒101b及晶粒102b能与外部装置或元件电耦合。在 此结构中，晶粒101b、晶粒102b以及PCB之间是以通孔110b连接。换言 之，晶粒101b与晶粒102b是通过通孔110b耦合至PCB。再者，此类型的 BGA封装由于以晶粒101b作为其基底，再加上其通孔110b在晶粒101b的 下方形成，故结构的尺寸会受到限制，也因此，封装的尺寸无法扩展，间接 冲击到封装的散热问题。此结构基底上并无额外的外部引脚，其锡球阵列被 用来作为与PCB板连结的接点。
如以上所述，图lb中的封装结构大小会受到其晶粒尺寸所限制，而图 la封装结构的输出入接垫(I/Opad)则是透过一般的打线焊接连结。因此对于 这两先前技术而言，其封装尺寸无法改变，使得封装的散热差。而通孔之间 的间距太窄则易造成信号耦合(signal coupling)或信号干扰等问题。
发明内容
本发明是为解决上述先前技术中所产生的问题而生，其目的在于提出一 种多芯片封装结构与其制作方法。
本发明的另一目的在于提出一种堆迭式封装结构以维持封装结构中两 通孔间适当的间距。
本发明的另一目的在于避免信号耦合与信号干扰等问题。
本发明的另一 目的在于提高封装结构的良率。
本发明的另一目的在于提出一种可调整尺寸大小的封装结构，可用于测 试装置、封装装置以及印刷电路板等具有固定尺寸的晶粒与封装结构上。
如上所述，本发明提出一种含有基底的封装结构。 一第一晶粒黏在该基 底的上方。 一第一封胶材料(即核胶，corepaste)形成在该第一晶粒四周。一 第一重布层形成在该第一封胶材料的上方以连接该第一晶粒上的第一接垫。 其中一具有重布层与锡球(焊接凸块)结构的第二晶粒被黏在该第一晶粒上。 一第二重布层形成在该第二晶粒上方以连接该第二晶粒上的第二接垫。该锡
球可透过焊点底层金属(Under Bump Metallurgy, UBM层)连接到该第一重布 层与第二重布层。 一第二封胶材料形成在该第二晶粒四周并覆于其上，该第 二封胶材料内部有通孔结构穿过其中，而该通孔结构则连接到其第一重布 层。
本发明还提出一种含有基底的封装结构。在此封装结构中， 一第一晶粒 黏在该基底上方。 一第一封胶材料形成在该第一晶粒四周，该第一封胶材料 上有通孔结构穿过其中。 一第一重布层形成在该第一封胶材料上方以连接其 通孔结构以及第一晶粒上的第一接垫。该通孔结构上有金属接触层形成。其 中一具有重布层与锡球(焊接凸块)结构的第二晶粒被黏在该第一晶粒上。一 第二重布层形成在该第二晶粒上方以连接该第二晶粒上的第二接垫。其锡球 可透过焊点底层金属(UBM)连接到该第一重布层与该第二重布层。 一第二封
胶材料形成在该第二晶粒四周并覆于其上。
本发明另提出一种制作封装结构的方法，该方法包含提供一第一晶片 级芯片尺度封装，其上含有锡球连接到增层中的第一重布层；提供一具有复 数个第二晶粒的硅晶片；切割所述硅晶片以形成复数个独立的第二晶粒；将 所述复数个第二晶粒放置在一面板上；在所述面板上形成一第一封胶材料围 绕着所述第二晶粒；在所述第二晶粒的表面上形成一第一介质层并露出一第 一开口区域；在所述第一介质层上形成一晶种层；在所述晶种层上形成一第 二重布层；在所述第一重布层上形成一第二介质层并露出其接垫区域；将所 述第一晶片级芯片尺寸封装切割成复数个独立的第一芯片尺寸封装；将所述 第一芯片尺寸封装放置在所述面板上；在所述面板上形成一封胶材料围绕着 所述第一芯片尺寸封装。
本发明可以改变封装尺寸，提高散热性，并规避了信号干扰等问题。
本发明在某些部份与配置会以物理的方式呈现，其较佳实施例在说明书 中会有详细的描述与图示，其中
图la为先前技术中使用打线焊接的堆迭式BGA封装结构的示意图lb为先前技术中一般的堆迭式BGA封装结构的示意图2为根据本发明一晶片级芯片尺寸封装结构的示意图3为根据本发明一扩散式芯片尺寸封装黏在一面板(基底)上的示意
图4为根据本发明一含有双晶粒封装结构的示意图； 图5为根据本发明一含有双晶粒堆迭式LGA封装结构的示意图； 图6为根据本发明一含有双晶粒堆迭式BGA封装结构的示意图； 图7为根据本发明一含有双晶粒堆迭式LGA封装结构的示意图； 图8为根据本发明一含有双晶粒堆迭式BGA封装结构的示意图； 图9为根据本发明一含有三晶粒堆迭式BGA封装结构的示意图； 图10为根据本发明一含有三晶粒堆迭式BGA封装结构的示意主要元件符号说明
100a:堆迭式BGA封装 100b:堆迭式BGA封装 101a:晶粒 101b:晶粒 102a:晶粒 102b:晶粒 103a:接垫 103b:晶粒接垫 104a:焊线
104b:介质层
105a:焊线 105b:重布层
106a:基底 106b:重布层 107a:锡球 107b:锡球 108a:绝缘层
108b:介质层
109a:接垫 109b:封胶材料 110a:接垫
110b:通孔层 111b:介质层 112b:晶粒接垫 113b:介质层 200:晶片级封装 201:芯片尺寸封装
300a:晶片 300b:面板晶片 301:晶粒 302:封装
400a:硅晶片级封装 400b:面板晶片封装 401:芯片尺寸封装 402:晶粒 403:堆迭式封装
500:堆迭式LGA封装
501:基底 502:晶粒 503:封胶材料 504:接垫 505:介质层 506:重布层 507:介质层 508:锡球 509:重布层 510:介质层 511:晶粒接垫 512:晶粒 513:通孔 514:接垫 517:封胶材料 518:介质层
600:堆迭式BGA封装
601:基底 602:晶粒 603:封胶材料 604:晶粒接垫 605:介质层 606:重布层 607:介质层 608:锡球
609:重布层
610:介质层
611:晶粒接垫
612:晶粒
613:通孔
614:重布层
615:重布层
616:锡球 1617:封胶材料
618:介质层
700:堆迭式LGA封装
701:基底
702:晶粒
703:封胶材料
704:晶粒接垫
705:介质层
706:重布层
707:介质层
708:锡球
709:介质层
710:介质层
711:晶粒接垫
712:晶粒
713:通孔
714:接垫
715:介质层 717:封胶材料 718:金属接触层 719:硬质基底
800:堆迭式BGA封装
801:基底
802:晶粒
803:封胶材料
804:接垫
805:介质层
806:重布层
807:介质层
808:锡球
809:重布层
810:介质层
811:晶粒接垫
812:晶粒
813:通孔
815:介质层
816:锡球
817:封胶材料
818:金属接触层
819:硬质基底
900:堆迭式BGA封装
901:基底 902:晶粒 903:封胶材料
904:晶粒接垫 905:介质层 906:重布层 907:介质层 908:锡球 909:重布层 910:介质层 911:晶粒接垫 912:晶粒 913:通孔 915:介质层 916:锡球 917:封胶材料 918:金属接触层 919:硬质基底 920:通孔 921:重布层
922:晶粒 923:介质层 924:介质层 925:介质层 926:重布层 927:晶粒接垫 928:封胶材料 929:锡球
1000:堆迭式BGA封装 1001:基底 1002:晶粒 1003:封胶材料 1004:晶粒接垫 1005:介质层 1006:重布层 1007:介质层 1008:介质层 1009:重布层 1010:介质层 1011:晶粒接垫 1012:晶粒 1013:通孔 1014:重布层 1015:介质层 1016:锡球 1017:封胶材料 1018:介质层 1020:介质层 1021:晶粒接垫 1022:晶粒 1023:重布层 1024:介质层 1025:封胶材料 1026:通孔 1027:重布层
1028:介质层 1029:锡球
具体实施例方式
现在此处将详细描述本发明的实施例。然而，不仅限于此处所详述者， 需了解本发明也可在其它广泛的实施例当中施行，且本发明的范畴未受其随
附的专利权利要求以外的叙述或说明所限制。
然，此处并未明定其各元件的尺度与组成。而为了让本发明能被更清楚 的描述与理解，图中一些相关元件的尺度被放大，而不重要的部位则被省略。
本发明的精髓在于揭示一种封装内封装(package in package, PIP)结构， 可借着调整通孔之间的距离获得一合适的封装尺寸。此结构因其晶粒是黏在 基底上故可调整封装尺寸大小。再者，其晶粒可与被动元件(如电容)或其它 具迭层结构的晶粒一起封装。本发明详细的结构与制作流程将于下方描述。
下方的说明与其所对应的图式为单一晶粒与单一重布层的结构，其目的 在于简化实施例并让本发明能被更清楚的理解，而非限制其应用的意涵。
请参照图5，图中描述了一根据本发明的堆迭式LGA封装结构(基板栅 格阵列)500。
如图5所示，两晶粒502，512在基底501上彼此堆迭，其中晶粒502被 黏在基底501上。在实施例中，该基底的材质包含金属、合金42(42%镍-58% 铁)、Kovar合金(29。/。镍-17。/。钴-54。/。铁)、玻璃、陶瓷、硅或是PCB(如有机 基座)等材料。晶粒502封装结构包含 一封胶材料形成在该基底501上方 并围绕着晶粒502。封胶材料(核胶)503是以印刷、镀膜或是射出成形等方式 形成。举例而言，核胶的材质可包含硅酮橡胶(siliconerubber)、树脂、环氧 树脂化合物等。 一介质层505可以镀膜的方式形成在晶粒502的表面上方并 露出该晶粒502上方的铝垫(即接垫)504。 一晶种层与重布层506可以电镀的 方式形成在介质层505上方以连接晶粒接垫504。另一介质层507被镀在该
重布层506上保护晶粒502并露出该重布层506上的焊点底层金属(UBM)区 域。
同样地，晶粒512封装结构还包含 一介质层518可以镀膜的方式形成 在晶粒512上并露出该晶粒512上的晶粒接垫511。 一晶种层与重布层509 形成在介质层518上以连接该晶粒接垫511。该重布层509可作为晶粒512 与锡球之间连结的接口 。另一介电层510形成在重布层509的上以保护晶粒 512并露出该重布层509上的焊点底层金属(UBM)区域。如上所述，介质层 的材质包含SINR(硅氧烷聚合物)、BCB(Benzocyclobutene)、 PI(polyimides)、 或是以硅酮为主的材料。复数个锡球508透过UBM与重布层509及重布层 506连结，形成晶粒502与晶粒512之间的传导接点。
一封胶材料517形成在介质层507上方，可围绕或覆盖晶粒512并填入 锡球508位置以外的区域。该封胶材料是以真空印刷的方式形成。通孔513 延伸穿过介电层507上的核胶517区域及重布层506，其内部填入导电材质 以与该重布层506连结。将导电材质填入通孔513可与重布层的电镀同时进 行。
在此结构中，晶粒502与晶粒512可通过通孔513与外部装置或元件连 接。换言之，晶粒101a与晶粒102a可经由通孔513与外部装置或PCB板耦 合。此种LGA式的封装结构通孔513分布在晶粒旁边。通孔513可另外应 用其它增层(build-up)或重布层延伸至核胶517区域的表面。接垫514被形成 来连接通孔513以作为该封装结构对外的接点。
再者，本发明的封装结构500尺寸比晶粒502、晶粒512大，其大小可 由封装结构的分割来决定。由于封装结构的大小可以扩展，因此能改善封装 结构的散热效果，并且在尺寸縮小时能保持接垫之间的间距。
请参照图6，在另一实施例中，其描述了本发明中一堆迭式BGA封装 结构600。
如图6所示，其为两晶粒602、 612封装在基底601上彼此堆迭的示意图。晶粒602被黏在基底601上。晶粒602封装结构包含一封胶材料603形 成在基底601上方并围绕着晶粒602。该封胶材料603(核胶)是以印刷的方式 形成。 一介电层605形成在晶粒602表面上方并露出晶粒602上的晶粒接垫 604区域。 一晶种层与重布层606形成在该介质层605上方以连接该晶粒接 垫604。另一介质层607形成在重布层606上露出该重布层606上的焊点底 层金属(UBM)区域并保护晶粒602。
同样地，晶粒612的封装结构还包括一介质层618形成在晶粒612表面 的上方并露出该晶粒612上的晶粒接垫611。 一晶种层与重布层609形成在 介质层618上方以连接晶粒接垫611。该重布层609可作为晶粒612与锡球 608之间的导电连结。另一介质层610形成在重布层609上露出该重布层609 上的焊点金属层(UBM)区域并保护晶粒612。复数个锡球608连结重布层609 与重布层606的焊点底层金属区域(UBM)形成晶粒602与晶粒612之间的 传导接点。
封胶材料617形成在介质层607与晶粒612的上方以围绕晶粒612并填 入锡球608位置以外的区域。该封胶材料617(核胶)是以印刷的方式形成。 通孔613延伸穿过重布层606上的核胶617区域与介质层607，其内部填入 导电材料以与该重布层606连结。将导电材料填入通孔613可与重布层电镀 的步骤可同时进行。通孔613可分布在晶粒612以外的区域。另一重布层614 形成在通孔613上方作为接点。尚有另一介质层615形成在重布层614与核 胶617区域上方并露出该重布层614上的接垫部位(即UBM层)。复数个锡 球连接到该重布层615上的接垫以形成晶粒602及晶粒612与外部装置或 PCB板之间的传导接点。
在此结构中，晶粒602与晶粒612可经由锡球616以及通孔613来与外 部装置或PCB板连接。换言之，晶粒602与晶粒612是透过锡球616来与 外部装置或PCB板耦合。
在根据本发明的另一实施例中，请参照图7，其描述了另一种堆迭式的 LGA封装结构700。
如图7所示，两晶粒702， 712封装在一基底701上彼此堆迭。一晶粒702 黏在基底701上。在另一实施例中，基底701包含金属、合金42(42%镍-58% 铁)、Kovar合金(29。/。镍-17。/。钴-54。/。铁)、玻璃、陶瓷、硅或是PCB(如有机 印刷电路板)。此外，在此较佳实施例中，基底701被黏在一硬质基底719 上。该硬质基底719为非导电材质，以环氧树脂类的多层板或镀膜材料为佳。 晶粒702的封装结构包含一封胶材料703形成在基底701上并围绕着该晶粒 702。该封胶材料703包含硅酮橡胶、树脂与环氧树脂化合物等。 一介质层 705形成在晶粒702的表面上方并露出该晶粒702的晶粒接垫704与通孔713 区域。 一晶种层与重布层706形成在介质层705上方以连接该晶粒接垫704 并以电镀工艺填入通孔713中。另一介质层707形成在重布层706上露出该 重布层706上的接垫(即UBM层)并保护晶粒702。
同样地，晶粒712的封装结构包含一介质层715形成在晶粒712的表面 上方并露出该晶粒712上的晶粒接垫711。 一晶种层与重布层709形成在介 质层715上方以连接该晶粒接垫711。重布层709是用来作为晶粒接垫712 与锡球708之间的导电连结。另一介质层710形成在重布层709上露出该介 电层709上的接垫(即UBM层)区域并保护晶粒712。上面所述的介质层材质 包含SINR(硅氧烷聚合物)、BCB (Benzocyclobutene)、 PI(polyimides)、或是 以硅酮为主的材料。复数个锡球708与重布层709与重布层706连结以形成 晶粒702与晶粒712之间的传导接点。
封胶材料717形成在介质层707上方并围绕着晶粒712(可盖住或不盖住) 并填入锡球708位置以外的区域。封胶材料717(核胶)是以真空印刷的方式 形成。通孔713延伸穿过封胶717区域、重布层706下方的介电层703、基 底701以及硬质基底719以与该重布层706连结。 一导电材质的金属接触层 718延伸穿过基底701与硬质基底719以与通孔713连结。
在此结构中，晶粒702与晶粒712可通过该金属接触层718与外部装置
或PCB板连接。换言之，晶粒702与晶粒712是透过金属接触层718与外 部装置或PCB板耦合。LGA式(周边式)的通孔713结构位于晶粒旁并连接 硬质基底719。该硬质基底719有电路图形分布其上。通孔713可分布在晶 粒702与晶粒712位置以外的区域。接垫714形成在该金属接触层718上作
为封装结构对外的接点。
再者，根据本发明，此封装结构700的大小比晶粒702与晶粒712都来
的大，其大小可由封装结构的分割来决定。由于封装结构的大小可以扩展， 因此能改善封装结构的散热效果，并且在尺寸縮小时能保持接垫之间的间 距。
在一实施例中，参照图8，其描述了本发明中另一堆迭式BGA封装结 构800。
如图8所示，晶粒802与晶粒810在基底801上彼此堆迭。晶粒802被 黏在该基底801上。在一实施例中，基底801包含金属、42合金(42%镍-58% 铁)、Kovar合金(29。/。镍-17。/。钴-54。/。铁)、玻璃、陶瓷、硅或是PCB(如有机 印刷电路板)。此外，在此较佳实施例中，基底801也被黏在一硬质基底819 上。晶粒802封装结构包含一封胶材料803形成在该基底801上方并围绕着 晶粒802。该封胶材料803(核胶)是以印刷的方式形成。举例来说，核胶803 的材质包括硅酮橡胶、树脂、或是环氧树脂化合物。 一介电层805形成在晶 粒802的表面上方并露出晶粒802上的晶粒接垫804与通孔813区域。该通 孔813可以光刻工艺或激光钻孔工艺形成。 一晶种层与重布层806以电镀的 方式形成在介电层805上方以连接晶粒接垫804与通孔813。另一介质层807 形成在重布层806上方露出该重布层上的接垫(UBM)区域并保护晶粒802。
同样地，晶粒812的封装结构还包含一介质层815形成在晶粒812的表 面上并露出晶粒812上的晶粒接垫811。 一晶种层与重布层809形成在介质 层815上以连接晶粒接垫811。重布层809是用来作为晶粒812与锡球808 之间的导电连结。另一介质层810形成在重布层809上露出该重布层809上的接垫(UBM)区域并保护晶粒812。上面所述的介质层材质包含SINR(硅 氧烷聚合物)、BCB (Benzocyclobutene)、 PI(polyimides)、或是以硅酮为主的 材料。复数个锡球808与重布层809及重布层806连结以形成晶粒802与晶 粒812之间的传导接点。
封胶材料817形成在介质层807上方围绕着晶粒812(可盖住或不盖住) 并填入锡球808位置以外的区域。封胶材料817(核胶)是以真空印刷的方式 形成。通孔813延伸穿过封胶817区域、重布层806下方的介质层803、基 底801以及硬质基底819以与该重布层806连结。 一导电材质的金属接触层 818穿过基底801与硬质基底819以与通孔813连接。
在此结构中，晶粒802与晶粒812可通过该金属接触层818与外部装置 或PCB板连接。换言之，晶粒802与晶粒812是透过金属接触层818与外 部装置或PCB板耦合。BGA式(阵列式)的通孔813结构位于晶粒802旁并 连接着硬质基底819。该硬质基底819有电路图形分布其上。通孔813可分 布在晶粒802与晶粒812位置以外的区域。锡球816形成在该金属接触层818 上作为该封装结构对外的接点。
再者，根据本发明，此封装结构800的大小比晶粒802与晶粒812都来
的大，其大小可由封装结构的分割来决定。由于封装结构的大小可以扩展， 因此能改善封装结构的散热效果，并且在尺寸縮小时能保持接垫之间的间 距。
在一实施例中，参照图9，其描述了本发明中三晶粒堆迭式封装(chip stacking package, CSP)的BGA封装结构900。
如图9所示，晶粒902, 912, 922封装结构在基底901上彼此堆迭。晶粒 902被黏在该基底901上。在一实施例中，基底901包含金属、合金42(42% 镍-58%铁)、Kovar合金(29。/。镍-17。/。钴-54。/。铁)、玻璃、陶瓷、硅或是PCB(如 有机印刷电路板)。此外，在此较佳实施例中，基底901也被黏在一硬质基 底919上。晶粒902封装结构包含一封胶材料卯3形成在该基底901上方并围绕着晶粒902。该封胶材料903(核胶)是以印刷的方式形成。举例来说，核 胶卯3的材质包括硅酮橡胶、树脂、或是环氧树脂化合物。 一介电层905以 电镀的方式形成在晶粒902的表面上方并露出晶粒902上的晶粒接垫904与 通孔913部位。该通孔913结构可以光刻工艺或激光钻孔工艺形成。 一晶种 层与重布层906形成在介质层905上方以连接晶粒接垫904与通孔913。另 一介质层907形成在重布层906上方露出该重布层906上的接垫(UBM)部 位并保护晶粒902。
同样地，晶粒912的封装结构还包含一介质层915形成在晶粒912的表 面上并露出晶粒912上的晶粒接垫911。 一晶种层与重布层909形成在介质 层915上以连接晶粒接垫911。重布层909是用来作为晶粒912与锡球908 之间的导电连结。另一介质层910形成在重布层卯9上露出该重布层909上 的接垫(UBM)区域并保护晶粒912。上面所述的介质层材质包含SINR(硅 氧垸聚合物)、BCB (Benzocyclobutene)、 PI(polyimides)、或是以硅酮为主的 材料。复数个锡球908连接重布层909与重布层906上的UBM层以形成晶 粒902与晶粒912之间的传导接点。
封胶材料917形成在介质层907上方围绕着晶粒912并填入锡球908位 置以外的区域。封胶材料817(核胶)是以真空印刷的方式形成。通孔913延 伸穿过封胶917区域、重布层906下方的介电层903、基底901以及硬质基 底919以连接该重布层906。一导电材质的金属接触层918延伸穿过基底901 与硬质基底919以与通孔913连结。
在此结构中，晶粒902与晶粒912可通过该金属接触层918与外部装置 或PCB板连接。换言之，晶粒902与晶粒912是透过金属接触层918与外 部装置或PCB板耦合。BGA式(阵列式)的通孔913结构位于晶粒902旁并 与硬质基底919连结。该硬质基底919有电路图形分布其上。通孔913可分 布在晶粒902与晶粒912位置以外的区域。锡球916形成在该金属接触层918 上作为封装结构对外的接点。在此较佳实施例中，锡球916是位于芯片902的背面。
再者，晶粒922的封装结构包含一介质层925形成在晶粒922的表面上 并露出晶粒922上的晶粒接垫927。一晶种层与重布层926形成在介质层925 上以连接晶粒接垫927。重布层926是用来作为晶粒922与锡球929之间的 导电连结。另一介电层924形成在重布层926上露出该重布层926上的接垫 (UBM)区域并保护晶粒922。上面所述的介质层材质包含SINR(硅氧烷聚合 物)、BCB (Benzo-cyclobutene)、 PI(polyimides)、或是以硅酮为主的材料。复 数个锡球929连接重布层926与重布层921以与通孔920连结。
另一封胶材料928形成在介质层923上方围绕着晶粒922并填入锡球 929位置以外的区域。封胶材料928(核胶)是以真空印刷的方式形成。通孔 920延伸穿过重布层906上方的封胶917区域与介质层907以于该重布层906 连接。BGA式(阵列式)的通孔920结构位于晶粒912旁并耦合至通孔913。
再者，根据本发明，此封装结构900的大小比晶粒902, 912,922的封 装都来的大，其大小可由封装结构的分割来决定。由于封装结构的大小可以 扩展，因此能改善封装结构的散热效果，并且在尺寸縮小时能保持接垫之间 的间距。
在另一实施例中，参照图IO，其描述了本发明中一堆迭式BGA封装结 构1000。
参照图10，其为三晶粒1002, 1012, 1022封装结构在基底1001上互相堆 迭的示意图。晶粒1002被黏在基底1001上。晶粒1002封装包含一封胶材 料1003形成在基底1001上方并围绕着晶粒1002。封胶材料1003(核胶)是以 真空印刷的方法形成。 一介电层1005形成在晶粒1002的表面上方并露出晶 粒1002上的晶粒接垫1004。 一晶种层与重布层1006形成在介质层1005上 方以连接晶粒接垫1004。另一介质层1007形成在重布层1006的上方露出重 布层上的接垫(UBM)部位并保护晶粒1002。
同样地，晶粒1012的封装结构还包含一介质层1018形成在晶粒1012的表面上并露出晶粒1012上的晶粒接垫1011。一晶种层与重布层1009形成 在介质层1018上以连接晶粒接垫1011。重布层1009是用来作为晶粒1012 与锡球1008之间的导电连结。另一介质层1010形成在重布层1009上露出 该重布层1009上的接垫区域并保护晶粒1012。上面所述的介质层材质包含 SINR(硅氧烷聚合物)、BCB (Benzocyclobutene)、 PI(polyimides)、或是以硅酮 为主的材料。复数个锡球1008连接重布层1009与重布层1006以在晶粒1002 与晶粒1012上形成复数个导电接点。
封胶材料1017形成在介电层1007与晶粒1012上方围绕着该晶粒1012， 并填入锡球1008位置以外的区域。封胶材料1017(核胶)是以真空印刷的方 法形成。通孔结构可用光刻工艺或激光工艺的方式形成。通孔1013延伸穿 过重布层1006上的核胶1017区域与介质层1007，其内部填入导电材料以连 接该重布层1006。BGA式封装结构的通孔1013与晶粒1012同层。通孔1013 可分布在晶粒1012以外的区域。另一重布层1014形成在通孔1013上作为 通孔1013与锡球1016之间的导电连结。另一介质层1015形成在重布层1014 与核胶1017区域上并露出该重布层1014上的接垫(UBM)。复数个锡球1016 连接到重布层1015以形成晶粒1022与晶粒1012之间的传导接点。
同样地，晶粒1022的封装结构还包含一介质层1020形成在晶粒1022 的表面上并露出晶粒1022上的晶粒接垫1021。一晶种层与重布层1023形成 在介质层1020上以连接晶粒接垫1021。重布层1023可用来作为晶粒1022 与锡球1016之间的导电连结。另一介质层1024形成在重布层1023上方露 出该重布层1023上的接垫(UBM)区域并保护晶粒1022。复数个锡球1016 连接到重布层1023与重布层1014以形成晶粒1022与晶粒1012之间的导电 接点。
封胶材料1025形成在介电层1015与晶粒1022上方围绕并覆盖着该晶 粒1022，并填入锡球1016位置以外的区域。封胶材料1025(核胶)是以真空 印刷的方法形成。通孔1026延伸穿过重布层1014上的核胶1025区域与介 质层1015，其内部填入导介质材料以与该重布层1022连结。BGA式封装结 构的通孔1026与晶粒1022同层。通孔1026可分布在晶粒1022位置以外的 区域。另一重布层1027形成在通孔1026上作为通孔1026与锡球1029之间 的导电连结。另一介质层1028形成在重布层1027与核胶1025区域上并露 出该重布层1027上的接垫(UBM)区域。复数个锡球1029连接到重布层1027 上的接垫(UBM)区域以作为晶粒1002、晶粒1012以及晶粒1022对外的接点。 此较佳实施例的球型终端引脚1029位于晶粒1022的背面。
在此结构中，晶粒1002、晶粒1012与晶粒1022可经由锡球1022、通 孔1023以及通孔1013与外部装置或PCB板连接。换言之，晶粒1002、晶 粒1012与晶粒1022是透过锡球1029与外部装置或PCB板耦合。
根据本发明，上述堆迭式BGA/LGA封装结构的详细制作步骤将在下面 描述。
参照图2，其说明了本发明中一进行封装工艺的晶片级封装200。晶片 级封装200具有复数个芯片尺寸封装(CSP)201 ，其上有锡球或焊接凸块作为 其终端接点。图2中的晶粒是晶片级芯片尺寸(WL-CSP)的封装结构，其具 有锡球(焊接凸块)结构并使用重布层作为其增层(build-up layer)。 一第一介电 层镀在该封装结构上并露出其第一接垫(即铝垫)。晶种层在清洗铝垫过后以 溅镀的方式镀上。溅镀所使用的金属材质以钛/铜或钛/钨/铜为佳。再来镀上 光刻胶并使用该光刻胶作为光掩膜，之后再以电镀工艺来形成重布层(RDL)， 其金属以铜/金或铜/镍/金材料为佳。其后最上层的介电层被镀上以覆盖其表 面并露出其接垫区域来形成UBM层以与锡球连结。芯片尺寸封装(CSP)201 是上述堆迭式BGA/LGA封装的基础结构，如晶粒512， 612， 712 , 812, 912, 1012以及1022等。
进行封装的晶片度可用晶背研磨(back lapping)的方式来减少其厚度到 50-300pm的水平。具有上述厚度的处理晶片易于切割以将晶粒分成个别的 小晶粒。 一介质层(保护层)在切割之前会形成在该处理晶片上以避免晶粒受
到损伤。
参照图3，其为本发明一晶片级封装结构中进行封装的面板。进行封装 的晶片300a具有复数个晶粒黏在一基底或面板上。图3中的晶粒被放置在
面板上并填入封胶制作面板架构并使用增层工艺来制作其接点。面板晶片 (panel wafer)形成后，第一介质层会被镀在晶粒301的表面上并露出第一开 口区域(假使晶片中有重布层，此开口就是铝垫或通孔接垫的位置)。晶种层 在第一开口区域清洗后以溅镀方式镀在面板晶片上；该晶种层的材质以钛/ 铜或钛/钩/铜为佳。在该晶种层上镀上光刻胶并形成重布层图形，之后进行 电镀工艺在该晶种层上形成重布层，其材质以铜/金或铜/镍/金为佳。在接下 来的步骤中，将光刻胶去除并以湿蚀刻的方式蚀刻晶种层以形成重布层。顶 介电层被镀在重布层上并露出其接垫区域以形成焊点底层金属(UBM)。芯片 尺寸封装(CSP)302是上述堆迭式BGA/LGA封装的另一基本结构，例如晶粒 502， 602， 702, 802， 902以及1002等。
之后，将晶粒301进行测试挑出其中好的晶粒，再将好的晶粒301作切 割黏在一新的基座(面板)300b上。其步骤为，晶粒301会使用一能精准对位 的取放系统(pickandplace)黏在面板晶片300b上。对于每个黏上的晶粒而言， 其精准度最好不要小与10pm。在封装302中，晶粒301上的铝垫会以扩散 式(fan-out)的晶片级封装工艺(增层工艺)连接到金属接触层(即重布层的金属 布线，metal trace)。
参照图4，其为本发明中一双晶粒芯片尺寸封装结构。
硅晶片级封装结构400a中的芯片尺寸封装(CSP)含有锡球或焊接凸块作 为其终端接点(即引脚)。该封装400a会进行测试并选出其中好的晶粒，再将 好的芯片尺寸封装401进行切割。其后用一覆晶焊接器以面朝下(锡球面朝 下)的方式将切割后的晶粒置放并黏在基座(面板)400b上，其焊接是以热回焊 工艺加热焊接金属以形成导电连结完成堆迭式封装403结构。
将带有晶粒402的面板(已含有增层及接垫)进行回焊是指与面板上的晶
粒401进行焊接连结，并使用增层工艺在电路面或是背面制作终端接点(或
引脚)。终端引脚位于LGA式封装结构的周边或是BGA式封装结构的阵列 上。
最后，具有上述结构的堆迭式封装基座会被沿切割道切割以将个别的堆 迭式封装分离。
本发明中的封装工艺甚至可用来形成具堆迭结构的多晶粒封装。换言 之，虽然图IO表示出的堆迭式封装结构只带有三片晶粒，含有三片晶粒以 上的堆迭式封装也是可以做到的。换言之，本发明的封装结构可使用增层工 艺与通孔工艺来堆迭更多的元件(主动元件或被动元件)。
根据本发明，上述的封装结构可维持封装结构中锡球之间的间距。因此 本发明能避免信号耦合与信号干扰的问题。再者，因为晶粒是黏在基底上的， 故此封装结构可以调整其堆迭结构的大小，使得本发明可提高其封装结构的 良率。此外，本发明的封装大小可因应测试装置、封装装置及连接的印刷电 路板等结构作调整。
本发明上述的特别实施例描述系用以说明与描述。它们并非详尽无遗 的，也未限制本发明为确切的揭露形式；很明显地，以上所述的观点来看， 许多的修改与变更是可能的。实施例的选择与描述是为了更清楚解释本发明 的原理与其实际应用，使得该领域的熟习技艺者能以不同的变更修改充分利 用本发明与其不同的实施例，以应用在可能的特定用途上。须注意，本发明 每一实施例并非都需要实现此处描述的所有优点。而是任一特别实施例都能 提供一或多个上述讨论的优点。
权利要求
1.一种半导体元件封装结构，该结构包含一基底；一第一晶粒黏在所述基底上；一第一封胶材料在所述第一晶粒周围形成；一第一重布层形成在所述第一封胶材料与所述第一介质层上以连接所述第一晶粒上的第一接垫；一第二晶粒；一第二重布层形成在所述第二晶粒上以连接所述第二晶粒上的第二接垫；复数个锡球连接到所述第一重布层与第二重布层；及一第二封胶材料形成在所述第二晶粒周围，其中所述第二封胶材料含有通孔结构穿过其中，所述通孔结构连接到所述第一重布层。
2. 如权利要求1所述的半导体元件封装结构，其特征在于，所述基底的 材质包含金属、合金42(42%镍-58°/。铁)、Kovar合金(29。/o镍-17。/。钴-54。/。铁)、 玻璃、陶瓷、硅或是PCB;所述第一封胶材料与第二封胶材料的材质包含硅 酮橡胶、树脂或是环氧树脂化合物；所述第一重布层与第二重布层的材质包 含铜/金、铜/镍/金合金；所述通孔结构的材质包含钛/铜、铜/金、铜/镍/金合 金。
3. 如权利要求1所述的半导体元件封装结构，其特征在于，所述半导体 元件封装结构还包含一第三重布层形成在所述第二封胶材料上以连接所述 通孔结构。
4. 如权利要求3所述的半导体元件封装结构，其特征在于，所述半导体 元件封装结构还包含复数个BGA式封装的锡球形成在所述第三重布层上。
5. 如权利要求1所述的半导体元件封装结构，其特征在于，所述半导体元件封装结构还包含复数个LGA式封装的金属接垫形成在所述通孔结构上 与所述LGA封装结构的周边。
6. —种半导体元件封装结构，该半导体元件封装结构还包含 —基底；一第一晶粒黏在所述基底上；一第一封胶材料在所述第一晶粒周围形成；其中所述第一封胶材料含有 通孔结构穿过其中；一第一重布层形成在所述第一封胶材料上以连接通孔结构与所述第一 晶粒上的第一接垫；复数个金属接触层形成在所述通孔结构上；一第二晶粒；一第二重布层形成在所述第二晶粒上以连接所述第二晶粒上的第二接垫；复数个锡球连接到所述第一重布层与第二重布层；及 一第二封胶材料在所述第二晶粒周围形成。
7. 如权利要求6所述的半导体元件封装结构，其特征在于，所述半导体 元件封装结构还包含一硬质基底连接到所述基底。
8. 如权利要求6所述的半导体元件封装结构，其特征在于，所述半导体 元件封装结构还包含复数个BGA式封装的锡球形成在所述金属接触层与所 述硬质基底上。
9. 如权利要求6所述的半导体元件封装结构，其特征在于，所述半导体 元件封装结构还包含复数个LGA式封装的金属接垫形成在所述通孔结构与 LGA封装的周边。
10. —种制作封装结构的方法，该方法包含提供一第一晶片级芯片尺度封装，其上含有锡球连接到增层中的第一重 布层；提供一具有复数个第二晶粒的硅晶片；切割所述硅晶片以形成复数个独立的第二晶粒；将所述复数个第二晶粒放置在一面板上；在所述面板上形成一第一封胶材料围绕着所述第二晶粒；在所述第二晶粒的表面上形成一第一介质层并露出一第一开口区域；在所述第一介质层上形成一晶种层；在所述晶种层上形成一第二重布层；在所述第一重布层上形成一第二介质层并露出其接垫区域； 将所述第一晶片级芯片尺寸封装切割成复数个独立的第一芯片尺寸封将所述第一芯片尺寸封装放置在所述面板上； 在所述面板上形成一封胶材料围绕着所述第一芯片尺寸封装。
全文摘要
本发明提供一种多芯片封装结构与其形成方法，使用一取放(pick andplace)机具将一第一芯片尺寸封装(CSP)置于一含有第二晶粒的基座上以获得一比原芯片尺寸封装更合适的堆迭式芯片尺寸封装(stacking package)结构。此封装结构的尺寸比传统堆迭式封装来的大，且其覆晶封装(flip chip)的终端引脚(terminal pin)可分布在LGA式封装的周边或是分布在BGA式封装的阵列上。本发明可以改变封装尺寸，提高散热性，并规避了信号干扰等问题。
文档编号H01L25/00GK101197356SQ20071019336
公开日2008年6月11日 申请日期2007年12月10日 优先权日2006年12月8日
发明者余俊辉, 周昭男, 杨文焜, 林志伟, 黄清舜 申请人:育霈科技股份有限公司