专利名称：多比特可编程非易失性存储器单元、阵列及其制造方法
技术领域：
本发明主要涉及半导体存储器件，尤其涉及一种一次性多比特可编程非易 失性存储器单元、阵列及其制造方法。
背景技术：
随着集成电路技术的不断发展，对集成电路芯片制造技术的要求也越来越 高，尤其是对半导体存储器件的制造技术，开发商和制造厂商都不断投入大量 经费和研发人员用以提高甚至改变现有的半导体存储器制造技术。半导体存储 器包括多种类型，其中，使用较为广泛的当属非易失性半导体存储器。目前， 非易失性存储器包括只读非易失性存储器、可编程只读非易失性存储器、可编 程可擦除只读非易失性存储器等。现有可编程非易失性存储器常常采用熔丝或反熔丝制造技术，这种熔丝或 反熔丝制造技术除了需要釆用传统的逻辑工艺外，还需要采用特殊工艺和特殊 材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储器，不但 增加了芯片制造的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因 此，还大大降低逻辑器件的可靠性。另夕卜，现有的基于逻辑工艺制造的可编程非易失性存储单元需要两个以上的金属氧化物半导体(MOS, Metal Oxide Semiconductor)晶体管组成，所占 用的面积比4交大。发明内容有鉴于此，本发明的目的在于提供一种一次性多比特可编程非易失性存储 器单元、阵列及其制造方法。通过该一次性多比特可编程非易失性存储器单元、 阵列及其制造方法，达到大大提高单个存储单元存储数据的能力和存储器的存 储稳定性、进一步缩小存储单元面积和提高芯片集成度、更有利于大规模集成电路应用的目的。本发明提供了一种一次性多比特可编程非易失性存储器单元，包括晶体 管，所述晶体管包括栅极、源极和漏极，所述存储器单元还包括与所述晶体管的4册极串联连接的电容器；所述电容器由金属层、接触孔、阻挡层和处于有源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。 该可编程非易失性存储单元所述预定电压为定值电压、变值电压或脉冲电压。作用时间。该可编程非易失性存储单元中， 所述阻挡层为金属硅化物阻挡层； 所述金属层为第一金属层。本发明还提供了一种一次性多比特可编程非易失性存储器单元的制造方 法，包括提供金属层、接触孔、阻挡层、处于有源区的多晶硅； 处于有源区的多晶硅和源极、漏极形成包括栅极的晶体管； 依次连接将金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器， 将阻挡层作为该电容器的介质层；将所述晶体管的栅极与所述电容器串联连接；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。 该方法所述预定电压为定值电压、变值电压或脉冲电压。本发明还提供了 一种一次性多比特可编程非易失性存储器阵列，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单 元包括晶体管和电容器；其中，所述晶体管包括栅极、源极和漏极；所述存储单元中的晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的漏极与位线连接；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层、处于有源区的多晶硅依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。， 该可编程非易失性存储器阵列所述预定电压为定值电压、变值电压或脉冲 电压。的作用时间。本发明还提供了 一种一次性多比特可编程非易失性存储器阵列的制造方 法，包括提供金属层、接触孔、阻挡层、多根处于有源区的多晶硅和多个源极区、 漏极区；其中，多根处于有源区的多晶硅与多个源极区、漏极区形成多个包括 栅极、漏极和源极的晶体管；金属层中的多根金属线形成多条字线；多个晶体管的源极形成多条源线；多个晶体管的漏极形成多条位线；依次连接金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器，其 中，阻挡层作为该电容器的介质层；将多个所述晶体管的栅极与所述电容器对应串联连接形成存储单元排布 在与存储单元对应的字线、位线和源线之间；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。该方法所述预定电压为定值电压、变值电压或脉沖电压。 该方法所述预定作用时间为恒定时长或不同时长的作用时间。 本发明所述的一次性多比特可编程非易失性存储器单元、阵列及其制造方 法，通过金属层、接触孔、金属硅化物阻挡层和处于有源区的多晶硅形成金属 层-金属硅化物阻挡层-多晶硅结构的电容器，利用该电容器在不同作用电压 以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储，并将该 电容器与晶体管的栅极串联连接形成可编程非易失性存储单元及存储器阵列， 该存储单元只占单个晶体管的面积，从而实现了一种单个存储单元存储数据的 能力、存储器的存储稳定性、芯片集成度均有所提高、存储单元面积进一步缩 小、更有利于大规模集成电路应用的可编程非易失性存储器。另外，本发明所 述的一次性多比特可编程非易失性存储器与现有技术中的可编程存储器相比，行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，稳定性。
图1为本发明实施例中一次性多比特可编程非易失性存储单元结构的典型示意图；图2为本发明实施例中一次性多比特可编程非易失性存储单元结构的俯 视图；图3为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部电路原理图；图4为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部典型示意图；图5为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部的俯视图；图6为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二 局部电^^原理图；图7为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二局部典型示意图；图8为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二 局部的俯视图。图9为本发明实施例中一次性多比特可编程非易失性存储单元中电容器 的电阻值与作用电压、作用时间之间的关系曲线图。
具体实施方式
下面结合附图来详细说明本发明的具体实施例。在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属 硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为在完 成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金 属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会 影响绝缘层的性能。在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区 和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击 穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层 来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB, Salicide Block )。在逻辑工艺标准中，不会对覆盖金属硅化物阻挡层的区域进行接触孔刻 蚀，因为金属硅化物阻挡层会阻挡接触孔的刻蚀，使金属层与多晶硅不能接触。 然而，本发明却打破这种传统观念，通过在覆盖金属硅化物阻挡层的多晶硅上 制作接触孔，使接触孔与多晶硅之间被金属硅化物阻挡层阻挡，从而形成具有 金属-金属硅化物阻挡层-多晶硅结构的电容器。该电容器在不同作用电压以及 不同作用时间下产生的多种不同电阻值来进行数据存储。本发明采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体 (MOS, Metal-Oxide Semiconductor)的栅极电容介质层，实现可编程非易失 性存储单元的可编程存^l渚功能，具体实施步骤如下步骤l,淀积多晶硅。该步骤中，多晶硅作为可编程非易失性存储单元的电容器的下电极材料。步骤2,在完成栅刻蚀及有源区的注入后，进行金属硅化物阻挡层的淀积 及刻蚀。步骤3，淀积金属，形成自对准难熔金属硅化物后，去除剩余金属。步骤4,淀积第一层介质层。 步骤5,进行平坦化工艺。 步骤6，进行刻蚀并制作接触孔。 步骤7，淀积并刻蚀第一金属层。该步骤中，由于金属硅化物阻挡层的材料及性质与第一层介质层的材料及 性质有较大差异，因此在接触孔刻蚀时，金属硅化物阻挡层不能被完全刻蚀掉， 于是金属层、接触孔、金属硅化物阻挡层和多晶硅就形成了金属-氧化物 - 多 晶硅结构的电容器。步骤8,利用该电容器在不同作用电压以及不同作用时间下产生的多种不 同电阻值，对多比特数据进行存储。图1为本发明实施例中一次性多比特可编程非易失性存储单元结构的典 型示意图，图中包括第一金属层101，接触孔(contact) 102，金属硅化物阻 挡层103，多晶硅(Poly) 104，栅氧层105和有源区106。第一金属层101与 接触孔102连接，接触孔102与金属硅化物阻挡层103连接，金属硅化物阻挡 层103覆盖多晶硅104。在金属硅化物阻挡层103的阻挡下，第一金属层101、 接触孔102、金属硅化物阻挡层103和多晶硅层104共同形成金属层-介质层 -多晶硅层结构的电容器。多晶硅104、栅氧层105、有源区106形成晶体管。 由于一次性可编程存储器的数据写入方式为通过烧录工具的高电压将数据写 入存储器，完成对数据的存储。因此，本发明实施例通过该金属层-介质层-电阻值来表征存储单元的多种存储状态，实现对多比特数据进行存储。图1中金属硅化物阻挡层103的电阻值由其自身的层厚d决定，因此，当电容器被施加预定作用电压，经过预定作用时间后，金属硅化物阻挡层703将被部分击穿，即金属硅化物阻挡层703的实际层厚d将会不断减小，从而使电容器随着层厚d的不断减小产生不同的电阻值。图2为本发明实施例中一次性多比特可编程非易失性存储单元结构的俯视图，图2中，第一金属层101、接触孔102、金属硅化物阻挡层103和多晶 硅层104共同形成金属层-介质层-多晶硅层结构的第一电容器，多晶硅104、 图1中的栅氧层105、有源区106形成多晶硅-栅氧层-有源区结构的第二电 容器；其中，图1中的栅氧层105为图2中多晶硅104与有源区106相重叠的 区域。从图2中可以看出，第一电容器的面积远小于第二电容器的面积，从而 使第一电容器的电压承受能力远小于第二电容器的电压承受能力，因此，在进 行存储过程中，当第一金属层IOI被施加预定电压时，第一电容器将被击穿， 而第二电容器并不会被击穿，保证多晶硅104、栅氧层105、有源区106形成 的晶体管的正常工作，从而利用第一电容器在不同作用电压以及不同作用时间 下产生的多种不同电阻值，来表征存储单元的多种存储状态，对多比特数据进 行存储。图3为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部电路原理图，图中包括晶体管3011、 3012、 3013、 3014，电容器3021、 3022、 3023、 3024,以及位线(Bit Line ) BL1 、 BL2，源线(Source Line ) SL1, 字线(WordLine) WL1、 WL2。其中，晶体管3011的栅极经电容器3021与WL1连接，晶体管3011的源极与 SL1连接，晶体管3011的漏极与BL1连接。晶体管3012的栅极经电容器3022与WL1连接，晶体管3012的源极与 SL1连接，晶体管3012的漏极与BL2连接。晶体管3013的栅极经电容器3023与WL2连接，晶体管3013的源极与 SL1连接，晶体管3013的漏极与BL2连接。晶体管3014的栅极经电容器3024与WL2连接，晶体管3014的源极与 SL1连接，晶体管3014的漏极与BL1连接。图4为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部典型示意图，图中包括第一金属层401，接触孔4021、 4022，金属硅化物 阻挡层4031、 4032，多晶硅4041、 4042,源极区4052、漏极区4051、 4053。 其中，第一金属层401经接触孔4021连接至金属硅化物阻挡层4031,金属硅化 物阻挡层4031覆盖多晶硅4041 。在金属硅化物阻挡层4031的阻挡下，第一金属层401、接触孔4021、金 属硅化物阻挡层4031和多晶硅4041共同形成金属层-介质层-多晶硅结构的 电容器。通过该金属层-介质层-多晶硅结构的电容器在不同作用电压以及不 同作用时间下产生的多种不同电阻值表征存储单元的多种存储状态，对多比特 数据进行存储。
多晶硅4041与漏极区4051、源极区4052形成晶体管。 第一金属层401经接触孔4022连接至金属硅化物阻挡层4032，金属硅化 物阻挡层4032覆盖多晶硅4042。
在金属硅化物阻挡层4032的阻挡下，第一金属层401、接触孔4022、金 属硅化物阻挡层4032和多晶硅4042共同形成金属层-介质层-多晶硅结构的 电容器。通过该金属层-介质层-多晶硅结构的电容器在不同作用电压以及不 同作用时间下产生的多种不同电阻值来表征存储单元的多种存储状态，对多比 特数据进行存储。
多晶硅4042与源:級区4052、漏极区4053形成晶体管。 图5为本发明实施例中一次性多比特可编程非易失性存储器阵列的第一 局部的俯视图。与图4相对应，图5中，源极区4052形成源线SL1，漏极区 4051形成位于源线SL1左端的位线BL1,漏极区4053形成位于源线SL1右 端的位线BL2,属于第一金属层401的两根金属线平行排布形成字线WL1、 WL2。
图6为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二 局部电路原理图，图中包括晶体管6011、 6012、 6013、 6014，电容器6021、 6022、 6023、 6024，以及位线BL2、 BL3,源线SL1、 SL2，字线WL1、 WL2。 其中，
晶体管6011的栅极经电容器6021与WL1连接，晶体管6011的源极与 SL1连接，晶体管6011的漏极与BL2连接。
晶体管6012的栅极经电容器6022与WL1连接，晶体管6012的源极与 SL2连接，晶体管6012的漏极与BL3连接。
晶体管6013的栅极经电容器6023与WL2连接，晶体管6013的源极与 SL2连接，晶体管6013的漏极与BL3连接。晶体管6014的栅极经电容器6024与WL2连接，晶体管6014的源极与 SL1连接，晶体管6014的漏极与BL2连接。
图7为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二 局部典型示意图，图中包括第一金属层701,接触孔7021、 7022，金属硅化物 阻挡层7031、 7032、 7033、 7034,多晶硅7041、 7042、 7043、 7044，源极区 7051、 7054，漏极区7052、 7053。其中，
第一金属层701经接触孔7021连接至金属硅化物阻挡层7032，金属硅化 物阻挡层7032覆盖多晶硅7042。
在金属硅化物阻挡层7032的阻挡下，第一金属层701、接触孔7021、金 属硅化物阻挡层7032和多晶硅7042共同形成金属层-介质层-多晶硅结构的 电容器。通过该金属层-介质层-多晶硅结构的电容器在不同作用电压以及不 同作用时间下产生的多种不同电阻值来表征存储单元的多种存储状态，对多比 特数据进行存储。
多晶硅7042与源极区7051、漏极区7052形成晶体管。
第一金属层701经接触孔7022连接至金属硅化物阻挡层7033,金属硅化 物阻挡层7033覆盖多晶硅7043。
在金属^5圭化物阻挡层7033的阻挡下，第一金属层701、接触孔7022、金 属硅化物阻挡层7033和多晶硅7043共同形成金属层-介质层-多晶硅结构的 电容器。通过该金属层-介质层-多晶硅结构的电容器在不同作用电压以及不 同作用时间下产生的多种不同电阻值表征存储单元的多种存储状态，对多比特 数据进行存储。
多晶硅7043与源极区7054、漏极区7053形成晶体管。
图8为本发明实施例中一次性多比特可编程非易失性存储器阵列的第二 局部的俯视图。与图7相对应，图8中，源极区7051形成源线SL1,漏极区 7052形成位线BL2,漏极区7053形成位线BL3,源极区7054形成源线SL2, 属于第一金属层701的两根金属线平行排布形成字线WL1、 WL2。
图9为本发明实施例中一次性多比特可编程非易失性存储单元中电容器 的电阻值与作用电压、作用时间之间的关系曲线图，图9中，纵坐标为可编程 非易失性存储单元中电容器的电阻值，横坐标为作用电压值与作用时间值。其中，
存储单元中的电容器被施加作用电压VI,经过作用时间tl后，产生的电 阻值为Rl;
存储单元中的电容器被施加作用电压V2，经过作用时间t2后，产生的电 阻值为R2;
存储单元中的电容器被施加作用电压V3,经过作用时间t3后，产生的电 阻值为R3;
存储单元中的电容器被施加作用电压V4,经过作用时间t4后，产生的电 阻值为R4。
本发明具体实施例中，通过对电容器施加不同作用电压，经过不同作用时 间后，使电容器产生不同的电阻值R1、 R2、 R3、 R4,电阻值R1、 R2、 R3、 R4分别表征一个存储状态。其中，设计人员可根据设计需要调整作用电压VI 、 V2、 V3、 V4和作用时间tl、 t2、 t3、 t4,其中，作用电压V1、 V2、 V3、 V4 可以为同一作用电压或不同作用电压，作用时间tl、 t2、 t3、 t4可以为同一时 长的作用时间或不同时长的作用时间。
在具体实现过程中，设计人员可在构成电容器的金属层上施加预定幅值的 脉冲电压，在电容器每经过一个脉冲后，测量一次该电容器的电阻值，直到达 到表征预定存储状态的预定电阻值。
例如，当作用电压是幅值为A1、周期为t秒的脉冲电压时，产生电阻值 Rl需要的作用时间为mt秒，产生电阻值R2需要的作用时间为nt秒，产生电 阻值R3需要的作用时间为pt秒，产生电阻值R4需要的作用时间为qt秒；而 当作用电压是幅值A2、周期为t'秒的脉冲电压时，产生电阻值R1需要的作用 时间为m't'秒，产生电阻值R2需要的作用时间为n't'秒，产生电阻值R3需要 的作用时间为p't'秒，产生电阻值R4需要的作用时间为q't'秒。其中，m、 n、 p、 q、 m'、 n'、 p'、 q'为大于或等于0的整数。
另外，设计人员还可在构成电容器的金属层上施加预定幅值的恒定电压， 在电容器每经过预定作用时间后，测量一次该电容器的电阻值，以确定得到的 电阻值为表征预定存储状态的电阻值。
例如，当作用电压为恒定电压V,时，产生电阻值R1需要的作用时间为t,微秒，产生电阻值R2需要的作用时间为t2微秒，产生电阻值R3需要的作用 时间为t3微秒，产生电阻值R4需要的作用时间为U微秒；而当作用电压为恒 定电压V2时，产生电阻值R1需要的作用时间为t,'微秒，产生电阻值R2需要 的作用时间为V微秒，产生电阻值R3需要的作用时间为V微秒，产生电阻值 R4需要的作用时间为V微秒。
因此，设计人员可以根据需要，控制施加在电容器上的作用电压的大小和 作用时间的长短，使电容器产生多种不同大小的电阻值，通过这些不同大小的 电阻值表征存储单元的多种存储状态，实现对多比特数据进行存储。
本发明通过金属层、接触孔、金属硅化物阻挡层和处于有源区的多晶硅形 成金属-绝缘介质-有源区结构的电容器，并将该电容器与晶体管的栅极串联 连接形成可编程非易失性存储单元，通过该电容器在不同作用电压以及不同作 用时间下产生的多种不同电阻值表征存储单元的多种存储状态，对多比特数据 进行存储。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发 明的保护范围之内。
权利要求
1.一种一次性多比特可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，所述存储器单元还包括与所述晶体管的栅极串联连接的电容器；所述电容器由金属层、接触孔、阻挡层和处于有源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。
2. 根据权利要求1所述的可编程非易失性存储单元，其特征在于， 所述预定电压为定值电压、变值电压或脉沖电压。
3. 根据权利要求1所述的可编程非易失性存储单元，其特征在于，
4. 根据权利要求1所述的可编程非易失性存储单元，其特征在于， 所述阻挡层为金属硅化物阻挡层； 所述金属层为第一金属层。
5. —种一次性多比特可编程非易失性存储器单元的制造方法，其特征在于，提供金属层、接触孔、阻挡层、处于有源区的多晶硅； 处于有源区的多晶硅和源极、漏极形成包括栅极的晶体管； 其特征在于，依次连接将金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器， 将阻挡层作为该电容器的介质层；将所述晶体管的栅极与所述电容器串联连接；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。
6. 根据权利要求5所述的制造方法，其特征在于，所述预定电压为定值电压、变值电压或脉冲电压。
7. 根据权利要求5所述的制造方法，其特征在于，
8. —种一次性多比特可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单 元包括晶体管和电容器；其中，所述晶体管包括栅极、源极和漏极；所述存储单元中的晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的漏极与位线连接；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层、处于有源区的多晶硅依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。
9. 根据权利要求8所述的可编程非易失性存储器阵列，其特征在于， 所述预定电压为定值电压、变值电压或脉冲电压。
10. 根据权利要求8所述的可编程非易失性存储器阵列，其特征在于， 所述预定作用时间为恒定时长或不同时长的作用时间。
11. 一种一次性多比特可编程非易失性存储器阵列的制造方法，包括 提供金属层、接触孔、阻挡层、多根处于有源区的多晶硅和多个源极区、漏极区；其中，多根处于有源区的多晶硅与多个源极区、漏极区形成多个包括 栅极、漏极和源极的晶体管； 其特征在于，金属层中的多根金属线形成多条字线； 多个晶体管的源极形成多条源线； 多个晶体管的漏极形成多条位线；依次连接金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器，其 中，阻挡层作为该电容器的介质层；将多个所述晶体管的栅极与所述电容器对应串联连接形成存储单元排布在与存储单元对应的字线、位线和源线之间；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。
12. 根据权利要求11所述的制造方法，其特征在于， 所述预定电压为定值电压、变值电压或脉沖电压。
13. 根据权利要求11所述的制造方法，其特征在于，所述预定作用时间为恒定时长或不同时长的作用时间。
全文摘要
本发明公开了一次性多比特可编程非易失性存储器单元、阵列及其制造方法，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单元包括晶体管和电容器；其中，所述晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的漏极与位线连接；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层、处于有源区的多晶硅依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值，用于表征存储单元的多种存储状态。通过本发明大大提高了单个存储器单元存储数据的能力和存储器的存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。
文档编号H01L27/115GK101217147SQ20071030840
公开日2008年7月9日 申请日期2007年12月29日 优先权日2007年12月29日
发明者朱一明, 洪 胡 申请人:北京芯技佳易微电子科技有限公司