专利名称：一种静电放电防护器件的制作方法
技术领域：
本实用新型属于集成电路技术领域，特别涉及一种利用多晶硅版图层 次构造静电电流泄放通道的静电放电防护器件。
技术背景静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电 时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧 化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越 来越薄，在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电 荷以保护栅极氧化层不受损害是十分必需的。静电放电现象的模式主要有四种人体放电模式(HBM)、机械放电模 式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路 产品来说， 一般要经过人体放电模式，机械放电模式以及器件充电模式的 测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用 具有高性能、高耐受力的静电放电保护器件。为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件 被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护 器件是可控硅SCR (silicon controlled rectifier)。该防护器件的具体结构如 图l所示，P型衬底ll上为阱区，阱区包括N阱12和P阱16， N阱12 和P阱16上均有两个注入区，分别是N+注入区14和P+注入区15。其中 N阱12的N+注入区设置在远离P阱16的一端，P+注入区设置在靠近P 阱16的一端；P阱16的P+注入区设置在远离N阱12的一端，N+注入区 设置在靠近N阱12的一端。一 N+注入区设置在N阱12和P阱16连接 处上方并跨接在N阱12和P阱16之间，所有注入区之间是用浅壕沟隔离
STI 13进行隔离。N阱12的N+注入区和P+注入区接电学阳极Anode， P 阱16的N+注入区和P+注入区接电学阴极Cathode。图2是和这个SCR 结构相对应的电原理图。在集成电路的正常操作下，静电放电保护器件是 处于关闭的状态，并不会影响集成电路输入输出接合垫上的电位。而在外 部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导 通，迅速地排放掉静电电流。但是该可控硅SCR结构比较复杂，加工难 度较大。同时该可控硅SCR触发点电压值不能够灵活地调整。 发明内容本实用新型的目的就是针对现有技术的不足，提供一种可以灵活调整 触发点电压值，并且结构相对简单的静电放电防护器件。本实用新型的静电放电防护器件包括P型衬底，P型衬底上设置P阱，P阱上设置有Si02氧化层，Si02氧化层上设置有多晶硅层，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区，另一边掺入N型杂质形成N+ 多晶硅注入区，中间为本征多晶硅区。本实用新型中的P型衬底和P阱采用现有的可控硅SCR对应的结构和工艺，Si02氧化层采用现有通用的淀积等工艺即可实现。本实用新型可以将P+多晶硅注入区接电学阳极，N+多晶硅注入区接 电学阴极。我们可以通过调整本征多晶硅区的长度(P+多晶硅注入区和 N+多晶硅注入区的间隔距离)来调整本电路的启动电压值。如果将这个 长度设为合理值，我们可以保证在正常的电平信号下不会触发，而在危险 的静电信号到来的情形下，该器件可以顺利触发泄放静电电流。触发点电 压值可以通过改变本征多晶硅的长度来实现。本实用新型也可以将N+多晶硅注入区接电学阳极，P+多晶硅注入区 接电学阴极。我们可以通过调整本征多晶硅区的长度(P+多晶硅注入区和 N+多晶硅注入区的间隔距离)来调整本电路的启动电压值。如果将这个 长度设为合理值，我们可以保证在正常的电平信号下不会触发，而在危险 的静电信号到来的情形下，该器件可以顺利触发泄放静电电流。触发点电 压值可以通过改变本征多晶硅的长度来实现。本实用新型的静电放电防护器件相对现有的技术结构简单，版图设计 比较容易，加工难度小。
图1为现有技术的可控硅SCR静电放电防护器件的剖面图；图2为图1的等效电原理图；图3为本实用新型实施例的剖面图；图4为图3的俯视图；图5为图3的等效电原理图。
具体实施方式
结合说明书附图和实施例对本实用新型做进一步说明。如图3和图4所示， 一种静电放电防护器件包括P型衬底31， P型衬 底31上设置P阱32， P阱32上设置有Si02氧化层36， &02氧化层36上 设置有多晶硅层，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区 33，另一边掺入N型杂质形成N+多晶硅注入区35，中间为本征多晶硅区 34。工作中，可以将P+多晶硅注入区接电学阳极，N+多晶硅注入区接电 学阴极；也可以N+多晶硅注入区接电学阳极，P+多晶硅注入区接电学阴 极。如图5，将P+多晶硅注入区接电学阳极，N+多晶硅注入区接地(电 学阴极)。该静电防护器件和被保护的输入缓冲器51并联，可以通过调 整本征多晶硅区的长度(P+多晶硅注入区和N+多晶硅注入区的间隔距 离)来设置触发点电压值。在正常的输入信号电平加在电学阳极(Anode) 时，该防护器件不会开启，从而不会影响芯片内核器件的正常工作。在危 险的静电信号电平加在电学阳极时，该本征多晶硅区就会贯通或者雪崩击 穿，从而泄放静电电流，进而达到保护内核器件抵御静电的冲击的目的。
权利要求1、一种静电放电防护器件，包括P型衬底(31)，其特征在于P型衬底(31)上设置P阱(32)，P阱(32)上设置有SiO2氧化层(36)，SiO2氧化层(36)上设置有多晶硅层，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区(33)，另一边掺入N型杂质形成N+多晶硅注入区(35)，中间为本征多晶硅区(34)。
专利摘要本实用新型涉及一种利用多晶硅版图层次构造静电电流泄放通道的静电放电防护器件。目前多采用可控硅SCR达成保护芯片抵御静电袭击的目的，但是结构比较复杂，加工难度较大，同时触发点电压值不能够灵活地调整。本实用新型的静电放电防护器件包括P型衬底，P型衬底上设置P阱，P阱上设置有SiO<sub>2</sub>氧化层，SiO<sub>2</sub>氧化层上设置有多晶硅层，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区，另一边掺入N型杂质形成N+多晶硅注入区，中间为本征多晶硅区。本实用新型结构相对简单，并且触发点电压值可以通过改变本征多晶硅的长度来实现。
文档编号H01L27/04GK201041804SQ20072010694
公开日2008年3月26日 申请日期2007年3月5日 优先权日2007年3月5日
发明者强 崔, 张吉皓, 斯瑞珺, 曾才赋, 杜宇禅, 杜晓阳, 慧 洪, 董树荣, 茗 陈, 霍明旭, 雁 韩, 黄大海 申请人:浙江大学