专利名称：：可变电阻元件及其制造方法
技术领域：
：本发明涉及一种可变电阻元件及其制造方法，该可变电阻元件具有一个电极、另一个电极和可变电阻休，上述可变电阻体存在于上述一个电极和上述另一个电极之间，通过在两电极间施加电压脉沖，从而使电阻变化。
背景技术：
：近年来，作为取代闪存器的可进行高速动作的下一代的非易失性随才几存取存小者器(NVRAM:NonvolatileRandomAccessMemory),而4是出FeRAM(FerroelectricRAM:4失电存4诸器)、MRAM(MagneticRAM:磁荷随机存储器)、PRAM(PhaseChangeRAM:相变存储器)等各种器件结构，从高性能化、高可靠性化、低成本化和工艺匹配性的角度，进行激烈的开发竟争。但是，目前的这些存储器件各有短长，距离实现兼具SRAM、DRAM、闪存器的各优点的"通用存储器"的理想还很远。相对这些现有技术，提出使用可变电阻元件的电阻式非易失性存储器RRAM(ResistiveRandomAccessMemory)(注册商标)，该可变电阻元件通过施加电压脉沖而使电阻可逆地变化。在图27示出该结构。如图27所示，以往结构的可变电阻元件为依次层叠有下部电极203、可变电阻体202和上部电极201的结构，并具有如下性质通过在上部电极201和下部电极203间施加电压脉沖而能够使电阻值可逆地变化。读出因该可逆性的电阻变化动作(以下称为"开关动作")而变化的电阻值，从而能够实现新的非易失性半导体存储装置。该非易失性半导体存储装置如下构成将具有可变电阻元件的多个存储单元分别在行方向和列方向上呈矩阵状排列而形成存储单元阵列，并且，配置控制针对该存储单元阵列的各存储单元的数据的写入、擦除、读出动作的周边电路。并且，作为该存储单元，从其结构要素的差异考虑，而存在一个存储单元由一个选择晶体管T和一个可变电阻元件R构成(称为"1T/1R型")的存储单元或仅由一个可变电阻元件R构成的(称为"1R型，，)的存储单元等。其中，在图28示出1T/1R型存储单元的结构例。图28是表示由1T/1R型的存储单元形成的存储单元阵列的一结构例的等效电路图。各存储单元的选择晶体管T的栅极连接到字线(WL1~WLn),各存储单元的选择晶体管T的源极连接到源极线(SLlSLn)(n为自然数)。另外，每个存储单元的可变电阻元件R的一个电极连接到选择晶体管T的漏极，可变电阻元件R的另一个电极连接到位线(BL1BLm)(m为自然凄史)。另外，各字线WLlWLn分别连接到字线译码器206,各源极线SL1~SLn分别连接到源极线译码器207,各位线BL1~BLm分别连接到位线译码器205。并且是如下结构根据地址输入(未图示)来选择用于向存储单元阵列204内的特定的存储单元的写入、擦除和读出动作的特定的位线、字线和源极线。图29是构成图28中的存储单元阵列204的一存储单元的剖面示意图。在本结构中，由选择晶体管T和可变电阻元件R形成一个存储单元。选择晶体管t由栅极绝缘模213、栅极电极214、漏极扩散层区域215和源极扩散层区域216构成，形成在形成元件分离区域212的半导体衬底211的上表面。另外，可变电阻元件R由下部电极218、可变电阻体219和上部电极220构成。另外，在本实施方式中是将可变电阻体219配置于在下部电才及218和上部电才及220之间配置的开口部内的结构，j旦是，也可以如图27所示那样使其从上方开始依次为阶梯型的结构。另外，晶体管T的栅极电极214构成字线，源极线布线224经由接触插塞222与晶体管T的源极扩散层区域216电连接。另外，位线布线223经由接触插塞221与可变电阻元件R的上部电极220电连接，另一方面，可变电阻元件R的下部电极218经由接触插塞217与晶体管T的漏极扩散层区域215电连接。通过这样串联配置选择晶体管T和可变电阻元件R的结构，利用字线的电位变化能够使所选择的存储单元的晶体管处于导通状态，进而，利用位线的电位变化能够仅对所选择的存储单元的可变电阻元件R有选择性地进行写入或擦除。图30是构成1R型的存储单元的一结构例的等效电路图。各存储单元4又由可变电阻元件R构成，可变电阻元件R的一个电才及连接到字线(WLlWLn),另夕卜，另一个电才及连接到位线(BL1BLm)。另夕卜，各字线WL1~WLn分别连接到字线译码器233,各位线BL1~BLm分别连接到位线译码器232。并且是如下结构根据地址输入(未图示)来选择用于向存储单元阵列231内的特定的存储单元的写入、擦除和读出动作的特定的位线和字线。图31是表示构成图30中的存储单元阵列231的存储单元的一例的立体结构示意图。如图31所示，上部电才及布线243和下部电极布线241以分别交叉的方式排列，这些中的一方形成位线，另一方形成字线。另外，在各电极的交点(通常称为"交叉点(crosspoint)")配置可变电阻体242。在图31的例子中，为了方便，将上部电极243和可变电阻体242加工成相同的形状，但是，可变电阻体242的对开关动作在电气上作出贡献的部分成为上部电极243和下部电极241交叉的交叉点区域。此外，作为上述图29中的可变电阻体219或图31中的可变电阻体242所利用的可变电阻体材^K由美国^f木斯顿大学的ShangquingLiu或AlexIgnatiev等对因超巨大磁阻抗效果而公知的妈钬矿材料施加电压脉公开。该方法是极其划时代的方法虽然使用因超巨大磁阻抗效果而公知的4丐钬矿材料，但是不施加磁场而在室温中也出现数位的电阻变化。此外，在专利文献1例示的元件结构中，作为可变电阻体材料而使用作为钙钛矿型氧化物的结晶性镨、钙、锰氧化物Pn-xCaxMn03(PCMO)膜。另夕卜，作为其他的可变电阻体材料，钛氧化(Ti〇2)膜、镍氧化(NiO)膜、氧化锌(ZnO)膜、氧化铌(Nb205)膜等过渡金属元素的氧化物也示出可变的电阻变化的情况从非专利文献2和专利文献2等可知。其中，使用NiO的开关动作的现象详细报告在非专利文献3中。专利文献l:美国专利文献第6204139号说明书；非专利文献l:除Liu,S.Q.之外，"Electric-pulse-inducedreversibleResistancechangeeffectinmagnetoresistivefilms'",AppliedPhysicsLetter,Vol.76，pp.2749-2751，2000年；非专利文献2:除H.Pagnia之外，"BistableSwitchinginElectroformedMetal-Insulator-MetalDevices",Phys.Stat.Sol.(a),vol.l08,pp.11-65,1988年；专利文献2:特表2002-537627号公报；非专利文献3:除BaekI.G.之外，"HighlyScalableNon-volatileResistiveMemoryusingSimpleBinaryOxideDrivenbyAsymmetricUnipolarVoltagePulses",IEDM04,pp.587-590,2004年。但是，在上述的非易失性存储装置的信息的重写动作时，即，在上部电极和下部电极之间施加电脉冲来使可变电阻体的阻抗达到预定电阻爿f直的期间，在可变电阻元件R中流过过渡电流。该电流才艮据电阻的变化方向而被称为写入电流或擦除电流。例如，在作为可变电阻体的材料而使用过渡金属元素的氧化物的情况下，在使用NiO的非专利文献3中，报告为在0.3x0.7^im2的电极面积下，写入电流以及擦除电流为1mA左右。由于该电流的多少响应于可变电阻体的在电气上作出贡献的区域的面积，所以若缩小该面积，则能够抑制写入电流和擦除电流，而能够抑制作为非易失性存储装置的消耗电流。另外，通常当可变电阻体的结晶性良好时，能够再现性良好地实现具有稳定的开关动作的存储元件，但是，该结晶性的提高导致使可变电阻体的电阻值相对地下降。由于可变电阻体的电阻值与可变电阻体的在电气上作出贡献的区域的面积成反比例，所以当该面积大时，可变电阻元件R的电阻变小。在该情况下，在1T/1R型的存储单元中，当可变电阻元件R的电阻比控制晶体管T的导通电阻显著小时，对可变电阻体未施加足够的电压，而产生无法实现写入等问题。另外，在IR型的存储单元中也存在这种同样的问题流经连接到所选择的位线或字线的非选择单元的寄生电流变大，供给到该布线的电压不充分而无法实现写入。因此，若能够减小可变电阻体的在电气上作出贡献的区域的面积，则能够抑制消耗电流，且能够再现性良好地做成不会发生不能写入的具有稳定的开关动作的存储^L件。但是，在上述的以往的存储单元中，可变电阻体的在电气上作出贡献的区域的面积在例如1T/1R型的存储单元中由图29的可变电阻体219部分的面积或图27的上部电极201的尺寸规定，在1R型的存储单元中由图31的上部电极布线243和下部电极布线241交叉的交叉点区域的面积规定。因此，由于可变电阻体的在电气上作出贡献的区域的面积受这些电极等的由制造工艺规定的最小加工尺寸(由光刻的析像能力或刻蚀的加工能力等制造工艺确定的最小的可形成加工线宽尺寸或最小的可形成加工间隔尺寸)的制约，所以在缩小化方面其能够实现的面积有限。
发明内容本发明是鉴于上述问题而提出的，其目的在于提供一种可变电阻体的在电气上作出贡献的区域的面积是比由制造工艺制约的最小可加工面积的更微细的面积这种结构的可变电阻元件及其制造方法。为了实现上述目的，本发明的可变电阻元件，在两个电极间设置可变电阻体，对所述两个电极间施加电压脉冲，从而使所述两个电极间的电阻变化，其特征在于在对所述两各电极间施加电压脉冲时，在所述两个电^l间经由所述可变电阻体而流过电流的电鴻、;洛径的剖面形状，以比所述两个电极的任意一个的线宽细的线宽形成，所述剖面形状比制造工艺中的最小加工尺寸小。另外，对于本发明的可变电阻元件来说，除上述第一特征外，其第二特征在于以比所述两个电极的任意一个的线宽细的线宽形成、并且线宽比制造工艺中的最小加工尺寸小的区域，是所述可变电阻体的至少一部分。根据上述第一以及第二特征的可变电阻元件，是不使上部或下部电的面积缩小的结构。由此，能够口降低写入时:擦除时的功耗，并能够i现性良好地形成不会发生由低阻抗引起的不能写入的稳定的开关动作的存储元件。另外，对于本发明的可变电阻元件来说，除上述第二特征外，其第三特征在于所述可变电阻体的、以比所述两个电^l的任意一个的线宽细的线宽形成并且线宽比制造工艺中的最小加工尺寸小的区域的平面形状，形成为环状或线状。另外，对于本发明的可变电阻元件来说，除上述第三特征外，其第四特征在于具有开口部，该开口部^f吏所述两个电极的形成在下部区域的电极即下部电极上表面的整个面或一部分露出，沿着所述开口部的内侧侧壁或者填充所述开口部内形成所述可变电阻体。另外，对于本发明的可变电阻元件来说，除上述第三特征外，其第五特征在于在所述两个电极的形成在下部区域的电极即下部电极上部，具有绝缘膜，沿着所述绝缘膜的外侧侧壁形成所述可变电阻体。根据上述第四以及第五特征的可变电阻元件，不会使可变电阻体仅依赖于受曝光技术制约的微细化，而通过自对准的工艺以微细的线宽形成，从而与由制造工艺规定的可加工面积相比，能够使可变电阻体的在电气上作出贡献的区域的面积缩小。由此，能够降低写入时、擦除时的功耗，并能够再现性良好地形成不发生由低阻抗引起的不能写入的稳定的开关动作的存储元件。另外，为了实现上述目的，本发明的制造方法是上述第四特征的本发明的可变电阻元件的制造方法，其第一特征在于，具有第一工序，在村底上堆积电极材料，层叠第一电极膜，从而形成所述两个电极的形成在下部区域的电极即下部电极；第二工序，在所述下部电极的上部区域形成第一绝缘膜，该第一绝缘膜具有到达该下部电极的电极面的开口部；第三工序，沿着在所述第二工序中形成的所述开口部的内侧侧壁或填充所述开口部内形成所述可变电阻体；第四工序，堆积电才及材料，层叠第二电才及膜，,人而形成所述两个电极的形成在上部区域的电极即上部电极。根据上述第一特征的制造方法，能够以比两个电极的任意一个的线能够以比制造工艺中的最小加工尺寸小的线宽来形:。即，能够比两个电极的任意一个的线宽细、比制造工艺中的最小加工尺寸小地形成在两个电极间经由可变电阻体而流过电流的电流^各径剖面形状，能够制造可变电阻体的在电气上作出贡献的区域的面积被缩小的可变电阻元件。另外，对于本发明的制造方法来说，除上述第一特征外，其第二特征在于，所述第三工序具有在所述开口部以及所述第一绝缘膜上堆积可变电阻体用材料膜的工序；在所述可变电阻体用材料膜上堆积第二绝缘膜的工序；除去所述第二绝缘膜直到所述可变电阻体用材料膜的上表面露出的工序；除去在所述开口部的上部区域以外的区域所层叠的所述可变电阻体用材料膜，从而在所述开口部内形成所述可变电阻体的工序。另外，对于本发明的制造方法来说，除上述第一特征外，其第三特征在于，所述第二工序是形成所述第一绝缘膜的工序，所述第一绝缘膜具有到达所述下部电极的至少一部分电极上表面的开口部，并且由夹着膜和第J绝缘膜构成/该第二工序具有口在所述多个下部电极1堆积所述第三绝缘膜的工序；在所述第三绝缘膜内形成预备开口部的工序，该部区域形成的预备开口部，并以分别相对该相邻的两个下部电才及到达至少一部分电极上表面的方式贯通；在所述预备开口部内以及所述第三绝缘膜上，堆积由与所述第三绝缘膜不同的材料构成的伪膜的工序；除去在所述第三绝缘膜上层叠的所述伪膜，从而在所述预备开口部侧壁形成由所述伪膜构成的伪侧壁膜的工序；在所述伪侧壁膜上堆积第四绝缘膜的工序；使所述第四绝缘膜平滑化直到所述伪侧壁膜的前端部分露出的工序；除去所述伪侧壁膜，从而形成所述开口部的工序。另外，对于本发明的制造方法来说，除上述第一或第三特征外，其第四特征在于，所述第三工序具有在所述开口部内以及所述第一绝缘膜上堆积可变电阻体用材料膜的工序；除去在所述第一绝缘膜上层叠的所述可变电阻体用材料膜，从而沿着所述开口部的内侧侧壁或者填充所述开口部内形成所迷可变电阻体的工序。另外，为了实现上述目的，本发明的制造方法是上述第五特征的本发明的可变电阻元件的制造方法，其第五特征在于，具有第一工序，在基板上堆积构成所述下部电极的第一电极膜以及第一绝缘膜，进行所述第一电极膜以及所述第一绝缘膜的加工，,人而形成所述两个电极的形成在下部区域的电极即下部电极；第二工序，沿着所述下部电极的外侧侧壁以及所述第一绝缘膜的外侧侧壁形成所述可变电阻体；第三工序，堆积电极材料，层叠第二电极膜，从而形成所述两个电极的形成在上部区域的电极即上部电极。根据上述第五特征的制造方法，与第一特征制造方法同样地，能够以比两个电极的任意一个的线宽细的线宽，形成存在于两个电极间的存储材料体即可变电阻体，此外，以比制造工艺中的最小加工尺寸小的线一皮缩小的可变电阻元件。另外，对于本发明的制造方法来说，除上述第五特征外，其第六特征在于，所述第二工序具有在包括所述第一绝缘膜的上表面的整个面上堆积可变电阻体用材料膜的工序；徐去在所述第一电极膜外侧侧壁以及所述第一绝缘膜外侧侧壁以外的区域所形成的所述可变电阻体用材料膜，从而在所迷第一电极膜外侧侧壁和所述第一绝缘膜外侧侧壁形成所述可变电阻体的工序；在包括所述可变电阻体以及所述第一绝缘膜的上表面的整个面上堆积第二绝缘膜的工序；使所述第二绝缘膜平滑化直到所述可变电阻体的上表面露出的工序。另外，为了实现上述目的，本发明的制造方法是上述第二特征的本发明的可变电阻元件的制造方法，该可变电阻元件在两个电极间设置可变电阻体，对所述两个电极间施加电压脉冲，从而使所述两个电极间的电阻变化，其第七特征在于，该制造方法具有形成所述两个电极的任意一个电4及的工序；形成所述可变电阻体的工序，该可变电阻体的至少一部分的平面形状以比制造工艺中的最小加工尺寸小的线宽形成；形成所述两个电^l的另一个电^l的工序。根据上述第七特征的制造方法，不一定需要缩小上部或下部电极的布线宽就以比制造工艺中的最小加工尺寸小的线宽形成可变电阻体的至少一部分的平面形状，所以，能够制造可变电阻体的在电气上作出贡献的区域的面积;故缩小的可变电阻元件。对于本发明的可变电阻元件来说，以比上下电极的任意一个电极的线宽细、并且其线宽比制造工艺中的最小加工尺寸小的方式，形成与可可变电阻体而流过的电流路径的剖面形状，所以，能够降低写入时、擦除时的功耗，并能够再现性良好地形成不发生由低阻抗引起的不能写入的稳定的开关动作的存储元件。图1是表示本发明第一实施方式的可变电阻元件的结构的概略剖面图。图2是表示1R结构的存储单元阵列的平面示意图。图3是按照制造工序顺序表示本发明第一实施方式的可变电阻元件的概略剖面图。图4是按照制造工序顺序表示本发明第一实施方式的可变电阻元件的冲既略剖面图。图5是表示以往结构和本发明第一实施方式中的可变电阻体的在电气上作出贡献的区域的平面示意图。图6是表示本发明第二实施方式的可变电阻元件的结构的概略剖面图。图7是按照制造工序顺序表示本发明第二实施方式的可变电阻元件的概略剖面图。图8是按照制造工序顺序表示本发明第二实施方式的可变电阻元件的扭无略剖面图。图9是表示以往结构和本发明第二实施方式中的可变电阻体的在电气上作出贡献的区域的平面示意图。图10是表示本发明第三实施方式的可变电阻元件的结构的概略剖面图。图11是按照制造工序顺序表示本发明第三实施方式的可变电阻元件的初无略剖面图。图12是按照制造工序顺序表示本发明第三实施方式的可变电阻元件的扭无略剖面图。图13是表示以往结构和本发明第三实施方式中的可变电阻体的在电气上作出贡献的区域的平面示意图。图14是表示本发明第四实施方式的可变电阻元件的结构的概略剖面图。图15是按照制造工序顺序表示本发明筹四实施方式的可变电阻元件的概略剖面图。图16是按照制造工序顺序表示本发明第四实施方式的可变电阻元件的扭无略剖面图。图17是表示以往结构和本发明第四实施方式中的可变电阻体的在电气上作出贡献的区域的平面示意图。图18是按照制造工序顺序表示本发明第五实施方式的可变电阻元件的扭A略剖面图。图19是示出以往结构以及本发明第五实施方式中的可变电阻元件的进行电气贡献的区域的平面示意图。图20是表示本发明第六实施方式的可变电阻元件的结构的概略剖面图。图21是按照制造工序顺序表示本发明第六实施方式的可变电阻元件的一既略剖面图。图22是按照制造工序顺序表示本发明第六实施方式的可变电阻元件的概略剖面图。图23是按照制造工序顺序表示本发明第六实施方式的可变电阻元件的概略剖面图。图24是表示本发明第六实施方式的可变电阻元件的制造工序中的开口图案的布局的平面示意图。图25是表示以往结构和本发明第六实施方式中的可变电阻体的在电气上作出贡献的区域的平面示意图。图26是表示本发明其他变形例的概略剖面图。图27是表示以往的可变电阻元件的基本结构的立体图。图28是示意性地表示具有可变电阻元件和选择晶体管的1T/1R型存储单元的存储单元阵列的一结构例的电路图。图29是表示1T/1R型存储单元结构的以往的一结构例的剖面示意图。图30是示意性地表示具有可变电阻元件的1R型存储单元的存储单元阵列的一结构例的电路图。图31是示意性地表示1R型存储单元的结构的以往的一结构例的立体图。附图标记说明R:可变电阻元件T:选择晶体管TE、4、14、54、64、92，94、97、101、105、111、122、124、126、131、141、164、171、175、181、193、197、201、220、243:上部电极BE、1、11、51、61、91、93、96、103、107、113、121、123、125、133、143、159、173、177、183、195、199、203、218、241:下部电极2、12、52、62:突起电才及物3、13、53、63、102、106、112、132、142、162、172、176、182、194、198、202、219、242:可变电阻体A、95、118、161、188、191:开口部5、55、104、108、134、174、178、185、196、200、244:基底衬底16、66、115、145、151、211:半导体衬底15、65、114、144、157、184:基底层间绝缘膜17、67、116、146、190:SiN膜18、19、68、117、119、147、160、163、186、189:Si02膜187:八1203膜20、69、120、148、165、192:层间绝缘膜WBE:开口图案152、212:元件分离区域153、213:栅极绝缘膜154、214:栅极电极155、215:漏极区域156、216:源极区域158、166、167、217、221、222:接触插塞168、223:位布线169、224:源极布线127:开口部或电才及尺寸Sl、S2、S3、S4、S5、S6、S7、S8:可变电阻体的在电气上作出贡献的区域或经由可变电阻体而流过电流的电流路径的剖面形状204、231:存储单元阵列205、232:位线译码器206、233:字线译码器207:源极线译码器BL1、BL2、…、BLm:位线WL1、WL2、…、WLn:字线SL1、SL2、…、SLn:源才及线具体实施例方式下面，参照附图，对本发明的可变电阻元件(以下适当简称为"本发明元件")及其制造方法(以下适当简称为"本发明方法")的实施方式进行说明。本发明元件是在上部电极和下部电极即两个电极间设置可变电阻体而成的结构，但是，以比两个电极中任一个线宽还细的线宽形成两个电极间经由可变电阻体而流过电流的电流径，并将该剖面形状的线宽形成得比制造工艺的加工尺寸小，从而将经由可变电阻体而流过的电流路径限制在较窄的剖面积。下面，在该电流路径的剖面形状相比以往结构被缩小的可变电阻体的制造工序中特别地当作焦点进行说明。<第一实施方式>对本发明元件及其制造方法的第一实施方式(以下适当称为"本实施方式")，参照图1图5进行说明。图1是表示本实施方式的本发明元件的剖面示意图。如图l所示，本实施方式中的本发明元件是具有在基底衬底5上形成的下部电极布线电阻体3的结构，并且，由导电性材料构成的突起电极物2与下部电极l相连接，在突起电极物2的前端部形成有可变电阻体3。以这样构成的本发明元件适用于1R型的存储单元的情况为例进行以下说明。图2是表示1R型的存储单元阵列的平面示意图。另外，图3和图4是表示本实施方式中的本发明元件的制造工序的图，由图3(a)-图4(g)按照各工序顺序示出(为了纸面的方便，分成两个附图)。在图3和图4中，分别在左右表示沿着图2中的X-X，线即上部电极布线TE的剖面示意图和沿着Y-Y，线即下部电才及布线BE的剖面示意图。下面，参照图3和图4，对本实施方式中的本发明元件的制造工序进行说明。首先，在适当形成了周边电路等(未图示)的半导体衬底16上形成基底绝缘膜15。在本实施方式中，以膜厚1500nm的厚度堆积BPSG(borophosphosilicateglass:硼磷珪玻璃)膜15后，进而，通过所谓的CMP法(化学机械研磨法ChemicalMechanicalPolishingMethod)对其表面进行研磨，直到半导体衬底16表面上的BPSG膜15的厚度变为800nm,从而使表面平坦化。接着，在其上堆积成为下部电极布线的材料膜ll。在本实施方式中为如下形成的材料膜分别通过溅射法依次堆积厚度为5nm的Ti膜、厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为lOOnm的TiN膜(TiN/Ti/Al-Cu/TiN/Ti的层叠结构)。进而，在成为下部电极布线的材料膜11上，通过CVD(ChemicalVaporDeposition:化学气相沉积)法堆积150腿的SiN膜17。然后，将利用光刻的方法按照图2的下部电极布线BE所示那样的L/S(线&空间)形状而图案成型的抗蚀剂(未图示)作为掩模，对SiN膜17和成为下部电极布线的材料膜11进行刻蚀，,人而形成下部电才及布线。然后，如图3(a)所示，在其上通过CVD法堆积600nm的Si〇2膜18。接着，如图3(b)所示，利用CMP法将Si02膜18研磨到SiN膜17的表面的程度，从而使表面平坦化，并且使SiN膜17表面露出。平坦化方法并不限于CMP法，也可以使用包括旋涂(spm-on)法、旋涂法与刻蚀法的组合在内的任意适当的平坦化技术。接着，如图3(c)所示，通过使用了下游型的NF3等离子体的干法刻蚀法，将SiN膜17相对SiOJ莫18和成为下部电极布线的材料膜11有选择地除去，从而形成开口部A。SiN膜17的除去方法并不限于干法刻蚀法，也可以通过包括热磷酸处理的湿法刻蚀法除去。接着，如图3(d)所示，通过溅射法以40nm的厚度在整个面上堆积作为成为突起电极物的材料膜的一例的TiN膜12。此时，沿着开口部A的内侧侧面形成的TiN膜12的厚度能够例如为20nm。并且，然后通过CVD法以600nm的厚度在整个面上堆积Si02膜19。此外，由于TiN膜12沿着开口部A而形成，所以不会填充开口部A内。接着，通过CMP法将Si02膜19研磨到TiN膜12的表面的程度，从而使表面平坦化，并且使TiN膜12表面露出。然后，如图4(e)所示，通过刻蚀法除去开口部A以外的Si02膜18上的TiN膜12,从而形成由TiN膜构成的突起电极物12。接着，通过在含有氧的25045(TC的环境下进行热氧化，从而如图4(f)所示，形成作为可变电阻体的一例的Ti02膜13,该丁1〇2膜13是使由TiN膜构成的突起电极物12的露出的前端部分氧化而形成的。在本实施方式中，使可变电阻体为Ti02膜，但是，适当调整氧化温度、氧浓度等氧化条件，从而也能够成为具有可变电阻特性的TiOhxNx膜。接着，在整个面上堆积成为上部电极布线的材料膜14。在本实施方式中，分别通过溅射法依次堆积厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN的层叠结构)。然后，将利用光刻的方法按照如图2的上部电极布线TE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为上部电极布线的材料膜14进行刻蚀，从而形成上部电极布线14。进而，如图4(g)所示，堆积层间绝缘膜20,形成针对上部电4及布线14以及下部电纟及布线11的触点以及金属布线(都未图示)。这样形成的可变电阻元件与以往结构相比，能够缩小可变电阻体和电极的接触面的面积。关于这点，下面参照附图进行说明。图5是将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图5(a)表示以往结构，图5(b)表示本实施方式的结构。如图5U)所示，在以往的1R型的存储单元中，下部电极布线121和上部电极布线122交叉的区域Sl(图中的斜线部)即交叉点部分是可变电阻体的在电气上作出贡献的区域。相对于此，根据本实施方式的可变电阻元件，仅在下部电极布线123的布线上区域的边界侧的一部分区域形成有突起电极物，并与上部电极布线电连4妾，所以该突起电才及物和上部电4及布线124的交叉点部分即区域S2(图中的斜线部)成为可变电阻体的在电气上作出贡献的区域。区域S2作成至少具有突起电极物的膜厚部分的宽度的线状形状，但是，相比以往的可变电阻元件中的区域S1，其面积被缩小。由于突起电极物能够以自对准的工艺形成，所以，通过膜厚的调整而能够任意地改变其面积。即，才艮据本实施方式的结构，由于与以往结构的接触面积相比较能够缩小接触面积，所以，由该元件构成非易失性存储装置，从而能够抑制功耗，且能够再现性良好地制作不会发生不能写入的稳定的开关动作的存储元件。此外，在上述中，使所堆积的绝缘膜为Si02膜18和SiOJ莫19,但是，绝缘膜并不限于Si02膜，也可以使用包括SiN膜、聚酰亚氨膜、SiOF膜在内的任意适当的绝缘膜。另外，绝缘膜的堆积能够使用包括脉沖化激光堆积、rf-溅射、e-电子束蒸发、热蒸发、有机金属堆积、旋涂堆积以及有机金属化学气相成长在内的任意适当的堆积技术来堆积。在以下的各实施方式中也是同样的。<第二实施方式〉参照图6~图9，对本发明元件及其制造方法的第二实施方式(以下适当称为"本实施方式")进行说明。此外，关于与第一实施方式重复的工序，记载其主旨并且适当省略其详细的il明。图6是表示本实施方式的本发明元件的剖面示意图。如图6所示，本实施方式中的本发明元件是具有在基底衬底55上形成的下部电极布线51和上部电极布线54、并在上下电极间具有作为存储材料体的可变电阻体53的结构，并且，由导电性材料构成的突起电极物52与下部电极51相连接，突起电极物52和上部电极54经由可变电阻体53而连接。样的1R型的存储单元的情况为例，进行以下说明。图7和图8是表示本实施方式中的本发明元件的制造工序的图，由图7(a)~图8(g)按照各工序顺序示出(为了纸面的方便，分成两个附图)。在图7和图8中，分別在左右示出沿着表示1R型的存储单元阵列的图2中的X-X，线即上部电极布线TE的剖面示意图和沿着Y-Y，线即下部电极布线BE的剖面示意图。首先，在适当形成有周边电路等(未图示)的半导体衬底66上形成基底绝缘膜65。在本实施方式中，与第一实施方式同样地以膜厚1500nm的厚度堆积BPSG膜65后，进一步地，通过CMP法对其表面进行研磨，直到半导体衬底66表面上的BPSG膜65的厚度为800nm,从而使表面平坦化。接着，在其上堆积成为下部电极布线的材料膜61。在本实施方式中，分别通过溅射法依次堆积厚度为5nm的Ti膜、厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN/Ti的层叠结构)。进而，在成为下部电极布线的材料膜61上通过CVD法堆积150nm的SiN膜67。然后，将利用光刻的方法按照图2的下部电极布线BE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对SiN膜67进行刻蚀，除去抗蚀剂后，将SiN膜67作为掩模，对成为下部电极布线的材料膜61进行刻蚀，从而形成图7(a)所示的下部电极布线。接着，如图7(b)所示，通过溅射法以40nm的厚度在整个面上堆积作为成为突起电极物的材料膜的一例的TiN膜62。此时，能够使在下部电极61的侧壁形成的TiN膜62的厚度例如约为20nm。接着，利用刻蚀进行加工，直到基底绝缘膜65上以及SiN膜67上的TiN膜62完全净皮除去。利用该工序，如图7(c)所示，在下部电极61和SiN膜67的侧壁残存TiN膜62。堆积Si。2膜68。接着，如图8(e)所示，通过CMP法将Si02膜68研磨到TiN膜62的上表面的程度，从而使表面平坦化，并且使TiN膜62—部分露出。平坦化方法并不限于CMP法，也可以使用包括旋涂法、旋涂法与刻蚀法的组合在内的任意适当的平坦化技术。接着，如图8(f)所示，在含有氧的250450。C的环境下对由TiN膜构成的突起电极物62的露出部分进行热氧化，从而形成作为可变电阻体的一例的Ti。2膜63。接着，在整个面上堆积成为上部电极布线的材料膜64。在本实施方式中，分别通过溅射法依次堆积厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN的层叠结构)。然后，将利用光刻的方法按照图2的上部电极布线TE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为上部电极布线的材料膜64进行刻蚀，从而形成上部电极布线64。进而，如图8(g)所示，堆积层间绝缘膜69,形成^t十对上部电才及布线64以及下部电才及布线61的触点以及金属布线(都未图示)。根据本实施方式，上部电极布线54和突起电极物52经由可变电阻体53而连接，突起电极物52与下部电极51在其侧壁连接。这样形成的可变电阻元件与上述的各实施方式同样，相比以往的结构能够缩小可变电阻体和电才及的4妻触面的面积。图9是将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图9(a)表示以往结构，图9(b)表示本实施方式的结构。此外，图9(a)与图5(a)所示的结构相同。才艮据本实施方式的可变电阻元件，^义在下部电4及布线125的外侧侧面区域形成突起电极物，该突起电极物和上部电极布线126被连接，因而，该突起电极物和上部电极布线126的交叉点部分即区域S3(图中的斜线部)成为可变电阻体的在电气上作出贡献的区域。区域S3作成至少具有突起电极物的膜厚部分的宽度的线状形状，4旦是，与以往的可变电阻元件中的区域Sl相比，其面积^皮缩小。由于突起电极物能够以自对准工艺形成，所以，通过膜厚的调整，能够任意i也改变其面积。即，根据本实施方式的结构，与上述的各实施方式的结构同样，与以往结构的接触面积相比4支，能够缩小接触面积，所以，由该元件构成非易失性存储装置，从而能够抑制功耗，且能够再现性良好地制作不会发生不能写入的稳定的开关动作的存储元件。此外，在本实施方式中，通过使突起电极物62的露出部分氧化而形成可变电阻体，但是，也可以在突起电4及物62的上表面堆积例如Ti02膜作为可变电阻体的材料膜，从而形成可变电阻体。<第三实施方式>参照图10~图13，对本发明元件及其制造方法的第三实施方式(以下适当称为"本实施方式")进行说明。图IO是表示本实施方式的本发明元件的剖面示意图。如图10(a)所示，本实施方式的本发明元件是具有在基底衬底104上形成的下部电才及布线103和上部电才及布线101、并在上下电极之间具有作为存储材料体的可变电阻体102的结构，并且，与下部电极布线103相连接的可变电阻体102作成下部电4及布线103的两端上方的区域部分朝向上部电极布线101突出的突起形状。由此，可变电阻体102和上部电极布线101的接触面的剖面形状形成得比下部电极布线103的线宽细，在可变电阻体102中流过的电流被与上部电极布线101相接触的较窄的剖面限制，成为具有孩i细的电流^各径的优选的可变电阻体。另外，如图10(b)所示，本实施方式中的本发明元件是具有在基底衬底108上形成的下部电4及布线107和上部电4及布线105、并在上下电极之间具有作为存储材料体的可变电阻体106的结构，并且，可变电阻体106Y又形成在下部电才及布线107的两端上方的区域。由此，可变电阻体106和上部电极布线105以及下部电极布线107的各自的接触面的剖面形状都形成得比下部电才及布线107的线宽细。以这样构成的本发明元件应用于图2所示的1R型的存储单元的情况为例，以10(a)所示的可变电阻元件进行以下说明。另外，图U和图12是表示本实施方式中的本发明元件的制造工序的图，由图11(a)-图12(g)按照各工序顺序示出(为了纸面的方便，分成两个附图)。在图11和图12中，分别在左右表示沿着图2中的X-X，线即上部电才及布线TE的剖面示意图和沿着Y-Y'线即下部电才及布线BE的剖面示意图。下面，参照图11和图12,对本实施方式中的本发明元件的制造工首先，在适当形成了周边电路等(未图示)的半导体衬底115上形成基底绝缘膜114。在本实施方式中，以膜厚1500nm的厚度堆积BPSG(borophosphosilicateglass)膜114后，进而，通过所谓的CMP法(化学机械研磨法ChemicalMechanicalPolishingMethod)对其表面进行研磨，直到半导体衬底115表面上的BPSG膜114的厚度变为800nm，从而使表面平坦化。接着，在其上堆积成为下部电极布线的材料膜113。在本实施方式中，分别通过溅射法依次堆积厚度为5nm的Ti膜、厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为lOOnm的TiN膜(TiN/Ti/Al-Cu/TiN/Ti的层叠结构)。进而，在成为下部电4及布线的材料膜113上，通过CVD(ChemicalVaporDeposition:化学气相沉积)法堆积150nm的SiN膜116。然后，将利用光刻的方法按照图2的下部电极布线BE所示那样的L/S(线&空间)形状而构图后的抗蚀剂作为掩模，对SiN膜116以及成为下部电极布线的材料膜113进行刻蚀，从而形成下部电极布线。然后，如图11(a)所示，在其上通过CVD法堆积600nm的Si02膜117。接着，如图11(b)所示，利用CMP法将Si02月莫117研磨到SiN膜116表面的程度，从而使表面平坦化，并且使SiN膜116表面露出。平坦化方法并不限于CMP法，也可以使用包括旋涂法、旋涂法与刻蚀法的组合在内的任意适当的平坦化技术。接着，如图11(c)所示，通过使用下游型的NF3等离子体的干法刻蚀法，将SiN膜116相对Si02膜117以及成为下部电极布线的材料膜113有选"t奪地除去，从而形成开口部118。SiN膜116的除去方法并不限于干法刻蚀法，也可以利用包括热磷酸处理的湿法刻蚀法除去。接着，在整个面上堆积作为可变电阻体的材料膜的一例的Ti02膜112。作为该成膜方法的一例，在本实施方式中，以在衬底温度为350°C~400。C条件下使TiC14和氧进行反应而堆积Ti02膜的CVD法制作。在SiCM莫117上堆积的丁102月莫112的厚度为25nm，沿着开口部118内的内侧侧面形成的Ti02膜112的厚度能够例如为20nm。另外，由于丁1〇2膜112沿着开口部118形成，所以不填充开口部118内。并且，如图U(d)所示，进一步在其上通过CVD法以600nm的厚度在整个面上堆积Si02月莫119。接着，通过CMP法将Si02膜119研磨到TiCb膜112的表面的程度，从而使表面平坦化，并且使Ti02膜112表面露出。然后，如图12(e)所示，通过刻蚀法除去开口部118以外的Si02膜117上的Ti02膜112,从而形成由Ti02膜构成、并且下部电才及布线113的两端上方的区域部分突出的形状的可变电阻体112。接着，在整个面上堆积成为上部电极布线的材料膜111。在本实施方式中，分别通过溅射法依次堆积厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN的层叠结构)。然后，将利用光刻的方法按照如图2的上部电极布线TE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为上部电极布线的材料膜111进行刻蚀，从而形成上部电极布线111。进而，如图12(f)所示，堆积层间绝缘膜120,形成针对上部电才及布线111以及下部电才及布线113的触点以及金属布线(都未图示)。以上的制造工序的说明是以图10(a)的可变电阻元件的应用为例。关于图10(b)的可变电阻元件，能够通过使图11(d)的工序为如下的工序来形成在整个面上堆积Ti02膜112后，利用刻蚀进行加工，直到Si02膜117上的丁1〇2膜12完全被除去，从而仅在开口部18的内侧侧面呈侧壁状地残存Ti02膜112，并且，进一步在其上以CVD法在整个面上堆积Si。2膜119。这样形成的图10(a)和图10(b)所示的可变电阻元件与以往结构相比，能够缩小可变电阻体和电极的接触面的面积。关于这点，下面参照附图进行说明。图13是将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图13(a)表示以往结构，图13(b)表示本实施方式的结构。此外，图13(a)与图5(a)所示的结构相同。如图13(a)所示，在以往的1R型的存4诸单元中，下部电极布线121和上部电极布线122交叉的区域S1(图中的斜线部)即交叉点部分是可变电阻体的在电气上作出贡献的区域。相对于此，才艮据本实施方式的可变电阻元件，仅在下部电才及布线91的布线上区域的边界侧的一部分区域(图中的虚线区域)形成有可变电阻体，并与下部电极布线电连接，所以该可变电阻体和上部电极布线92的交叉点部分即区域S4(图中的斜线部)表示在上下电极间经由可变电阻体而流过的电流路径的剖面区域，成为可变电阻体的在电气上作出贡献的区域。区域S4作成至少具有在下部电极布线91的两端区域所形成的可变电阻体的膜厚部分的宽度的线状形状，但是，与以往的可变电阻元件中的区域S1相比，其面积被缩小。该可变电阻体能够以自对准工艺形成，所以通过膜厚的调整而能够任意地改变其面积。即，根据本实施方式的结构，与以往结构的接触面积相比，较能够缩小接触面积，所以，由该元件构成非易失性存储装置，从而能够抑制功耗，且能够再现性良好地制作不发生不能写入的稳定的开关动作的存储元件。此外，在本实施方式中，在图12(e)的工序中，可变电阻体即Ti02膜112的前端形成为与Si02膜117表面大致相同的水平面，但并不限于此。也可以为如下的结构以调整上下电极对置的方向的可变电阻体的厚度为目的，对Ti02膜112进一步实施刻蚀，并使Ti02膜112的前端比Si02膜117表面更靠下，从而使该可变电阻体的厚度变薄。这种结构对于图10(b)也同样。<第四实施方式>参照图14~图17,对本发明元件及其制造方法的第四实施方式(以下适当称为"本实施方式")进行说明。图14是表示本实施方式的本发明元件的剖面示意图。如图14所示，本实施方式的本发明元件是具有在基底衬底134上形成的下部电极布线电阻体132的结构，并且，与下部电极布线132相连接的可变电阻体132构成向上部电极布线131突出的形状。由此，可变电阻体132和上部电极布线131的接触面的剖面形状形成得比下部电极布线133的线宽细。型的存储单元的情况为例进行以下说明。另外，图15和图16是表示本实施方式中的本发明元件的制造工序的图，由图15(a)~图16(f)按照各工序顺序示出(为了纸面的方便，分成两个附图)。在图15和图16中，分别在左右表示沿着示出1R型的存储单元阵列的图2中的X-X，线即上部电才及布线TE的剖面示意图和沿着Y-Y'线即下部电才及布线BE的剖面示意图。首先，在适当形成了周边电路等(未图示)的半导体衬底145上形成基底绝缘膜144。在本实施方式中，以膜厚1500nm的厚度堆积BPSG膜114后，进而，通过CMP法对其表面进行研磨，直到半导体衬底145表面上的BPSG膜144的厚度变为800nm,从而使表面平坦化。接着，在其上堆积成为下部电极布线的材料膜143。在本实施方式中，分别通过溅射法依次堆积厚度为5nm的Ti膜、厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN/Ti的层叠结构)。进而，在成为下部电极布线的材料膜143上通过CVD法堆积150nm的SiN膜146。然后，将利用光刻的方法按照图2的下部电极布线BE所示那样的L/S(线&空间)形状而构图后的抗蚀剂作为掩模，对SiN膜146进行刻蚀，在除去抗蚀剂之后，将SiN膜146作为掩模，对成为下部电极布线的材料膜143进行刻蚀，从而形成图15(a)所示的下部电极布线。接着，如图15(b)所示，通过CVD法以25nm的厚度在整个面上堆积作为成为可变电阻体的材料膜的一例的Ti02膜142。此时，能够使在下部电极143的侧壁形成的丁1〇2膜142的厚度例如为约20nm。接着，利用刻蚀进行加工，直到基底绝缘膜144以及SiN膜146上的Ti02膜142完全被除去。通过该工序，如图15(c)所示，在下部电极143和SiN膜146的侧壁呈突起状地残存有由Ti02膜构成的可变电阻体142。接着，如图15(d)所示，通过CVD法以600nm的厚度全面堆积Si02膜147。接着，如图16(e)所示，利用CMP法将SiCM莫147研磨到Ti〇2膜142以及SiN膜146的上表面的程度，从而使表面平坦化，并且使Ti02膜142—部分露出。平坦化方法并不限于CMP法，也可以使用包括旋涂法、旋涂法与刻蚀法的组合在内的任意适当的平坦化技术。接着，在整个面上堆积成为上部电极布线的材料膜141。在本实施方式中，分别通过溅射法依次堆积厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN的层叠结构)。然后，将利用光刻的方法按照如图2的上部电极布线TE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为上部电极布线的材料膜141进行刻蚀，从而形成上部电极布线141。进而，如图16(f)所示，堆积层间绝缘膜148,形成针对上部电才及布线141以及下部电4及布线143的触点以及金属布线(都未图示)。根据本实施方式的结构，可变电阻体是从下部电极布线向上部电极布线突出的形状，突起状的可变电阻体与下部电极布线在其侧壁连接。这样形成的可变电阻元件与上述各实施方式同样地，与以往结构相比，能够缩小可变电阻体和电极的接触面的面积。图17是将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图17(a)表示以往结构，图17(b)表示本实施方式的结构。此外，图17(a)与图13(a)所示的结构相同。才艮据本实施方式的可变电阻元件，仅在下部电极布线93的外侧侧面区域(图中的虛线区域)形成突起状的可变电阻体，该可变电阻体和下部电极布线93被连接，因而，该可变电阻体和上部电极布线94的交叉点部分即区域S5(图中的斜线部)成为可变电阻体的在电气上作出贡献的区域。区域S5作成至少具有突起状的可变电阻体的膜厚部分的宽度的线状形状，^旦是，与以往的可变电阻元件中的区域Sl相比，其面积:帔缩小。由于突起状的可变电阻体能够以自对准的工艺形成，所以通过膜厚的调整而能够任意地改变其面积。即，根据本实施方式的结构，与上述的各实施方式的结构同样地，由于与以往结构的^l妻触面积相比4交能够缩小4妻触面积，所以，由该元件构成非易失性存储装置，从而能够抑制功耗，且能够再现性良好地制作不发生不能写入的稳定的开关动作的存储元件。<第五实施方式〉参照图18和图19,对本发明元件及其制造方法的第五实施方式(以下适当称为"本实施方式")进行说明。在上述第三和第四实施方式中，以应用于1R型的存储单元的情况为例进行了说明，但是，本发明并不限于此。对于本实施方式来说，下面以应用于1T/1R型的存储单元的情况的可变电阻元件及其制造方法为例进4亍i兌明。图18是表示本实施方式中的本发明元件的制造工序的图，由图18(a)~图18(g)按照各工序顺序示出。首先，如图18(a)所示，按照公知的顺序，在半导体衬底151上形成选择晶体管T。即，在形成了元件分离区域152的半导体衬底151上，形成由栅极绝缘膜153、栅极电极154、作为扩散层的漏极区域155以及源极区域156构成的选择晶体管T。然后，在其上形成基底层间绝缘膜157。在本实施方式中，以膜厚1200nm的厚度堆积BPSG膜后，进一步地，利用所谓的CMP法对其表面研磨，直到栅极电极154上的BPSG膜的厚度变为400nm，从而使表面平坦化。接着，如图18(b)所示，形成连接下部电极159和漏极区域155的接触插塞158。该接触插塞158如下形成例如，将利用公知的光刻的方法而构图后的抗蚀剂作为掩模，对基底层间绝缘膜157进行刻蚀，从而对到达选择晶体管T的漏极区域55的接触孔158进行开口，并且，堆积导电性多晶硅膜后，通过CMP法进行研磨，从而完全除去基底层间绝缘膜157上的导电性多晶硅膜，仅在接触孔158内残存导电性多晶硅膜。另夕卜，下部电极159如下形成通过溅射法堆积150nm的TiN膜，将利用光刻的方法而构图后的抗蚀剂作为掩模，对其进行加工。接着，通过CVD法以600nm的厚度在整个面上堆积Si02膜160后，进而，通过所谓的CMP法对其表面进行研磨，直到下部电极159上的Si02膜60的厚度变为200nm，从而使表面平坦化。平坦化方法并不限于CMP法，也可以使用包括旋涂法、旋涂法和刻蚀法的组合在内的任意适当的平坦化技术。并且，之后利用光刻的方法对Si02膜160进行图案成型，从而如图18(c)所示那样，形成到达下部电极159的开口部161。接着，如图18(d)所示，通过CVD法以25nm的厚度在整个面上堆积作为成为可变电阻体的材料膜的一例的丁102膜162。此时，能够使例如在开口部161内的侧面形成的Ti02膜162的厚度约为20nm。然后，通过CVD法以600nm的厚度在整个面上堆积Si02膜163。接着，通过CMP法将Si02膜163研磨到TiOJ莫162表面的程度，从而使表面平坦化，并且使丁102膜162露出。然后，如图18(e)所示，通过刻蚀法除去开口部161以外的Si02膜160上的丁1〇2膜162,从而形成由Ti02膜构成的可变电阻体162。接着，在整个面上堆积作为成为上部电极布线的材料膜的一例的TiN膜164。在本实施方式中，通过賊射法形成膜厚为150nm的TiN膜。然后，如图18(f)所示，利用光刻的方法和刻蚀进行构图，从而对由TiN膜构成的上部电极164进行加工，由此，形成由上部电才及164、可变电阻体162以及下部电极159构成的可变电阻元件R。接着，作为可变电阻元件R上的层间绝缘膜，通过CVD法形成Si02膜165,然后，如图18(g)所示，形成与上部电才及164经由一妾触插塞166而电连接的位布线168和与源极区域156经由4妻触插塞167而电连接的源极布线169。这样形成的可变电阻元件与以往结构相比，能够缩小可变电阻体和电极的接触面的面积。关于这点，下面参照附图进行说明。图19是在1T/1R型的存储单元中将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图19(a)表示以往结构，图19(b)表示本实施方式的结构。在以往结构的情况下，可变电阻体的在电气上作出贡献的区域的面积相当于例如图27的结构中上部电极或下部电极中任一个电才及的面积，相当于图29的结构中在上下电极间形成的开口部分的面积。即，如图19(a)所示，-陂加工尺寸-见定的开口部区域127和可变电阻体的在电气上作出贡献的区域S6(图中的斜线部)基本一致。相对于此，根据本实施方式的可变电阻元件，沿着图19(b)所示的开口部区域95的内侧形成具有突起的部分的可变电阻体，所以，该突起部分的可变电阻体和上部电极或下部电极的重叠部分即区域S7(图中斜线部)成为可变电阻体的在电气上作出贡献的区域。区域S7作成至少具有突起状部分的可变电阻体的膜厚部分的宽度的方形环状形状，但是，与以往的可变电阻元件中的区域S6相比，其面积一皮缩小。由于突起状部分的可变电阻体能够由自对准的工艺形成，所以，通过膜厚的调整而能够任意改变其面积。另外，根据开口部的形状，可变电阻体的突起状部分的平面形状即使是矩形环状或轮环状，其效果也同样。此外，在本实施方式中，以在开口部内形成具有突起的部分的可变电阻体的方法进行了说明，但是，也可以通过与第三实施方式的图10(b)同样的结构，仅在开口部161的内侧侧面形成可变电阻体162。另外，作为其他变形例，也能够通过与第四实施方式同样的顺序，在下部电极164的侧壁呈突起状地形成可变电阻体。<第六实施方式〉参照图20~图25,对本发明元件及其制造方法的第六实施方式(以下适当称为"本实施方式")进行说明。图20是表示本实施方式的本发明元件的剖面示意图。如图20(a)所示，本实施方式的本发明元件是具有在基底衬底174上形成的下部电极布线173和上部电极布线171、并在上下电极间具有作为存储材料体的可变电阻体172的结构，并且，与上部电极布线171相连接的可变电阻体172构成向下部电才及布线173突出的突起形状。由此，可变电阻体172和下部电极布线173的接触面的剖面形状形成得比下部电极布线173的线宽细。另外，如图20(b)所示，本实施方式的本发明元件是具有在基底衬底178上形成的下部电极布线177和上部电极布线175、并在上下电极布线间具有作为存储材料体的可变电阻体176的结构，并且，可变电阻体176仅形成在下部电极布线177上的一部分区域。由此，可变电阻体176和上部电极布线175以及下部电极布线177的各自的接触面的剖面形状都形成得比下部电才及布线177的线宽细。接着，以这样构成的本发明元件应用于1R型的存储单元的情况为例，以20(a)所示的可变电阻元件进行以下说明。另外，图21图23是表示本实施方式中的本发明元件的制造工序的图，由图21(a)~图23(i)按照各工序顺序示出(为了纸面的方便，分成三个附图)。在图21~图23中，分别在左右表示沿着示出1R型存储单元阵列的图2中的X-X'线即上部电极布线TE的剖面示意图和沿着Y-Y'线即下部电极布线BE的剖面示意图。此外，图24是表示在图21(c)的制造工序中所使用的开口图案WBE的布局的平面示意图。首先，在适当形成了周边电路等(未图示)的半导体衬底185上形成基底绝缘膜184。在本实施方式中，与第三实施方式同样地以膜厚1500nm的厚度堆积BPSG膜184后，进一步地，通过CMP法对其表面进行研磨，直到半导体衬底185表面上的BPSG膜184的厚度为800nm,从而使表面平坦化。接着，堆积成为下部电极布线的材料膜183。在本实施方式中，分别通过溅射法依次堆积厚度为5nm的Ti膜、厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为105nm的TiN膜(TiN/Ti/Al-Cu/TiN/Ti的层叠结构)。然后，将利用光刻的方法按照图2的下部电极布线BE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为下部电极布线的材料膜183进行刻蚀，从而形成图21(a)所示的下部电极布线183。进而，在其上通过CVD法以600nm的厚度在整个面上堆积SiOJ莫186。接着，通过CMP法将Si02膜186研磨到下部电极布线183的表面的程度，从而使表面平坦化。进而，如图21(b)所示，在其上通过CVD法以150nm的厚度在整个面上堆积八1203膜187。接着，将利用光刻的方法按照图24的虚线区域WBE所示的开口图案形状而构图后的抗蚀剂(在图21中未图示)作为掩模，对八1203膜187进行刻蚀，从而如图21(c)所示，在相邻的八1203膜187图案之间形成开口部188。在图24中，如下布局BE图案是与图2所示的下部电极布线BE相同的结构，开口图案WBE是在与下部电极布线BE相同的方向上延伸的图案，其短边侧的两边分别位于相邻的两条下部电才及布线BE区域上。并且，开口图案WBE具有隔着两条下部电极布线BE的间距，与下部电极布线BE平行地反复排列。在这里，开口图案WBE的短边侧的两边(短边侧的边界)不一定需要分别处在下部电极布线BE的中心线上，只要至少处在下部电极布线BE区域上，则在哪里都可以。接着，如图21(d)所示，通过溅射法以25nm的厚度在整个面上堆积作为绝缘材料的SiOJ莫189。此时，沿着开口部188的内侧侧面而形成的Si02膜189的厚度例如能够为20nm。此外，由于Si02膜189沿着开口部188而形成，所以不会填充开口部188内。接着，利用刻蚀进行加工，直到绝缘膜187以及186上的Si02膜189完全^皮除去。通过该工序，如图22(e)所示，4又在开口部188的侧面残存有Si02膜189。进而，在其上通过CVD法以600nm的厚度在整个面上堆积SiN膜190。接着，如图22(f)所示，通过CMP法将SiN膜190研磨到A1203膜87表面的程度，从而使表面平坦化，并且使在开口部188的内侧侧面形成的Si02膜189的前端部露出。另夕卜，作为该工序的结果，相同地，如该图22(f)所示，成为绝缘膜187以及190夹着Si02膜189交替排列的形状。接着，如图22(g)所示，通过含有氢氟酸的湿刻蚀法，相对八1203膜187、SiN膜190和下部电极布线183仅有选4奪地除去Si02膜189。通过该工序，下部电极布线183表面上的仅一部分区域露出与沿着开口部188的内侧侧面形成的Si02膜189的厚度的部分，形成具有八1203膜187以及SiN膜190的高度的开口部191。接着，如图22(h)所示，在整个面上形成作为可变电阻体的材料膜的一例的厚度为25nm的Ti02膜182。在本实施方式中，以在衬底温度为350°C400。C的条件下、使TiCU和氧进行反应而堆积Ti02膜的CVD法制作。通过该工序，在下部电极布线183表面上的一部分形成的开口部191内埋入成为可变电阻体的Ti02膜182。接着，在整个面上堆积成为上部电极布线的材料膜181。在本实施方式中，分别通过溅射法依次堆积厚度为20nm的TiN膜、厚度为200nm的AlCu膜、厚度为5nm的Ti膜和厚度为100nm的TiN膜(TiN/Ti/Al-Cu/TiN的层叠结构)。然后，将利用光刻的方法按照图2的上部电极布线TE所示那样的L/S(线&空间)形状而构图后的抗蚀剂(未图示)作为掩模，对成为上部电极布线的材料膜81进行刻蚀，从而形成上部电极布线181。进而，如图23(i)所示，堆积层间绝缘膜192，形成针对上部电才及布线181以及下部电才及布线183的触点以及金属布线(都未图示)。以上的制造工序的说明是以图20(a)的可变电阻元件的应用为例。关于图20(b)的可变电阻元件，如下形成在图22(h)的工序中，在整个面上堆积Ti02膜182后，进行刻蚀加工，直到Ah03膜187以及SiN膜190上的Ti02膜182完全被除去，从而仅在开口部191内残存Ti02膜182。此外，在该情况下，Ti02膜182的前端不限定为是与Al2〇3膜187以及SiN膜190表面大致相同的水平面，也可以为如下的结构以调整上下电极对置的方向的可变电阻体的厚度为目的，对丁102膜182进一步实施刻蚀，并使Ti02膜182的前端比A1203膜187以及SiN膜190表面更靠下，从而使该可变电阻体的厚度变薄。如上形成的图20(a)和图20(b)所示的可变电阻元件与以往结构相比，能够缩小可变电阻体和电极的接触面的面积。关于这点，下面参照附图进行说明。图25是将以往结构的可变电阻元件和本实施方式中的可变电阻元件进行比较的平面示意图。图25(a)表示以往结构，图25(b)表示本实施方式的结构。此外，图25(a)与图13(a)和图17(a)所示的结构相同。根据本实施方式的可变电阻元件，仅在下部电极布线96的布线上区域的图24中的开口图案WBE的边界侧的一部分区域，形成可变电阻体(图25中的虛线区域)，并与下部电极布线电连接，因而，该可变电阻体和上部电极布线97的交叉点部分即区域S8(图中的斜线部)成为可变电阻体的在电气上作出贡献的区域。区域S8作成至少具有在下部电极布线96上的一部分区域所形成的可变电阻体的膜厚部分的宽度的线状形状，但是，与以往的可变电阻元件中的区域S1相比，其面积被缩小。由于该可变电阻体能够以自对准的工艺形成，所以，能够任意地改变其面积。即，根据本实施方式的结构，与上述的各实施方式的结构同样地，与以;f主结构的^妾触面积相比4交，能够缩小4妻触面积，所以，通过由该元件构成非易失性存储装置，从而能够抑制消耗电流，且能够再现性良好地制作不会发生不能写入的稳定的开关动作的存储元件。进而，根据本实施方式的结构，能够使平均每一个可变电阻元件的接触面为一条线状形状，所以，虽然追加开口图案WBE的光刻工序以及刻蚀工序，^旦与平均每个可变电阻元件的接触面为两条线状形状的上述第三、第四实施方式相比，能够进一步缩小接触面积。此外，在本实施方式中，使在开口部188上形成的膜为Si02膜189，但并不限于此，也可以使用其它材料膜。成为，该膜是在图22(g)的工序被除去的伪膜，所以不一定需要是绝缘性材料膜，也可以是导电性材料膜。但是，优选是相对绝缘膜187和190、以及下部电极布线183能够有选择地刻蚀除去那样的材料。另外，在本实施方式中，使该选择性的刻蚀为酸处理的湿法刻蚀法，但并不限于此。另外，关于绝缘膜186、187、190,其膜种类也并不限于本实施方式中的材料。如以上在第一~第六实施方式说明那样，本发明元件是以如下方式形成结构使经由连接到上部电极或下部电极的可变电阻体而流过的电流路径的剖面形状比上下电极的任一个电极的线宽细，此外，其线宽比制造工艺中的最小加工尺寸小；因此，不需要缩小上部电极和下部电极增大这样的问题能够在本发明元件中避L:利用任意一种方法将i部电极或下部电极的线宽缩小到曝光技术制约以上，从而解决以往问题。这得到如下启示根据存储单元的集成化，对于要求更长的电极布线长的1R型的存储单元阵列，本发明是更有效的。此外，在上迷的本发明各实施方式中，以沿着绝缘膜形成的可变电阻体的厚度大概为恒定的形状为例，但是，本发明的可变电阻元件的可变电阻体并不限于这些形状。只要是缩小本发明元件的特征即可变电阻体的在电气上作出贡献的区域的面积的结构，则也能够是如图26(a)、(b)所示那样的变形例。在图26(a)中，是具有在基底衬底196上形成的下部电极布线195体194的结构，并且，构成与下部电极布线195相连接的可变电阻体194随着接近上部电极布线193而前端变细的形状。由此，仅可变电阻体194和上部电极布线193的接触面的形状形成得比下部电极布线195线宽纟田。另外，在图26(b)中，是具有在基底衬底200上形成的下部电极布线199和上部电极布线197、并在上下电极间具有作为存储材料体的可变电阻体198的结构，并且，在与上下部电极布线相连接的可变电阻体198的一部分，形成比下部电才及布线199的线宽细的中间细的部分。并且，在上下电极布线间经由可变电阻体而流过的电流^各径受上下电招^间的可变电阻体的剖面积最小的位置即该中间细的部分的剖面区域制约。即，可变电阻体的在电气上作出贡献的区域的面积的缩小不一定需要在与上下电极布线的任一个接触的面进行，如本实施例那样，可变电阻体的至少一部分的平面形状的面积被缩小即可。另外，在上迷的本发明的各实施方式中，可变电阻体为Ti02膜，但是，可变电阻体膜并不限于此。例如，能够为其他过渡金属元素的氧化物或过渡金属元素的氮氧化物。或者，即使将PCMO等钙钛矿型氧化物适用于可变电阻体，本发明的有效性也没什么变化。另外，在上述各实施方式中，通过CVD法成膜的Ti02膜为可变电阻体，但是，成膜方法并不限于此。包括例如其他材料膜，即使是溅射法、蒸镀法、旋涂法等其他成膜方法，本发明的有效性也不会受到损害。另外，在上述本发明的各实施方式中，使上部电才及和下部电极为TiN膜或TiN膜、Ti膜、Al-Cu膜的层叠结构膜，但并不限于此。例如，也能够任意选择其他过渡金属或含有这些元素的合金或Pt、Ir、Ru、Os、Rh、Pd等贵金属或Al等金属元素及其他合金类等。另夕卜，在以上说明的本发明的各实施方式中，将氮化钛记为TiN月莫、将氧化钛记为Ti02等，但是，这是简略记载，并不是严格地限定各元素的组成比。特别是，对于氧化钛，若是具有可变电阻性的组成比，则并不妨碍作为可变电阻体的向本发明的应用。进而，在各实施方式中说明制造工序时记载的尺寸为一例，而并不限于该尺寸。产业上的可利用性本发明的可变电阻元件及其制造方法能够利用于非易失性存储装置。权利要求1.一种可变电阻元件，在两个电极间设置可变电阻体，对所述两个电极间施加电压脉冲，从而所述两个电极间的电阻变化，其特征在于在对所述两个电极间施加电压脉冲时，在所述两个电极间经由所述可变电阻体而流过电流的电流路径的剖面形状，以比所述两个电极的任意一个的线宽细的线宽形成，所述剖面形状的线宽比制造工艺中的最小加工尺寸小。2.如权利要求1的可变电阻元件，其特征在于以比所述两个电极的任意一个的线宽细的线宽形成、并且线宽比制造工艺中的最小加工尺寸小的区域，是所述可变电阻体的至少一部分。3.如权利要求2的可变电阻元件，其特征在于所述可变电阻体的以比所述两个电极的任意一个的线宽细的线宽形成并且线宽比制造工艺中的最小加工尺寸小的区域的平面形状，形成为环状或线状。4.如权利要求3的可变电阻元件，其特征在于下部电才及上表面的整个面或一部分露出，沿着所述开口部的内侧侧壁或者填充所述开口部内形成所述可变电阻体。5.如权利要求3的可变电阻元件，其特征在于在所述两个电极的形成在下部区域的电4及即下部电极上部，具有绝缘膜，沿着所述绝缘膜的外侧侧壁形成所述可变电阻体。6.—种权利要求4的可变电阻元件的制造方法，其特征在于具有第一工序，在衬底上堆积电极材料，层叠第一电极膜，从而形成所述两个电才及的形成在下部区域的电极即下部电极；第二工序，在所述下部电极的上部区域形成第一绝缘膜，该第一绝^^膜具有到达该下部电;f及的电才及面的开口部；第三工序，沿着在所述第二工序中形成的所述开口部的内侧侧壁或填充所述开口部内形成所述可变电阻体；第四工序，堆积电极材料，层叠第二电极膜，从而形成所述两个电极的形成在上部区域的电极即上部电极。7.如权利要求6的可变电阻元件的制造方法，其特征在于，所述第三工序具有在所述开口部以及所述第一绝缘膜上堆积可变电阻体用材料膜的工序；在所述可变电阻体用材料膜上堆积第二绝缘膜的工序；除去所述第二绝缘膜直到所述可变电阻体用材料膜的上表面露出的工序；除去在所述开口部的上部区域以外的区域所层叠的所述可变电阻体用材料膜，从而在所述开口部内形成所述可变电阻体的工序。8.如权利要求6的可变电阻元件的制造方法，其特征在于，所述第二工序是形成所述第一绝缘膜的工序，所述第一绝缘膜具有到达所述下部电极的至少一部分电极上表面的开口部，并且由夹着该开口部在与所述下部电极平行的方向上交替地连续排列的第三绝缘膜和第四绝缘膜构成，该第二工序具有在所述多个下部电极上堆积所述第三绝缘膜的工序；在所述第三绝缘膜内形成预备开口部的工序，该预备开口部是在所述多个下部电才及内的相邻的两个所述下部电才及的上部区域形成的预备开口部，并以分别相对于该相邻的两个下部电;f及到达至少一部分电才及上表面的方式贯通；在所述预备开口部内以及所述第三绝缘膜上，堆积由与所述第三绝缘膜不同的材料构成的伪膜的工序；除去在所述第三绝缘膜上层叠的所述伪膜，从而在所述预备开口部侧壁形成由所述伪膜构成的伪侧壁膜的工序；在所述伪侧壁膜上堆积第四绝缘膜的工序；使所述第四绝缘膜平滑化直到所述伪侧壁膜的前端部分露出的工序；除去所述伪侧壁膜，从而形成所述开口部的工序。9.如权利要求6或权利要求8的可变电阻元件的制造方法，其特征在于，所述第三工序具有在所述开口部内以及所述第一绝缘膜上堆积可变电阻体用材料膜的工序；除去在所述第一绝缘膜上层叠的所述可变电阻体用材料膜，从而沿着所述开口部的内侧侧壁或者填充所述开口部内形成所述可变电阻体的工序。10.—种权利要求5的可变电阻元件的制造方法，其特征在于，具有第一工序，在基板上堆积构成所述下部电极的第一电极膜以及第一绝缘膜，进行所述第一电极膜以及所述第一绝缘膜的加工，从而形成所述两个电极的形成在下部区域的电极即下部电极；第二工序，沿着所述下部电极的外侧侧壁以及所述第一绝缘膜的外侧侧壁形成所述可变电阻体；第三工序，堆积电极材料，层叠第二电极膜，从而形成所述两个电极的形成在上部区域的电极即上部电极。11.如权利要求10的可变电阻元件的制造方法，其特征在于，所述第二工序具有在包括所述第一绝缘膜的上表面的整个面上堆积可变电阻体用材料膜的工序；除去在所述第一电极膜外侧侧壁以及所述第一绝缘膜外侧侧壁以外的区域所形成的所述可变电阻体用材料膜，从而在所述第一电极膜外侧侧壁以及所述第一绝缘膜外侧侧壁形成所述可变电阻体的工序；在包括所述可变电阻体以及所述第一绝缘膜的上表面的整个面上堆积第二绝缘膜的工序；使所述第二绝缘膜平滑化直到所述可变电阻体的上表面露出的工序。12.—种权利要求2的可变电阻元件的制造方法，该可变电阻元件在两个电极间设置可变电阻体，对所述两个电极间施加电压脉冲，从而使所述两个电极间的电阻变化，其特征在于，该制造方法具有形成所述两个电极的任意一个电4及的工序；形成所述可变电阻体的工序，该可变电阻体的至少一部分的平面形状以比制造工艺中的最小加工尺寸小的线宽形成；形成所述两个电4及的另一个电才及的工序。全文摘要本发明提供一种可变电阻体的在电气上作出贡献的区域的面积是比由上部电极或下部电极等规定的面积更微细的面积的结构的可变电阻元件及其制造方法。在两个电极间施加电压脉冲时，在两个电极间经由可变电阻体而流过电流的电路路径的剖面形状，以比两个电极的任一个的线宽细的线宽形成，并以比制造工艺中的最小加工尺寸更小的线宽形成，所以，与以往的可变电阻元件中的在电气上作出贡献的区域相比，其面积被缩小。文档编号H01L27/10GK101432879SQ20078001545公开日2009年5月13日申请日期2007年2月16日优先权日2006年4月28日发明者中野贵司,大西哲也,涉谷隆广,石原数也,细井康成申请人:夏普株式会社