集成型半导体发光装置及其制造方法

专利名称：集成型半导体发光装置及其制造方法
技术领域：
本发明涉及集成型的化合物半导体发光装置，.特别是涉及使用GaN 系材料的发光二极管(LED)。值得注意的是，本说明书中，所用的术语发 光二极管或LED通常包括激光二极管、超辐射发光二极管等发光元件。
背景技术：
以往己知有使用III-V族化合物半导体的电子器件和发光器件。特别 是发光器件，已经实现了利用形成在GaAs基板上的AlGaAs系材料或 AlGalnP系材料的红色发光、利用形成在GaP基板上的GaAsP系材料的 橙色或黄色发光等。另外，还已知有在InP基板上使用了 InGaAsP系材 料的红外发光器件。
作为这些器件的形态，已知有利用自然放出的光的发光二极管(light emitting diode: LED)、进一步内置了用于获取受激发射光的光学反馈功 能的激光二极管(laser diode: LD)和半导体激光器，这些器件可以用作显 示装置、通信用器件、高密度光记录用光源器件、高精度光加工用器件 以及医疗用器件等。
二十世纪九十年代以后，进行了含有V族元素氮的InxAlyGa(1.x.y)N 系III-V族化合物半导体(O芸xSl、 0芸ySl、 0Sx+y芸l)的研究开发， 使用该半导体的器件的发光效率得到了飞跃性改善，实现了高效率的蓝 色LED、绿色LED。经其后的研究开发，在紫外区域也实现了高效率的 LED，并且现在已有蓝色LD销售。
以紫外或蓝色LED作为激发光源与荧光体进行一体化时，能够实现 白色LED。白色LED具有作为第二代照明器件的可能性，所以其对成为 激发光源的紫外或蓝色LED的高功率化、高效率化的产业上的意义极大。 现在正在致力于照明用途的蓝色或紫外LED的高效率化、高功率化的研究。
基于元件的高功率化，即为了改善总辐射束，必须确保与元件的大
型化和大的投入电力对应的耐性。另外，与通常的LED是点光源不同，
充分大型化的元件显示出作为面光源的发光特性，特别适合用于照明用 途。
但是，对于仅是简单地将通常的小型LED的面积以相似形增大的元 件来说，其通常存在不能得到元件整体的发光强度的均匀性的问题。此 时，可以考虑在基板上并置2个以上的元件。例如，日本特开平11-150303 号公报(专利文献l)、日本特开2001-156331号公报(专利文献2)、日本特 开2002-26384号公报(专利文献3)和日本特开2003-115611号公报(专利文 献4)记载了在同一基板上形成2个以上LED的技术。
日本特开平11-150303号公报(专利文献l)公开了一种集成型发光部 件，其在基板上串联连接有2个以上的LED。该文献中，为了将作为单 一发光单元的具有1对pn结的部分完全电分离，在使用Ni掩模下对GaN 层进行蚀刻，直至绝缘性基板露出(参见段落0027)。但是，由于金属掩 模的耐性不一定高，所以使用Ni等金属掩模对GaN系材料进行千蚀刻 的方法在蚀刻GaN系材料时不能得到选择比，在蚀刻的形状控制方面存 在问题，其结果是，发光单元之间不得不充分分离，因此各发光单元不 过是简单地分开形成在同一基板上的独立的LED。另外，金属掩模的耐 性低，所以不能使用制作结晶性良好的发光元件所需要的足够厚的缓冲 层。即，利用金属掩模不能蚀刻足够深度的GaN系材料，所以使用金属 掩模制作专利文献1的结构时，缓冲层需要是薄的膜。专利文献1的实 施例中，如0019段落所述，基板上仅蚀刻n-GaN层3.0^im(nGaN缓沖层)、 发光层O.Uim、 p-GaN层0.5^im，总计3.6^im。其存在不得不牺牲其上形 成的元件结构部分的结晶性的问题。
艮P，专利文献1所述的发光装置本质上与基板上排列2个以上分开 的具有单一发光单元的发光元件的发光装置没有区别，其不是发光强度
的均匀性高的面光源。如专利文献1的图6所示，将各发光单元分离的 分离槽部分是不发光的。另外，这样的形态下存在当集成化的元件中的
13一个发光单元发生老化时，仅该处发生发光强度极端下降的问题。另外， 由于其制造方法方面的制约，发光层部分也不能得到良好的结晶性。
日本特开2001-156331号公报(专利文献2)记载了一种集成型装置， 其在同一基板上形成有2个以上的发光单元。但是，如文献的图2所示， 其中含有1对pn结部分的发光单元被分离槽完全相互分离，不过是同一 基板上的独立的LED。以现有的制造方法形成的发光装置中，不得不将 分开发光单元的分离槽部分(制作方法未公开)的宽度设定得大，所以不发 光的部分的距离大，不能确保面光源整体的发光强度的均匀性。所以， 当集成化的元件中的一个发光单元发生老化时，仅该处发生极端的发光 强度下降。
另外，现有的制造方法的掩模的选择比不足，所以不能蚀刻足够深 度的GaN系材料，不能使用制作结晶性良好的发光元件所必须的足够厚 的缓冲层。专利文献2中，并没有公开全部的层构成，仅如0012段落的 记载所述公开了缓冲层的低温部分为约20nm。
日本特开2002-26384号公报(专利文献3)中，基于提供大面积的发 光效率好的集成型氮化物半导体发光元件的目的，公开了一种LED的集 成方法。但是，如该文献中的图2、图3和段落0038所记载的那样，发 光单元与其他的发光单元部分之间的分离槽是通过RIE法形成的，其中， 以Si02为掩模对半导体层蚀刻，直至到达蓝宝石基板。该分离槽形成工
序中，使用Si02作为蚀刻掩模(氧化物掩模、氮化物掩模的耐性不一定高)，
所以蚀刻GaN系材料时，不能得到选择比，在蚀刻的形状控制方面存在 问题，分离槽部分的宽度不得不大。因此，不发光的部分的距离大，与 专利文献l、 2相同，不能确保面光源整体的发光强度的均匀性。所以， 当集成化的元件中的一个发光单元发生老化时，仅该处发生极端的发光 强度下降。另外，Si02掩模的耐性低，不能使用制作结晶性良好的发光 元件所必须的足够厚的缓冲层。即，利用Si02掩模不能蚀刻足够深度的 GaN系材料，所以使用Si02掩模制作专利文献3的结构时，缓冲层需要 是薄的膜。如该说明书的实施例中19段落所述，基板上仅形成了 1.5pm 的n-GaN层(未掺杂GaN层)作为缓冲层，存在不得不牺牲其上形成的元件结构部分的结晶性的问题。
另外，日本特开2003-115611号公报(专利文献4)中，基于用作面发 光光源或显示器的目的，公开了LED集成化的发光装置。该文献中记载 了两种类型的装置，其中的一个类型的装置中，含有l对pn结部分的发 光单元相互电分离(权利要求4、图10(b)等)。并且，该分离是通过切割形 成的(图10)。与上述的3个文献同样地，该类型的装置中，由于发光强 度在发光单元间分离槽部分大大降低，所以不能确保面光源整体的均匀 性。另外，l个发光单元发生老化的情况下，同样存在仅其附近发生极端 的发光强度下降的问题。该文献记载的第二种类型的装置中，含有1对 pn结部分的发光单元相互电连接(权利要求5、图10(a)等)。该类型的装 置中，n型半导体层在全体发光装置中是共用的(图10(a))。这种情况下， 电流从n侧电极不仅流入距离最近的p侧电极，两且电流从一个n侧电 极流入所有的p侧电极，发光装置整体的电流注入效率不高。另外，由 于所有的p侧电极和所有的n侧电极相互电结合，所以1处老化，则装 置整体老化。因此，该类型的装置本质上不是面向面光源的大面积化的。
专利文献l:日本特开平11-150303号公报
专利文献2:日本特开2001-156331号公报
专利文献3:日本特开2002-26384号公报
专利文献4:日本特开2003-115611号公报

发明内容
如上所述，以往提出了在同一基板上形成2个以上发光单元的技术 方案，但是这些不是适合以面光源为目的集成化的结构。
艮P ，本发明的目的是提供适合大面积面光源发光的集成型化合物半 导体发光装置的结构及其制造方法。
本发明涉及一种集成型化合物半导体发光装置，其是具有对发光波 长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半 导体发光装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶成长层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成 长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包 含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第 二导电型侧电极形成在上述主要的光取出方向的相反侧，
在上述基板和上述第一导电型半导体层之间具有共用设置在上述2
个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶成长层的表 面迸行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成 的。
另外，本发明涉及一种集成型化合物半导体发光装置，其是具有对
发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化 合物半导体发光装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶成长层、第 二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成 长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包 含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第 二导电型侧电极形成在上述主要的光取出方向的相反侧，
在上述基板和上述第一导电型半导体层之间具有共用设置在上述2 个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶成长层的表 面进行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成 的，
1个发光单元内设置有2个以上发光点和至少1个上述第一导电型 侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和 上述第二导电型侧电极，1个发光单元内通过上述第一导电型半导体层电导通。
本发明还涉及一种集成型化合物半导体发光装置，其是具有2个以 上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电 极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一 导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层 的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导 体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上 述主要的光取出方向的相反侧，
相对于上述第一导电型半导体层，在上述主要的光取出方向侧具有
在上述2个以上发光单元之间共用设置的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶层的表面进 行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成的。
本发明还涉及一种集成型化合物半导体发光琴置，其是具有2个以 上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电 极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一 导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层 的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导 体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上 述主要的光取出方向的相反侧，
相对于上述第一导电型半导体层，在上述主要的光取出方向侧具有 共用设置在上述2个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶层的表面进 行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成的，1个发光单元内设置有2个以上发光点和至少1个上述第一导电型 侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和 上述第二导电型侧电极，1个发光单元内通过上述第一导电型半导体层电 导通。
根据本发明，能够提供具有适合大面积面光源发光的结构的集成型 化合物半导体发光装置及其制造方法。
特别是，根据本发明，在发光装置的面积大于数cm2的情况下也能 实现面上的发光强度均匀性比较高的蓝色或紫外发光。另外，本发明的 发光装置是倒装芯片型，能够安装于基台，所以能够确保充分的散热性 和高的光取出效率。
本发明中，发光单元间分离槽不是除去包括缓冲层在内的全部层来 形成的，所以能够在使邻接的发光单元之间电分离的同时相互接近。因 此，对于集成密度的提高和面光源发光是非常有利的。另外，由于1处 的老化不会影响整个装置，所以在可靠性的观点方面也是优异的。另外， 由于仅将发光单元间分离槽一直形成到发光单元之间共用的电阻足够高 的缓冲层的一部分即可，所以能够使用足够厚的缓冲层，不用考虑必须 深深蚀刻到基板等的制约，因而，能够使发光元件部分的结晶性更好， 这在发光装置的高功率化的观点方面是优选的。另外，从进行短时间的 蚀刻即可等观点方面也是优选的。


图1-1是表示部分A公开的发明的发光装置的一例的图。 图1-2是表示部分A公开的发明的发光装置的一例的完成前的结构 的图。
图1-3是表示部分A公开的发明的发光装置的一例的图。 图1_4是表示部分A公开的发明的发光装置的一例的完成前的结构 的图。
图1-5是示意性表示活性层结构的图。
图1-6是说明部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-7是说明部分A公开的发明的制造方法的1个实施方式的工序 剖视图。
图1-8是说明部分A公开的发明的制造方法的1个实施方式的工序 剖视图。
图1-9是说明部分A公开的发明的制造方法的1个实施方式的工序 剖视图。
图l-10是说明部分A公幵的发明的制造方法的1个实施方式的工序 剖视图。
图1-11是说明部分A公开的发明的制造方法的1个实施方式的工序 剖视图。
图l-12是说明部分A公开的发明的制造方法的1个实施方式的工序 剖视图。
图1-13是说明部分A公幵的发明的制造方法的1个实施方式的工序 剖视图。
图1-14是说明部分A公幵的发明的制造方法的1个实施方式的工序 剖视图。
图1-15是表示实施例A-l制造的发光装置的图。 图1-16是表示实施例A-2制造的发光装置的图。 图l-17是表示部分A公开的发明的发光装置的一例的图。 图l-18是表示部分A公开的发明的发光装置的一例的图。 图l-19是表示部分A公开的发明的发光装置的一例的图。 图1-20是表示部分A公开的发明的发光装置的一例的图。 图1-21是表示部分A公开的发明的制造方法的l个实施方式的工序 剖视图。
图2-1是表示部分B公开的发明的发光装置的一例的图。 图2-2是表示部分B公开的发明的发光装置的一例的完成前的结构 的图。
图2-3是表示部分B公开的发明的发光装置的一例的图。图2-4是表示部分B公开的发明的发光装置的一例的完成前的结构 的图。
图2-6是说明部分B公开的发明的制造方法的1个实施方式的工序 视图。
图2-7是说明部分B公开的发明的制造方法的 视图。
图2-8是说明部分B公开的发明的制造方法的 视图。
图2-9是说明部分B公开的发明的制造方法的 视图。
图2-10是说明部分B公开的发明的制造方法的 视图。
图2-11是说明部分B公开的发明的制造方法的 视图。
图2-12是说明部分B公开的发明的制造方法的 视图。
图2-13是说明部分B公开的发明的制造方法的 视图。
图2-14是说明部分B公开的发明的制造方法的 视图。
图2-15是表示实施例B-l制造的发光装置的图。 图2-16是表示实施例B-2制造的发光装置的图。 图2-17是表示部分B公开的发明的发光装置的一例的图。 图2-18是表示部分B公开的发明的发光装置的一例的图。 图2-19是表示部分B公开的发明的发光装置的一例的图。 图2-20是表示部分B公开的发明的发光装置的一例的图。 图2-21是说明部分B公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-1是表示部分C公开的发明的发光装置的一例的图。
立l P
立l FT
立l
皆
立l 口
却
立l PI1
立l
个实施方式的工序 个实施方式的工序 个实施方式的工序 个实施方式的工序 个实施方式的工序 个实施方式的工序 个实施方式的工序 个实施方式的工序图3-2是表示部分C公开的发明的发光装置的一例的完成前的结构 的图。
图3-4是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-5是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-6是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-7是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-8是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-9是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-10是说明部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图3-11是表示实施例C-l制造的发光装置的图。 图3-12是表示实施例C-2制造的发光装置的图。 图3-13是表示部分C公开的发明的发光装置的一例的图。 图3-14是表示部分C公开的发明的发光装置的一例的图。 图3-15是表示部分C公开的发明的发光装置的一例的图。 图3-16是表示部分C公开的发明的发光装置的一例的图。 图3-17是表示部分C公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-l是表示部分D公开的发明的发光装置的一例的图。 图4-2是表示部分D公开的发明的发光装置的一例的完成前的结构 的图。
图4-4是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。图4-5是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-6是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-7是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-8是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-9是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4-10是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
图4_11是表示实施例D-l制造的发光装置的图。 图4-12是表示实施例D-2制造的发光装置的图。 图4-13是表示部分D公开的发明的发光装置的一例的图。 图4-14是表示部分D公开的发明的发光装置的一例的图。 图4-15是表示部分D公开的发明的发光装置的一例的图。 图4-16是表示部分D公开的发明的发光装置的一例的图。 图4-17是说明部分D公开的发明的制造方法的1个实施方式的工序 剖视图。
符号说明
10发光装置
ll发光单元
12发光单元间分离槽
13装置间分离槽
14划线区域
15不形成绝缘层的部分
17发光点
21基板22缓冲层
22a第1缓冲层
22b第2缓冲层
24第一导电型包层
24a第一导电型第一包层
24b第一导电型第二包层
24c第一导电型(n型)接触层
25活性层结构
26第二导电型包层
26a第二导电型第一包层
26b第二导电型第二包层
26c第二导电型(p型)接触层
27第二导电型电极
28第一导电型电极
30绝缘层
35第二电流注入区域
36第一电流注入区域
37第二导电型侧电极露出部分
40基台(部分A和B中)、支持体(部分C和D中)
41金属面
42金属焊料
45低反射光学膜
51第一蚀刻掩模(SiNx等)
52第二和/或第三蚀刻掩模(金属氟化物掩模)
具体实施例方式
本说明书中，除了两者彼此直接接触的状态之外，在不脱离本发明 的宗旨的范围，"层积"或"重叠"有时也指相互不接触，但将一个向另一个 投影时，两者空间上重叠的状态。另外，除了两者之间直接接触， 一个
23被配置在另一个之上(下)的状态之外，在不脱离本发明的宗旨的范围，" 之上( 之下)"有时也用于相互不接触地将一个配置在另一个的上(下)方 的状态。另外，在某个事件在另一个事件的不长时间之后(前)发生的情况 中以及在某个事件和另一个事件之间夹有第三事件并在所夹的第三事件 之后(前)发生的情况中，" 后(前，先于)"的用语也都可以使用。另外， 除了"物体与物体直接接触的情况"之外，在符合本发明的宗旨范围，"相 接"有时是指"物体与物体不直接接触，但夹着第三部件间接地相接的情
况"、"同时存在物体与物体直接接触的部分和通过第三部fH、司接地相接 的部分的情况"等。
另外，本发明中，"薄膜结晶成长"是指在所谓MOCVD(金属有机化 学气相沉积，Metal Organic Chemical Vapor Deposition)、 MBE(分子束外 延生长，Molecular Beam Epitaxy)、等离子体辅助MBE、 PLD(脉冲激光 沉积，Pulsed Laser Deposition)、 PED(脉冲电子沉积，Pulsed Electron Deposition)、 VPE(气相外延生长，Vapor Phase Epitaxy)、 LPE(液相外延生 长，LiquidPhaseEpitaxy)法等的结晶成长装置内形成薄膜层、无定形层、 微晶、多晶、单晶或者它们的层积结构，并包括其后的基于薄膜层的热 处理、等离子体处理等的载流子的活化处理等。
将本发明分成部分A 部分D进行说明。各部分的记载中，通常"本
发明"除了是指该部分中所记载的结构或方法的发明以外，还指其他的部 分记载的结构或方法的发明。但是，根据上下文，在明确是指该部分所 记载的结构或方法的发明的情况下以及在与其他的部分的发明有矛盾的 情况下，仅指该部分记载的结构或方法的发明。 <<部分八〉>
该部分公开的发明涉及下述技术方案。
l.一种集成型化合物半导体发光装置，其是具有对发光波长透明的 基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光 装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶成长层、第 二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包 含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第 二导电型侧电极形成在上述主要的光取出方向的相反侧，
在上述基板和上述第一导电型半导体层之间具有共用设置在上述2 个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶成长层的表 面进行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成 的。
2. 如上述1所述的发光装置，其特征在于，上述缓冲层是通过薄膜 结晶成长形成的层。
3. 如上述1或2所述的发光装置，其特征在于，上述缓冲层中至少 与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q cm)以上。
4. 如上述1 3任一项所述的发光装置，其特征在于，上述缓冲层 整体的比电阻为0.5(Q cm)以上。
5. 如上述1 4任一项所述的发光装置，其特征在于，上述缓冲层 为2个以上层的层积结构。
6. 如上述1 5任一项所述的发光装置，其中，上述发光单元间分 离槽的宽度范围为2pin 30(^m。
7. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 开的，该装置间分离槽的形成止于上述缓冲层的中途。
8. 如上述1~6任一项所述的发光装置，其特征在于，上述发光装 置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 幵的，该装置间分离槽的形成止于上述基板。
9. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 开的，该装置间分离槽的形成中除去了上述基板的一部分。10. 如上述1 9任一项所述的发光装置，其特征在于，其具有绝缘 层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全面，并 且在上述发光装置的侧面露出的层之中，所述绝缘层至少覆盖上述第一 导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘 层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖 上述第二导电型侧电极的主要的光取出方向的相反侧的一部分。
11. 如上述10所述的发光装置，其特征在于，上述绝缘层覆盖在上 述装置间分离槽的侧面露出的层的全部。
12. 如上述ll所述的发光装置，其特征在于，在上述装置间分离槽 内的槽底面设置有未被上述绝缘层覆盖的区域作为上述划线区域。
13. 如上述10所述的发光装置，其特征在于，在上述装置间分离槽 内的上述槽底面没有形成上述绝缘层，并且在上述装置间分离槽的侧面 露出的层之中，在从上述槽底面侧到不具有导电性的层的至少一部分没 有形成上述绝缘层。
14. 如上述1 13任一项所述的发光装置，其特征在于，上述薄膜 结晶成长层由含有V族氮原子的III-V族化合物半导体构成。
15. 如上述1 14任一项所述的发光装置，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B二W+1。
16. 如上述1 15任一项所述的发光装置，其特征在于，上述基板 选自由蓝宝石、SiC、 GaN、 LiGa02、 ZnO、 ScAlMg04、 NdGaOjQMgO 组成的组。
17. 如上述10 13任一项所述的发光装置，其特征在于，上述绝缘 层是由2个以上的层构成的介电体多层膜。
18. 如上述10 13和17任一项所述的发光装置，其特征在于，用 R2表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光装 置的发光波长的光在上述缓冲层被反射的反射率，分别用R12表示从上 述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波 长的光在上述绝缘层被反射的反射率、用Rll表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层
被反射的反射率、用Rlq表示从上述活性层结构侧向上述绝缘层垂直入 射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构 成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<Rlq。
19. 如上述1 18任一项所述的发光装置，其特征在于，上述基板 的光取出侧的表面不是平坦的。
20. 如上述1 19任一项所述的发光装置，其特征在于，在基板的 光取出侧具有低反射光学膜，以使在用R3表示从上述缓冲层向基板侧垂 直入射的该发光装置的发光波长的光在基板被反射的反射率、用R4表示 从上述基板向光取出侧的空间垂直入射的该发光装置的发光波长的光在 与空间的界面被反射的反射率时，满足R4〈R3。
21. 如上述1 20任一项所述的发光装置，其特征在于，第一导电 型是n型，第二导电型是p型。
22. 如上述1 21任一项所述的发光装置，其特征在于，上述第一
导电型侧电极和上述第二导电型侧电极通过焊料与具有金属面的基台接 合。
23. —种集成型化合物半导体发光装置的制造方法，所述集成型化合 物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，
所述方法具有下述工序
在对发光波长透明的基板上进行缓冲层成膜的工序； 薄膜结晶成长层的成膜工序，所述薄膜结晶成长层至少具有包含第
一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包
层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型电极的工序； 第一蚀刻工序，使上述第一导电型半导体层的一部分在表面露出； 在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型电极的工序；
第二蚀刻工序，从上述薄膜结晶成长层表面进行除去直到上述缓冲 层的界面，或者从上述薄膜结晶成长层表面进行除去直到上述缓冲层的 一部分，以形成用于使上述发光单元相互电分离的发光单元间分离槽； 禾口
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和 第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分 离槽。
24. 如上述23所述的方法，其特征在于，将上述缓冲层的成膜工序 作为上述薄膜结晶成长层的成膜工序的一部分，并且在上述第一导电型 半导体层的形成之前进行该工序。
25. 如上述23或24所述的方法，其特征在于，上述缓冲层中至少 与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q，cm)以上。
26. 如上述23 25任一项所述的方法，其特征在于，上述缓冲层整 体的比电阻为0.5(Q cm)以上。
27. 如上述23 26任一项所述的方法，其特征在于，以2个以上层 的层积结构进行上述缓冲层的成膜。
28. 如上述23 27任一项所述的方法，其特征在于，与上述第二蚀 刻工序同时进行上述第三蚀刻工序或者另外进行上述第三蚀刻工序，从 上述薄膜结晶成长层表面进行蚀刻直到上述缓冲层的界面，或者从上述 薄膜结晶成长层表面进行蚀刻直到除去上述缓冲层的一部分。
29. 如上述23 27任一项所述的方法，其特征在于，上述第三蚀刻 工序中，进行蚀刻直到达到上述基板表面。
30. 如上述23 27任一项所述的方法，其特征在于，上述第三蚀刻 工序中，以也除去上述基板的一部分的方式进行蚀刻。
31. 如上述23 30任一项所述的方法，其特征在于，以使用气体物 质的干蚀刻进行上述第二和第三蚀刻工序，所述气体物质为选自由Cl2、 BC13、 SiCl4、 CCU和两种以上这些气体的组合组成的组中的物质。
32. 如上述31所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
33. 如上述32所述的方法，其特征在于，上述金属氟化物层选自由 SrF2、 A1F3、 MgF2、 BaF2、 CaF2和这些物质的组合组成的组。
34. 如上述23 33任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，形成上述第一导电型电极的工序之前还具有形成绝缘层的 工序。
35. 如上述34所述的方法，其特征在于，形成上述绝缘层的工序在 第一 第三蚀刻工序之后进行。
36. 如上述23 27任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲 层的至少一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述 装置间分离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型电极的工 序之前，还具有形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形 成划线区域的工序。
37. 如上述23 27任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，
上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲层的至少 一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述装置间分 离槽，
并且，在第一^^第三蚀刻工序之后、形成上述第一导电型电极的工 序之前，还具有形成绝缘层的工序；和
在上述装置间分离槽内，除去槽底面堆积的全部绝缘层和形成在上 述装置间分离槽的侧壁的绝缘层之中的上述槽底面侧的一部分绝缘层的 工序。
2938. 如上述36所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，从而形成上述装置间分离槽。
39. 如上述37所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 —部分，形成上述装置间分离槽。
40. 如上述23 39所述的方法，其特征在于，还具有分离成2个以 上发光装置的工序和将上述第一导电型电极和第二导电型电极接合于基 台上的金属层的工序。
41. 如上述40所述的方法，其特征在于，通过焊料进行上述接合。 通过该部分公幵的发明，能够提供具有适合大面积面光源发光的结
构的集成型化合物半导体发光装置及其制造方法。
特别是在发光装置的面积大于数cm2的情况下也能实现面上的发光 强度均匀性比较高的蓝色或紫外发光。另外，该部分公开的发光装置是 倒装芯片型，能够安装于基台，所以能够确保充分的散热性和高的光取 出效率。
该部分公开的发明中，发光单元间分离槽不是除去包括缓冲层在内 的全部的层来形成的，所以能够使邻接的发光单元之间在相互电分离的 同时相互接近。因此，对于集成密度的提高和面光源发光是非常有利的。 另外，由于1处的老化不会影响整个装置，所以在可靠性的观点方面也 是优异的。另外，由于仅将发光单元间分离槽一直形成到发光单元之间 共用的电阻足够高的缓冲层的一部分即可，所以能够使用足够厚的缓冲 层，不用考虑必须深深蚀刻到基板等的制约，因而，能够使发光元件部 分的结晶性更好，这在发光装置的高功率化的观点方面是优选的。另外， 在以短的时间即可完成蚀刻等观点方面也是优选的。 (部分A的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图1-1中给出了该部分公开的发明的集成型化合物半导体发光装置 (以下简称为发光装置)的一例。另外，还参照示出制作中的形状的图1-2进行了说明，以更详细地说明图1-1的发光装置的结构。此处，如图1-1、
图l-2所示，给出了通过3个发光单元11构成了 1个发光装置10的例子， 但对集成的个数没有特别限定，可以在所提供的一个基板内设定适当的 个数。例如可以集成2个，并且可以集成超过500个。此处，优选25 200个，并且优选2维排列。
该部分公开的发明中， 一个发光单元如图所示那样在基板21上至少 具有化合物半导体薄膜结晶成长层、第二导电型侧电极27以及第一导电 型侧电极28，所述化合物半导体薄膜结晶成长层具有包括第一导电型包 层24的第一导电型半导体层、包括第二导电型包层26的第二导电型半 导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。 如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内 的发光单元11划分开，基板21和缓冲层22在发光单元之间是共用设置 的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型 侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成 了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的 一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些 部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28， 由此形成了第二导电型侧电极27和第一导电型侧电极28相对于基板设 置在同侧的构成。
该部分公开的发明中，发光单元11通过发光单元间分离槽12而相 互电分离。即，发光单元间分离槽12切断薄膜结晶成长层中导电性高的 层，至少除去至缓冲层22，优选如图1-1所示那样进行除去直到缓冲层 的中途，所以发光单元之间没有实质性的电结合。如下文具体所述，在 缓冲层之中，至少与第一导电型半导体层(图中的第一导电型包层24)直 接接触的部分实质上是绝缘性的。此外，该部分公开的发明中，l个发光 单元内的发光点(独立的发光部)是1个。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2, 300(xm、进一步优选为5|am 50|jm、最优选为8fim 15)im。该部分公开的发明中，特别是与后述的制造方法相结合，可以将发光单元间分离槽 的宽度设定得窄，能够实现适合面光源的集成化。
另外，该部分公开的发明中，为了使其上形成的电学上构成元件结
构的层(形成pn结、pin结、金属-半导体结等)的结晶性更好，缓冲层的 总厚度优选为4pm 20iim、进一步优选为4.5^im 10(jjn、最优选为5|im
图1-2中还示出了同一基板上与中央的发光装置10邻接的其他发光 装置的一部分，这些发光装置10由装置间分离槽13分开。在装置间分 离槽13中的划线区域14进行划线、切断，将各发光装置分离，通过金 属焊料42，将第二导电型电极27和第一导电型电极28分别与基台40上 的金属面41连接，得到图1-1所示的发光装置。
该例子中，装置间分离槽达到基板，形成时除去了薄膜结晶成长层， 这是优选的形态之一。但是，装置间分离槽一直形成到缓冲层的中途的 形态也是优选的，另外，还可以是除去了基板的一部分来形成该分离槽 的形态。这些情况下，均能在相对于缓冲层位于活性层结构侧的导电性 高的层的侧壁容易地形成绝缘层。任何情况下，通过在装置分离槽内的 划线区域进行分割，分割成了一个一个的发光装置。
该部分公开的发明的发光装置中，绝缘层30覆盖薄膜结晶成长层 22 26的表面、包括侧壁等的露出部分的大部分，另外，图1-1的发光 装置的侧壁部分的绝缘层形状，即发光装置未被分离的图1-2的状态下的 装置间分离槽13中的绝缘层形状可以有几种形态。.任意一种形态下，均 优选在将发光装置分离前在划分发光装置的装置间分离槽13中具有不存 在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分离。 其结果是，该部分公开的发明的发光装置的优选形状下，覆盖侧壁的绝 缘层未到达发光装置的端部。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图l-2所示，绝缘层30并没有覆 盖装置间分离槽13的槽内的全部表面，在与基板面(即槽底面)接触的部 分形成了未形成有绝缘层30的划线区域14。因此，装置间分离时不会损 害薄膜结晶成长层，并且绝缘层不会发生剥离等，所以是优选的。最终得到的发光装置中，如图1-1的A部分所示，绝缘层30未达到基板末端。 呈该形状的装置中，保证了绝缘层不发生剥离，其结果，即使存在焊料 的包绕，也不会损害发光装置的功能，为可靠性高的装置。
另外，该部分公开的发明的不同的形态中，如图1-4所示，在基板 面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在未形成绝 缘层的部分15。装置之间分离时，该结构也不产生绝缘层的剥离，因此 其也是优选的。所得到的发光装置中，如图1-3的B部分所示，绝缘层 30未到达基板面，存在未形成绝缘层的部分15。该图中，缓冲层22 — 直露出到壁面的一部分，露出的部分优选是没有进行掺杂的非掺杂层。 呈该形状的装置中，如果保证了绝缘层未剥离，并且露出的部位是绝缘 性高的材料，则与图1-1的形态的发光装置同样，是可靠性高的装置。另 外， 一直蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的 壁面之中仅基板部分露出，缓冲层被绝缘层所覆盖。
另外，装置间分离槽的形成止于缓冲层的中途的情况下，得到了下 述形状的发光装置。例如如图1-17和图1-18所示，缓冲层22—直存在 到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓 冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向 内侧偏移了的侧壁部分(装置间分离槽的侧壁)。缓冲层22的端部在图1-17 和图1-18中与基板端面一致，但根据分离方法，其也可以在基板21的内 侧，还可以突出到基板21的外侧。图1-17的例子中，绝缘层30如图1-17 中的C部分所示，从离开缓冲层22的端部的槽底面的位置覆盖分离槽底 面部分和分离槽的侧壁部分。这与图1-1和图1-2中将装置间分离槽在缓 冲层22的中途截止的形态对应。图1-18的例子与图1-3和图1-4中将装 置间分离槽在缓冲层22的中途截止的形态对应，如图1-18的D部分所 示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主 要的光取出方向侧存在未被绝缘层覆盖的部分。
另外，装置间分离槽的深度可以设定为到缓冲层的中途的任意位置 的深度。改变图1-17和图1-18中的装置间分离槽的深度的例子分别见图 1-19和图1-20。图1-19中的E部分、图1-20中的F部分的形状分别与图1-17的C部分、图1-18的D部分相同。
如这些例子所示，装置间分离槽的形成止于缓冲层的中途的情况下， 呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘 层不发生剥离，另外，由于露出的层是用绝缘性高的材料构成的，由此 这样的发光装置与图1-1、图1-3的形态的发光装置同样地是可靠性高的 装置。
另外，本发明的发光装置优选如图l-l所示，绝缘层30与第一导电 型侧电极28的主要的光取出方向侧的一部分相接，即具有在第一导电型 侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分 的周围存在绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与 主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型侧电 极27的周围的部分并且第二导电型侧电极27和第二导电型半导体层(图 中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导 电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电 型恻电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导 电型包层26等第二导电型半导体层的损害少，并且第一导电型侧电极的 损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的 结构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同， 但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺 寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24 的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包 层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导 电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有 重叠。
下面对构成装置的各部件和结构进行更详细的说明。 <基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但
该基板的吸收不会导致光输出下降50%以上。
优选基板是电绝缘性基板。这是因为，在进行芯片倒装的情况下， 即使焊料等附着在基板周边，也不会影响电流向发光装置的注入。作为
具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其 上进行薄膜结晶成长，优选从蓝宝石、SiC、GaN、LiGa02、ZnO、ScAlMg04、 NdGa03和MgO中选择，特别优选蓝宝石、GaN、 ZnO基板。特别是使 用GaN基板时，从电阻的观点和结晶性的角度出发，在使用未掺杂基板 的情况下，对于该Si的掺杂浓度，优选硅浓度为3xl0 n^以下，更优 选为lxlo17cm—3以下。
该部分公开的发明所使用的基板可以是所谓完全根据面指数确定的 最佳基板，从控制薄膜结晶成长时的结晶性方面考虑，还可以是所谓的 偏角度基板(miss oriented substrate)。偏角度基板具有促进台阶流模式下的 良好的结晶成长的效果，所以在元件的形态改善方面有效，被广泛用作 基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的结晶成长用 基板时，优选使用在m+方向倾斜0,2度左右的面。作为偏角度基板，通 常广泛使用的是带有0.1 0.2度左右的微小倾斜的偏角度基板，但对于 形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结构 内作为发光点的量子阱层的压电效果引起的电场，也可以带有较大的偏 角度。
为了利用MOCVD、 MBE等结晶成长技术制造集成型化合物半导体 发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于后述 的与缓冲层的关系，有意地制成了带有凹凸的基板，因此可以不将在薄 膜结晶成长层与基板的界面产生的贯通转移导入发光元件或者后述的发 光单元的活性层附近。
作为基板的厚度，该部分公开的发明的1个形态中，装置制作初期 通常为250(Jin 700^左右，通常设置成能确保半导体发光装置的结晶 成长、元件制作工序的机械强度的厚度。使用该基板使薄膜结晶成长层 成长后，为了容易地分离成各个元件，优选适当通过研磨工序，处理中将基板削薄，最终在发光装置中为100,以下的厚度。另外，该厚度通 常为30nm以上。
另外，该部分公开的发明的不同的形态下，基板的厚度与以往不同， 可以厚一些，例如可以是350fim左右，甚至是400jim或500nm左右的厚度。
进一步优选在基板的主要的光取出方向的面形成有所谓的低反射涂 布层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的 反射，能够实现高功率化、元件的高效率化。优选在基板的光取出侧具 有低反射光学膜，当以R3表示从缓冲层向基板侧垂直入射的该发光装置 的发光波长的光在基板被反射的反射率、以R4表示从基板向光取出侧的 空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反 射率时，使元件对发光波长的反射率R4满足R4〈R3。例如基板是蓝宝 石的情况下，使用MgF2等作为低反射涂布膜。这是由于相对于基板对发 光波长的折射率iV低反射涂布膜的折射率优选接近于/ns，而MgF2的 折射率接近于蓝宝石的折射率的平方根。
该部分公开的发明中，基板的主要的光取出方向的面优选是非平坦 的面或粗面。由此能高效率地获取在量子阱层内发出的光，这在元件的 高功率化、高效率化的观点方面是优选的。另外，设元件的发光波长为 人(nm)时，其粗面的程度优选平均粗糙度Ra(nm)满足A75(nm)<Ra(nm)< 10x、(nm)，更优选满足X/2(nm)<Ra(nm)<2xX(nm)。
<缓冲层>
形成缓冲层22的目的主要是为了薄膜结晶成长，在基板上进行薄膜 结晶成长时，抑制转移、缓和基板结晶的不完全性、减轻基板结晶和所 期望的薄膜结晶成长层的各种相互不整合等。另外，发光单元间分离槽 具有截止到缓冲层的中途的程度的厚度并具有能够保证发光单元之间的 电分离程度的绝缘性是必须的。
缓冲层是通过薄膜结晶成长成膜的，在该部分公开的发明优选的形 态中，使用InAlGaN系材料、InA旧GaN系材料、InGaN系材料、AlGaN 系^"料、GaN系材料等在异种基板上进行薄膜结晶成长，此时，由于不
36必确保与基板的晶格常数匹配，因而缓冲层是特别重要的。例如，利用
有机金属气相成长法(MOVPE法)进行薄膜结晶成长层的成长时，可以使用 在60(TC附近的低温成长A1N层作为缓冲层，或者使用在500'C附近形成 的低温成长GaN层。另外，还可以使用在800'C 100(TC左右的高温成 长的A1N、 GaN、 AlGaN、 InAlGaN、 InAlBGaN等。这些层通常较薄， 厚度为5nm 40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温成长的GaN缓冲层之上具有数微米左右的在IOOO'C程度的温度成长的 未实施掺杂的GaN层。实际中通常具有这种厚膜缓冲层，其厚度为 0.5nm 7pm左右。该部分公开的发明中，缓冲层在化合物半导体发光装 置内的发光单元之间共用存在，所以优选不具有进行了掺杂的层。但是， 基于结晶性等观点而在缓冲层内具有进行了掺杂的层时，掺杂层成长后， 需要进一步形成未掺杂层，以便能够确保发光单元之间的完全电绝缘。 另外，还可在缓冲层内层积形成掺杂层和未掺杂层。
特别优选的形态是低温缓冲层和高温缓冲层的2层结构，其中所述 低温缓冲层与基板相接，是在35(TC 小于65(TC的低温进行薄膜结晶成 长得到的，所述高温缓冲层是在650°C 105CTC的高温进行薄膜结晶成长 得到的。
另外，缓冲层的总厚优选为4pm 2(Vm、进一步优选为4.5pm 10(^1、最优选为5Mm 8^im，厚膜缓冲层将提高形成在其上的作为发光 单元的主要层的薄膜结晶层的品质，所以是优选的。
另外，关于缓冲层的形成，还可使用横方向成长技术(ELO)，其是所 谓的微通道取向外延中的一种技术，由此能够大幅降低蓝宝石等基板与 InAlGaN系材料之间发生的贯通转移的密度。另外，使用在基板的表面 实施了凹凸加工的加工基板时，可以在进行横向成长时消减部分错位， 并优选将这样的基板和缓冲层的组合应用于该部分公开的发明。另外， 此时还具有通过基板上形成的凹凸而提高了光取出效率的效果，所以是 优选的。
本发明中，缓冲层对各发光单元是共用存在的，所以需要对材料进行选择，以免妨碍各发光单元之间的电绝缘。例如发光装置内的全部发
光单元电结合的情况下，发光单元(一对pn结)中的一个发生老化时，其影响不仅在于老化的发光单元的光度降低，还表现为集成型化合物半导体发光装置内全体的电流注入通路的变化。因此， 一个发光单元的老化放大表现为发光装置的特性变动。本发明中，极优选对缓冲层的材料进行选择以确保各发光单元之间的电绝缘。电绝缘的情况下，即使驱动中有发光单元发生了老化，该老化也只是一个发光单元的问题。
此处，缓冲层具有实质上一个发光单元的老化等变化不影响其他单元的程度的绝缘性即可，例如层全体的比电阻p。e(Q，cm)优选为0.5(Q*cm)以上。进一步优选为l.O(n cm)以上、更优选为1.5(Q cm)以上、最优选为5(Q cm)以上。缓冲层为未进行掺杂的层时比电阻高，所以是优选的，但缓冲层为2个以上的层等的情况下，即使存在一部分掺杂的层，只要其在未掺杂层之间，发光单元之间没有电结合，则没有问题。这种情况下，与第一导电型半导体层(例如第一导电型包层)邻接的层具有上述
的比电阻即可。
另外，缓冲层可以是装置间分离槽的露出部分。露出的部分特别优选是未掺杂部分，从而能够抑制组装装置时因焊料等引起的绝缘不良。<第一导电型半导体层和第一导电型包层〉
该部分公开的发明的代表的形态中，如图1-1所示那样存在第一导电型包层24，其与缓冲层22相接，并且在发光单元间被切断。第一导电型包层24与后述的第二导电型包层26 —同发挥作用，高效地对后述的活性层结构25注入载流子，并且抑制从活性层结构的溢出，具有用于高效率实现量子阱层处的发光的功能。另外，同时其还有助于将光封闭在活性层结构附近，具有用于高效率实现量子阱层处的发光的功能。为了像接触层那样提高装置的功能或者基于制造上的理由，第一导电型半导体层除了上述的具有包覆功能的层之外还含有在第一导电型进行了惨杂的层。广义上，可以将第一导电型半导体层的全体看作第一导电型包层，这种情况下，接触层等可以看作第一导电型包层的一部分。
通常，第一导电型包层优选由折射率小于后述的活性层结构的平均折射率且带隙大于后述的活性层结构的平均带隙的材料构成。另外，关 于与活性层结构内的层特别是阻隔层的关系，通常由形成所谓I型能带排 列的材料构成第一导电型包层。基于这种方针，可结合为了实现所期望 的发光波长而准备的基板、缓冲层、活性层结构等来选择适宜的第一导 电型包层材料。
例如，使用C+面蓝宝石作为基板、使用低温成长的GaN和高温成 长的未掺杂GaN的层积结构作为缓冲层的情况下，第一导电型包层可以 使用GaN系材料、AlGaN系材料、AlGalnN系材料、InA旧GaN系材料、 或者其多层结构。
第一导电型包层的载流子浓度的下限优选为lxl017cm-3以上，更优 选为5xl017cm-3以上，最优选为lxl0"cm-3以上。上限优选为5xl019cm_3 以下，更优选为lxl019cm'3以下，最优选为7xl018cm'3以下。另夕卜，此处， 第一导电型是n型的情况下，掺杂剂最优选为Si。
关于第一导电型包层的结构，图i-i的一例中给出了由单一层构成
的第一导电型包层，但是第一导电型包层可以由2层以上的层构成。这 种情况下，可以使用例如GaN系材料和AlGaN系材料、InAlGaN系材料、 InAlBGaN系材料。另外，还可以将第一导电型包层的全体制成异种材料 的层积结构，实现超晶格结构。此外，在第一导电型包层内，上述的载 流子浓度也可以发生变化。
可以有意在第一导电型包层与第一导电型侧电极接触的部分提髙该 载流子的浓度，降低与该电极的接触电阻。
优选的结构是第一导电型包层的一部分被蚀刻，并且第一导电型 包层的露出的侧壁、被蚀刻的部分等中，除了实现与后述的第一导电型 侧电极接触的第一电流注入区域之外，全部用绝缘层覆盖。
除了第一导电型包层之外，根据需要，第一导电型半导体层中还可 以存在不同的层。例如，含有用于容易地将载流子注入与电极的连接部
的接触层。并且，还可以将各层分成组成或形成条件等不同的2个以上 的层来构成第一导电型半导体层。 <活性层结构〉第一导电型包层24之上形成有活性层结构25。活性层结构是指含 有量子阱层和阻隔层的结构，所述量子阱层是从上述的第一导电型包层 和后述的第二导电型包层注入的电子和空穴(或者空穴和电子)发生再结 合而发光的层，所述阻隔层与量子阱层邻接配置或者配置在量子阱层和 包层之间。此处，为了实现作为本发明的目的之一的高功率化、高效率 化，优选活性层结构中的量子阱层的层数为W、阻隔层的层数为B时满 足B-W+1。即，关于包层和活性层结构的全部的层的关系，由于能够 高功率化，所以优选形成"第一导电型包层、活性层结构、第二导电型包 层"，活性层结构以"阻隔层、量子阱层、阻隔层"的方式形成或者以"阻隔 层、量子阱层、阻隔层、量子阱层、阻隔层"的方式形成。图1-5示意说 明了层积5层量子阱层与6层阻隔层的结构。
此处，为了在量子阱层实现量子尺寸效果，提高发光效率，量子阱 层是层厚与德布罗意(De Bmglie)波长同程度的薄的层。因此，为了实现 高功率化，优选设置2层以上的量子阱层，而不是设置单层的量子阱层， 并制成所述2层以上的量子阱层分离的活性层结构。此时控制各量子阱 层之间的结合而使其分离的层是阻隔层。并且，优选存在用于分离包层 和量子阱层的阻隔层。例如，包层由AlGaN构成，量子阱层由InGaN构 成的情况下，优选其间存在由GaN构成的阻隔层。这样，在结晶成长的 最佳温度不同的情况下也容易进行改变，因而从薄膜结晶成长的角度出 发，其也是优选的(即优选存在用于分离包层和量子阱层的阻隔层)。另外， 在包层由带隙最宽的InAlGaN构成、量子阱层由带隙最窄的InAlGaN构 成的情况下，阻隔层可以使用具有中间带隙的InAlGaN。另外，包层与 量子阱层之间的带隙之差通常大于阻隔层与量子阱层之间的带隙之差， 考虑到载流子向量子阱层的注入效率，优选量子阱层不直接邻接于包层。
量子阱层优选不有意实施掺杂。另一方面，优选对阻隔层进行掺杂， 实施降低体系整体的电阻等措施。特别优选在阻隔层掺杂n型掺杂剂、 特别是惨杂Si。作为p型掺杂剂的Mg易于在器件内扩散，因而在高输 出工作时抑制Mg的扩散是重要的。因此掺杂Si是有效的，优选在阻隔 层掺杂Si。但是，优选在量子阱层和阻隔层的界面不实施掺杂。优选如图1-1所示，1个元件的活性层结构侧壁由绝缘层30覆盖。 这样的话，在对该部分公开的发明制作的元件进行倒装焊接时，具有不 发生由活性层结构的侧壁的焊料等引起的短路的优点。
本发明中，从各发光单元内的量子阱层发出的光优选具有大致相同 的发光光谱。这是为了使化合物半导体发光装置实现面光源性并且实现 均匀的发光。
<第二导电型半导体层和第二导电型包层〉
第二导电型包层26与上述的第一导电型包层24 —同高效地对上述 的活性层结构25注入载流子，并且抑制从活性层结构的溢出，具有用于 高效率实现量子阱层处的发光的功能。另外，同时其还有助于将光封闭 在活性层结构附近，具有用于高效率实现量子阱层处的发光的功能。为 了像接触层那样提高装置的功能或者基于制造上的理由，第二导电型半 导体层除了上述的具有包覆功能的层之外还含有在第二导电型进行了掺 杂的层。广义上，可以将第二导电型半导体层的全体看作第二导电型包 层，这种情况下，接触层等可以看作第二导电型包层的一部分。
通常，第二导电型包层由折射率小于上述的活性层结构的平均折射 率且带隙大于上述的活性层结构的平均带隙的材料构成。另外，关于与 活性层结构内的层特别是阻隔层的关系，通常由形成所谓I型能带排列的 材料构成第二导电型包层。基于这种方针，可结合为了实现所期望的发 光波长而准备的基板、缓冲层、活性层结构等选择适宜的第二导电型包 层材料。例如，使用C+面蓝宝石作为基板、使用GaN作为缓冲层的情 况下，第二导电型包层可以使用GaN系材料、AlGaN系材料、AlGalnN 系材料、AlGaBInN系材料等。另外，还可以是上述材料的层积结构。此 外，第一导电型包层和第二导电型包层可以由相同的材料构成。
第二导电型包层的载流子浓度的下限优选为lxl017cr^3以上，更优 选为4xl017cnT3以上，进一步优选为5xl017cm-3以上，最优选为7xl017cm-3 以上。上限优选为7xlO"cm'3以下，更优选为3xl0^m^以下，最优选为 2xl0^m^以下。另外，此处，第二导电型是p型的情况下，掺杂剂最优 选为Mg。关于第二导电型包层的结构，图1-1的一例中给出了由单一层构成
的第二导电型包层，但是第二导电型包层可以由2层以上的层构成。这 种情况下，可以使用例如GaN系材料和AlGaN系材料。另夕卜，还可以将 第二导电型包层的全体制成由异种材料的层积结构构成的超晶格结构。 此外，在第二导电型包层内，上述的载流子浓度也可以发生变化。
通常，GaN系材料中，n型掺杂剂是Si且p型掺杂剂是Mg的情况 下，p型GaN、 p型AlGaN、 p型AlInGaN的结晶性分别不如n型GaN、 n型AlGaN、 n型AlInGaN。因此，元件制作中，优选在活性层结构的结 晶成长后实施结晶性差的p型包层，基于该观点，优选第一导电型是n 型、第二导电型是p型。
另外，结晶性差的p型包层(其相当于优选形态下的第二导电型包层) 的厚度优选薄到一定程度。这样的话，实施芯片倒装焊接的该部分公开 的发明中，基板侧成为了主要的光取出方向，所以不必考虑从后述的第 二导电型侧电极侧获取光，能够形成大面积的厚膜电极。因此，不必如 实施正面安装时那样期待第二导电型包层中电流向横方向扩散，从元件 结构方面出发，第二导电型包层薄到一定程度也是有利的。但是，过薄 的情况下，载流子的注入效率降低，所以其厚度存在最佳值。对于第二 导电型包层的厚度，可选择适宜的厚度，但优选为0.05^m 0.3(im，最优 选为0.1(jm 0.2(jmo
可以有意在第二导电型包层与第二导电型侧电极接触的部分提高该 载流子的浓度，降低与该电极的接触电阻率。
优选第二导电型包层的露出的侧壁中除了实现与后述的第二导电型 侧电极接触的第二电流注入区域之外，全部用绝缘层覆盖。
除了第二导电型包层之外，根据需要，第二导电型半导体层中还可 以存在不同的层。例如，含有用于容易地将载流子注入与电极的连接部 的接触层。并且，还可以将各层分成组成或形成条件等不同的2个以上 的层来构成第二导电型半导体层。
此外，只要不违反本发明的要点，根据需要还可形成不属于上述的 范围的层作为薄膜结晶层。<第二导电型侧电极>
第二导电型侧电极用于实现与第二导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行芯片倒装时成为了良好的发光波长带域的反 射镜，并且进行芯片倒装时，其通过焊料材料等实现了与基台等的良好 的焊接。基于该目的，可以选择适宜的材料，第二导电型侧电极可以是
单一的层，也可以是由2层以上的层构成的。通常，采用2层以上的层 构成，以达到电极要求的多个目的。
另外，第二导电型是p型、第二导电型包层的第二导电型侧电极侧 是GaN的情况下，优选含有Ni、 Pt、 Pd、 Mo、 Au中的任意元素作为第 二导电型侧电极的构成元素。特别优选第二导电型侧电极的p侧包层侧 的第一层是Ni，第二导电型侧电极的与p侧包层侧相反的侧的表面是Au。 此时，Ni的功函的绝对值大，对于p型材料来说，比较适合，另外，考 虑到对后述的处理损害的耐性、安装的适合性等，优选Au作为最外表面 的材料。
第二导电型侧电极可以注入第二导电型的载流子的话，可以与薄膜 结晶成长层的任意层相接，例如设置第二导电型侧接触层时，可以与该 接触层相接地形成第二导电型侧电极。
<第一导电型侧电极〉
第一导电型侧电极用于实现与第一导电型的氮化物化合物半导体良 好的欧姆性接触，并且进行芯片倒装时成为了良好的发光波长带域的反 射镜，并且进行芯片倒装时，其通过悍料材料等实现了与基台等的良好 的焊接。基于该目的，可以选择适宜的材料。第一导电型侧电极可以是 单一的层，也可以是由2层以上的层构成的。通常，采用2层以上的层 构成，以达到电极要求的多个目的。
第一导电型是n型时，n侧电极优选以选自Ti、 Al、 Mo的任意材料 作为构成元素或者含有全部的Ti、 Al、 Mo作为构成元素。这是因为这些 金属的功函的绝对值小。另外，通常Al在n侧电极的与主要的光取出方 向相反的方向露出。
本发明中，优选所形成的第一导电型侧电极的面积比第一电流注入区域的尺寸大，并且第一导电型侧电极和第二导电型侧电极空间上不重 叠。这对于在用焊料等对发光装置进行芯片倒装时确保足够的面积以确 保与基台等的充分的密合性、并且确保充分的间隔以防止第二导电型侧 电极和第一导电型侧电极之间因焊料等发生意外短路来说是重要的。
此处，优选第一导电型侧电极与绝缘层相接的部分的宽度中，最窄
的部分的宽度为15pm以上。这是因为，在优选通过光刻工序和剥离法形 成的第一导电型侧电极的形成工序中必须有裕度。
第一导电型侧电极只要可以注入第一导电型的载流子，就可以与薄 膜结晶成长层的任意层相接，例如设置第一导电型侧接触层时，可以与 该接触层相接地形成第一导电型侧电极。
<绝缘层〉
绝缘层30用于避免意外的短路，所述意外的短路是在实施芯片倒装 时在安装用焊料、导电性糊料等进入到"第二导电型侧电极与第一导电型 侧电极之间"、"活性层结构等的薄膜结晶成长层的侧壁"、"不同的发光单 元之间的任意位置"而发生的。绝缘层只要是能够确保电绝缘的材料，可 以选择适宜材料。例如，优选单层的氧化物、氮化物、氟化物等，具体 地说，优选从SiOx、 A10x、 TiOx、 TaOx、 HfOx、 ZrOx、 SiNx、 A1NX、 A1FX、 BaFx、 CaFx、 SrFx、 MgFx等中选择。这些物质能长期稳定地确保绝缘性。
另一方面，还可以将绝缘层30制成绝缘物的多层膜。此时，由于形 成了介电体多层膜，所以通过适当调整绝缘层内的介电体的折射率，能 够同时表现出对发光装置内产生的光具有较高光学反射率的所谓高反射 涂布的功能。例如，元件的发光波长的中心值为X的情况下，通过将SiOx 和TiOx层积成以各自的光学厚度计为A/4n(此处n为各材料对波长X的折 射率)等，能够实现高的反射特性。这样，对元件进行芯片倒装焊接时， 能够提高光向主要的取出方向侧的获取效率，从同时实现元件的高功率 化、高效率化和防止焊料等引起的意外短路等这两方面的观点出发，这 是非常优选的。
具体地说，当从包含第一导电型包层的第一导电型半导体层侧向缓 冲层垂直入射的该发光装置的发光波长的光在缓冲层被反射的反射率以R2表示，从包含第二导电型包层的第二导电型半导体层侧垂直入射到绝 缘层的该发光装置的发光波长的光在绝缘层被反射的反射率以R12表 示、从包含第一导电型包层的第一导电型半导体层侧垂直入射到绝缘层 的该发光装置的发光波长的光在绝缘层被反射的反射率以Rll表示、从 包括量子阱层的活性层结构侧垂直入射到绝缘层的该发光装置的发光波 长的光在绝缘层被反射的反射率以Rlq表示时，优选所构成的绝缘层满 足(式1)R2<R12、(式2)R2<R11、(式3)R2<Rlq中的至少一个条件， 特别是满足式1 3的全部条件。
这些是以介电体多层膜形成的绝缘层作为光学反射镜发挥高效的功 能所需的优选范围。另外，从材料的稳定性、折射率的范围方面考虑， 优选介电体膜中含有氟化物，具体地说，优选含有A1FX、 BaFx、 CaFx、 SrFx、 MgFx中的任意物质。
<基台〉
基台40具有金属层，同时具有向经芯片倒装的元件进行电流注入和 散热的功能。基台的母材优选是金属、A1N、 SiC、金刚石、BN、 CuW中 的任意物质。这些材料的散热性优异，能够有效抑制高功率的发光元件 所不可避免的散热的问题，所以是优选的。另外，A1203、 Si、玻璃等的 成本低，作为基台的母材，其利用范围宽，所以是优选的。此外，从金 属选择基台的母材时，优选用具有耐蚀刻性的介电体等覆盖其周围。作 为金属母材，优选在发光元件的发光波长下反射率高的材料，优选A1、 Ag等。另外，用介电体等覆盖时，优选以各种CVD法形成的SiNx、 Si02 等。
发光装置通过各种焊料材料、糊料与基台上的金属面接合。为了确
保充分的散热性以实现元件的高功率工作和高效率发光，特别优选通过 金属焊料进行接合。作为金属焊料，可以举出In、 InAg、 PbSn、 SnAg、
AuSn、 AuGe和AuSi等。这些焊料是稳定的，可以参考使用温度环境等
选择适宜的焊料。
另外，该部分公开的发明的集成型化合物半导体发光装置通过自由
地改变基台上的金属配线，能够将一个发光装置内的各发光单元并联连接或串联连接，或者混联连接。
(部分A公开的发光装置的制造方法) 下面对该部分公开的发明的集成型化合物半导体发光装置的制造方 法进行说明。
该部分公开的发明的制造方法的一例如图1-6所示，首先准备基板 21，通过薄膜结晶成长，在其表面依次进行缓冲层22、第一导电型包层 24、活性层结构25和第二导电型包层26的成膜。这些薄膜结晶成长层 的形成优选采用MOCVD法。但是，也可以用MBE法、PLD法、PED 法等形成全部的薄膜结晶成长层或者一部分薄膜结晶成长层。这些层构 成可结合元件的目的等适当变更。另外，薄膜结晶成长层形成后，可以 实施各种处理。此外，本说明书中，所记载的"薄膜结晶成长"包括薄膜 结晶成长层成长后的热处理等。
薄膜结晶成长层成长之后，为了实现图1-1、图l-2所示的形状，该 部分公开的发明中优选如图1-6所示那样形成第二导电型侧电极27。艮|3， 优选先于绝缘层30的形成、或第一电流注入区域36的形成、甚至第一 导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二 导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p 型的情况下，如果对在表面露出的p型包层的表面实施各种处理后形成p 侧电极，则GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理 损害而会降低。例如先于第二导电型侧电极的形成而实施利用p-CVD形 成绝缘层的工序时，在其表面残留了等离子体损害。因此，本发明中， 薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、 第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电 极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极 形成工序等)实施第二导电型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳 定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。 从该角度出发，本发明中同样优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，本发明中，形成有第二导电型侧电极的层是第二导电型接触 层的情况下，同样可以减少对第二导电型半导体层的处理损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空淀积等各种 成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、 使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图l-7所示，使第一导电型包层 24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层 结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工 序中，其目的是后述的第一导电型侧电极露出用于注入第一导电型的载 流子的半导体层，所以薄膜结晶成长层具有其他的层例如包层为2层的 情况下或者存在接触层的情况下，可以连该层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的 干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2 等，利用等离子体蚀刻法进行干蚀刻。但是，优选使用在后述的第二蚀 刻工序、第三蚀刻工序详细说明的金属氟化物掩模来实施的干蚀刻。特 别优选使用含有选自由SrF2、 A1F3、 MgF2、 BaF2、 CaF2及其组合组成的 组中的金属氟化物层的蚀刻掩模，使用Cl2、 SiCU、 BC13、 SiCU等气体， 利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，优选能 生成高密度等离子体的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模或者经历了第一蚀刻工序后实施的去除该SiNx掩模的工序，但表面 由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变 少。
接着，如图1-8所示，通过第二蚀刻工序形成发光单元间分离槽12。 与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常 第一蚀刻工序蚀刻的层的总和为0.5^m左右，但是第二蚀刻工序中，需 要蚀刻第一导电型包层24的全部和缓冲层22的一部分，所以其大多为 l(im以上，例如lpm 5)xm的范围，或3,以上的范围例如3(im 7|im。有时其厚度为3pm 10^m，甚至有时超过了 10pm。但是，与进行蚀刻 直至达到基板的情况相比，具有可以减小蚀刻深度的优点。因此，可以 将发光单元间分离槽12的宽度设定为上述那样小的宽度。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等相对于 对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施 必须对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序蚀刻4^m的GaN系材料时，需要厚于 0.8nm的SiHc掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干 蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的 形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含 有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平 衡，构成金属氟化物层的材料优选为MgF2、 CaF2、 SrF2、 BaF2、 A1F3， 其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分 的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容 易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟 化物层的成膜温度设定在150'C以上，形成了与底涂层的密合性优异的致 密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜 温度优选为25(TC以上、进一步优选为30(TC以上、最优选为350'C以上。 特别是在350°C以上成膜得到的金属氟化物层与所有的底涂层的密合性 均优异，并且是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说， 侧壁部分的线性非常优异，确保了开口部的宽度的控制性，作为蚀刻掩 模是最优选的。
为了制成这种与底涂层的密合性优异、为致密的膜、显示出千蚀刻 的高耐性、并且对于图案形状来说侧壁部分的线性和开口部的宽度的控 制性非常优异的蚀刻掩模，优选在高温进行成膜，但成膜温度过高时， 对于进行金属氟化物图案化时优选实施的利用盐酸等进行的湿蚀刻的耐 性为必要以上，因而不容易将其除去。特别是像后述那样在半导体层的
48干蚀刻时，SrF2等掩模暴露在氯等的等离子体中的情况下，其后实施的 掩模层的去除时的蚀刻速度具有较暴露在氯等的等离子体中前降低的趋 势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进 行金属氟化物的成膜。
首先，在暴露于半导体层干蚀刻时的等离子体中之前的金属氟化物 中，由于低温成膜层相对于盐酸等蚀刻剂的蚀刻速度快，所以蚀刻快速 进行，提高成膜温度时，蚀刻速度降低，蚀刻的迸展变慢。成膜温度为 300'C以上时，蚀刻速度明显低于对成膜温度为250'C的膜的蚀刻速度， 在350'C 450'C时，均处于非常合适的蚀刻速度范围。但是，成膜温度 大于480'C时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费 过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下难以进行图案 化。另外，在于半导体层的干蚀刻时的等离子体中暴露后的金属氟化物 中，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致 难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480'C以下， 进一步优选为470'C以下、特别优选为46(TC以下。
考虑这种情况，使用经图案化得到的掩模(可以层积有SiNx、 Si02 等，金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选 从Cl2、 BC13、 SiCl4、 CCU及其组合中进行选择。干蚀刻时，SrF2掩模对 GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻， 并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，优选能生成高 密度等离子体的ICP型干蚀刻。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、 Si02等的多层掩 模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、 Si02等，也可以例如如图1-21所示，SiNx、 Si02等掩模51至少形成在不 耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在 SiNx、 Si02等掩模51。通过这样的第二蚀刻工序，形成了如图1-8所示的发光单元间分离槽。
接着，如图l-9所示，通过第三蚀刻工序形成装置间分离槽13。第 三蚀刻工序中，由于必须对缓冲层的全部进行蚀刻，所以与第二蚀刻工 序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5^m 10)im，并 且有时超过了 l(Vm。因此，与第二蚀刻工序中说明的同样，优选使用含 有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第 二蚀刻工序中所述。
形成装置间分离槽时，需要至少切断第一导电型包层。该部分公开 的发明的优选形态之一如图1-9所示，所形成的装置间分离槽13达到了 基板21。这种情况下，为了将装置分离，在划线、切断等工序中，从形 成有薄膜结晶成长层侧实施金刚石划线，此时，能够抑制蓝宝石基板上 的GaN系材料的剥离。并且，实施激光划线时，具有不对薄膜结晶成长 层造成损害的优点。另外，也同样优选一直蚀刻到蓝宝石基板(GaN等其 他的基板也相同)的一部分来形成装置间分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 装置间分离槽的形成止于缓冲层的中途的情况下，能够在第一导电型包 层的侧壁形成绝缘层，并能够确保对焊料等的包绕的绝缘性(发光装置制 作完成后的形态参见图l-17 图1-20)。这种情况下，优选从侧壁露出的 未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到缓冲 层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以 具有能够简化工序的优点。
此外，第一蚀刻工序、第二蚀刻工序和第三蚀刻工序先实施哪个工 序后实施哪个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工 序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。 如图1-21所示，首先，利用SiNx、 Si02等耐酸材料(优选SiNx)，形成第 一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模 51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施 第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模 51可以一直存在到完成两个工序的蚀刻。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断 (breaking)分开元件时，优选LWSPT1为20pm以上例如为30jum以上。另外， 利用切割(dicing)等实施元件的分开时，Lwsm优选为300^m以上。另夕卜， LwsFH过大会造成浪费，所以Lwsp^通常为2000pm以下。这是因为，需 要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，形成图1-10中所示的那样的绝缘层30。绝缘层 只要是能够确保电绝缘的材料，则可选择适宜的材料，具体如上所述。 成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图1-11所示，除去绝缘层30的规定部分，在第二导电型 侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第 一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间 分离槽13内形成绝缘层被去除了的划线区域14。除去第二导电型侧电极 27上的绝缘层30时，优选按照第二导电型侧电极的周边部分有绝缘层的 方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入 区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为 了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边 到绝缘层所覆盖的宽度中，设最窄的部分的宽度为L2w时L2w为15拜以 上。进一步优选为30pm以上、特别优选为100pm以上。通过用绝缘层
覆盖第二导电型侧电极的较大面积，从而特别能够降低由金属焊料引起 的与例如第一导电型侧电极等其他部分的意外短路。另外，L^通常为
2000nm以下，优选为750^im以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar
离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划线区域14的形成可分别进行，但通常同时通过蚀刻形成这些部分。划线 区域14(图l-2)的宽度2Lws优选为30nm以上。另外，该宽度过大会造成 浪费，所以2Lws通常为300拜以下、优选为20(Vm以下。
此外，该部分公开的发明的不同的形态(对应图1-3、图l-4)下，如 图1-12所示，连装置间分离槽内的基板附近的侧壁部分的绝缘层都除去 了，并设置了不形成绝缘层的部分15。例如可通过下述的工序进行该槽 侧壁的绝缘层的一部分的同时除去，形成所述部分15。通过光刻形成具 有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着， 使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基 板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽 侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了图l-12所示的在装置间 分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜 结晶成长层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为， 实施芯片倒装时，万一与基台接合用的焊料等附着在侧壁，也不会发生 意外的电短路。
该部分公开的发明中，图1-11和图1-12的任一形态均能防止安装时 意外的电短路等。通常如图l-ll那样，在基板上形成有不存在绝缘层的 划线区域14的形态足以。此外，装置间分离槽的形成止于缓冲层的中途 的情况下，在上述工序堆积绝缘膜时，虽然在绝缘膜并非堆积在基板面 而是堆积在槽底面这点上是不同的，但可以采用同样的工艺。
接着，如图1-13、图1-14所示，形成第一导电型侧电极28。图1-13 和图1-14分别对应图1-11和图1-12的结构，其结构中形成了第一导电 型侧电极28。电极材料与已说明的相同，第一导电型是n型时，优选选 自Ti、 Al和Mo的任意材料或含有全部Ti、 Al和Mo作为构成元素。另 外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成 电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场 所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第 一导电型侧电极与绝缘层相接的部分的宽度中，最窄部分的宽L^优选为7pm以上，特别优选为9nm以上。并且，L^通常为500pm以下，优选
为10(Him以下。通常，L^为5pm以上的情况下，能够确保光刻工序和
剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的
形式形成该第一导电型侧电极，但是形成有第一导电型恻接触层时，可 以与第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的 最终阶段制造的，这在减少加工损伤的观点方面也是有利的。第一导电 型是n型的情况下，优选的形态下，对于n侧电极来说，在该n侧电极 的电极材料的表面形成Al。这种情况下，n侧电极如第二导电型侧电极 那样，在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层 的蚀刻工序。绝缘层的蚀刻时，如上所述，使用氢氟酸系的蚀刻剂的湿 蚀刻等是简便的，但A1对含有氢氟酸的各种蚀刻剂的耐性低，实际有效 地实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻， 由于A1的反应性比较高，所以也有可能引入包括氧化的损害。所以，本 发明中，在形成绝缘层后并且除去了绝缘层的预定的不要部分后进行第 一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图l-13(图l-2)或l-14(图l-4)的结构后，为了将各集成型化 合物半导体发光装置分成一个一个的，使用装置间分离槽，利用金刚石 划线对基板实施造伤(划伤)、利用激光划线对基板材料的一部分实施'烧 蚀。
进行装置间分离工序时，装置间分离槽没有一切的薄膜结晶成长层 的情况下(图1-13和图1-14的结构与此相当)，没有对薄膜结晶成长层引 入加工损伤。另外，如图1-13和图1-14所示，划线区域不存在绝缘层的 情况下，划线时不会产生绝缘层的剥离等。
另外，装置间分离槽存在槽一直形成到缓冲虔的中途的情况(例如与 发光单元间分离槽同等的深度)，这种情况下，也使用装置间分离槽，利 用金刚石划线对基板实施造伤、利用激光划线对基板材料的一部分实施 烧蚀。造伤(划线)结束后，切断工序中，将集成型化合物半导体发光装置分 割成一个个的装置，优选通过焊料材料等将其安装在基台上。
另外，根据需要，利用金属配线适宜进行发光装置内的各发光单元 的连接。
如此操作，制成了图1-1和图1-3所示的集成型化合物半导体发光装置。
该部分公开的发明的制造方法中，在可以有效制造有利于面光源发 光的结构的基础上，如上述说明的那样，优选按照顺序实施薄膜结晶成 长层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二 蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧 电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层 的去除)、第一导电型侧电极的形成，利用该工序顺序，能够得到不会损 害第二导电型侧电极正下方的薄膜结晶成长层、并且第一导电型侧电极 也没有受到损害的发光装置。所以，装置形状反映了工序流程。S卩，发 光装置中存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积 得到的结构。也就是说，第二导电型侧电极与第二导电型包层(或其他的
第二导电型薄膜结晶成长层)相接，其间不存在绝缘层，第二导电型侧电 极的上部周边存在被绝缘层覆盖的部分，第一导电型侧电极与第一导电 型包层(或其他的第一导电型薄膜结晶成长层)之间，在电极周围部分存在 夹着绝缘层的部分。 <<部分8〉>
部分B公开的发明涉及下述技术方案。
l.一种集成型化合物半导体发光装置，其是具有对发光波长透明的 基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光 装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶成长层、第 二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成 长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包 含第二导电型包层的第二导电型半导体层，主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第 二导电型侧电极形成在上述主要的光取出方向的相反侧，
在上述基板和上述第一导电型半导体层之间具有共用设置在上述2 个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶成长层的表 面进行除去直到上述缓冲层的界面或直到上述缓冲层的一部分而形成 的，
1个发光单元内设置有2个以上发光点和至少1个上述第一导电型 侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和 上述第二导电型侧电极，1个发光单元内通过上述第一导电型半导体层电 导通。
2. 如上述l所述的发光装置，其特征在于，上述缓冲层是通过薄膜 结晶成长形成的层。
3. 如上述1或2所述的发光装置，其特征在于，上述缓冲层中至少 与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q'cm)以上。
4. 如上述1 3任一项所述的发光装置，其特征在于，上述缓冲层 整体的比电阻为0.5(Q cm)以上。 '
5. 如上述1 4任一项所述的发光装置，其特征在于，上述缓冲层 为2个以上层的层积结构。
6. 如上述1 5任一项所述的发光装置，其中，上述发光单元间分 离槽的宽度范围为2inm 300^im。
7. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 开的，该装置间分离槽的形成止于上述缓冲层的中途。
8. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 开的，该装置间分离槽的形成止于上述基板。
9. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割 开的，该装置间分离槽的形成中除去了上述基板的一部分。
10. 如上述1 9任一项所述的发光装置，其特征在于，其具有绝缘 层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全面，并 且在上述发光装置的侧面露出的层之中，所述绝缘层至少覆盖上述第一 导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘 层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖 上述第二导电型侧电极的主要的光取出方向的相反侧的一部分。
11. 如上述10所述的发光装置，其特征在于，上述绝缘层覆盖在上 述装置间分离槽的侧面露出的层的全部。
12. 如上述11所述的发光装置，其中，在上述装置间分离槽内的槽 底面设置有未被上述绝缘层覆盖的区域作为上述划线区域。
13. 如上述10所述的发光装置，其特征在于，在上述装置间分离槽 内的上述槽底面没有形成上述绝缘层，并且在上述装置间分离槽的侧面 露出的层之中，在从上述槽底面侧到不具有导电性的层的至少一部分没 有形成上述绝缘层。
14. 如上述1 13任一项所述的发光装置，其特征在于，上述薄膜 结晶成长层由含有V族氮原子的III-V族化合物半导体构成。
15. 如上述1 14任一项所述的发光装置，其特征在于，上述活性 层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子 阱层的层数时，B和W满足B二W+1。
16. 如上述1 15任一项所述的发光装置，其特征在于，上述基板 选自由蓝宝石、SiC、 GaN、 LiGa02、 ZnO、 ScAlMg04、 NdGa03和MgO 组成的组。
17. 如上述10 13任一项所述的发光装置，其特征在于，上述绝缘 层是由2个以上的层构成的介电体多层膜。
18. 如上述10 13和17任一项所述的发光装置，其特征在于，用 R2表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光装 置的发光波长的光在上述缓冲层被反射的反射率，分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波
长的光在上述绝缘层被反射的反射率、用Rll表示从第一导电型半导体 层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层
被反射的反射率、用Rlq表示从上述活性层结构侧向上述绝缘层垂直入 射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构 成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<Rlq。
19. 如上述1 18任一项所述的发光装置，其特征在于，上述基板 的光取出侧的表面不是平坦的。
20. 如上述1 19任一项所述的发光装置，其特征在于，在基板的 光取出侧具有低反射光学膜，以使在用R3表示从上述缓冲层向基板侧垂 直入射的该发光装置的发光波长的光在基板被反射的反射率、用R4表示 从上述基板向光取出侧的空间垂直入射的该发光装置的发光波长的光在 与空间的界面被反射的反射率时，满足R4〈R3。
21. 如上述1 20任一项所述的发光装置，其特征在于，第一导电 型是n型，第二导电型是p型。
22. 如上述1 21任一项所述的发光装置，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过焊料与具有金属面的基台接 合。
23. —种集成型化合物半导体发光装置的制造方法，所述集成型化 合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在 于，所述方法具有下述工序
在对发光波长透明的基板上进行缓冲层成膜的工序； 薄膜结晶成长层的成膜工序，所述薄膜结晶成长层至少具有包含第
一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包
层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型电极的工序；
57第一蚀刻工序，使上述第一导电型半导体层的一部分在表面露出，
同时将上述第二导电型半导体层和上述活性层结构截断成2个以上的区 域，以形成2个以上包括上述活性层结构、上述第二导电型半导体层和 上述第二导电型侧电极的发光点；
在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成至少 1个第一导电型电极的工序；
第二蚀刻工序，从上述薄膜结晶成长层表面进行除去直到上述缓冲 层的界面，或者从上述薄膜结晶成长层表面进行除去直到上述缓冲层的 一部分，以形成用于使上述发光单元相互电分离的发光单元间分离槽； 和
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和 第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
24. 如上述23所述的方法，其特征在于，将上述缓冲层的成膜工序 作为上述薄膜结晶成长层的成膜工序的一部分，并且在上述第一导电型 半导体层的形成之前进行该工序。
25. 如上述23或24所述的方法，其特征在于，上述缓冲层中至少 与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q'cm)以上。
26. 如上述23 25任一项所述的方法，其特征在于，上述缓冲层整 体的比电阻为0.5(Q cm)以上。
27. 如上述23 26任一项所述的方法，其特征在于，以2个以上的
层的层积结构进行上述缓冲层的成膜。
28. 如上述23 27任一项所述的方法，其特征在于，与上述第二蚀 刻工序同时进行上述第三蚀刻工序或者另外进行上述第三蚀刻工序，从 而，从上述薄膜结晶成长层表面进行蚀刻直到上述缓冲层的界面，或者 从上述薄膜结晶成长层表面进行蚀刻直到除去上述缓冲层的一部分。
29. 如上述23 27任一项所述的方法，其特征在于，上述第三蚀刻
工序中，进行蚀刻直到达到上述基板表面。
30. 如上述23 27任一项所述的方法，其特征在于，上述第三蚀刻
5工序中，以也除去上述基板的一部分的方式进行蚀刻。
31. 如上述23 30任一项所述的方法，其特征在于，以使用气体物 质的干蚀刻进行上述第二和第三蚀刻工序，所述气体物质为选自由Cl2、 BC13、 SiCl4、 CCU和两种以上这些气体的组合组成的组中的物质。
32. 如上述31所述的方法，其特征在于，使用经图案化的金属氟化 物层作为蚀刻掩模。
33. 如上述32所述的方法，其特征在于，上述金属氟化物层选自由 SrF2、 A1F3、 MgF2、 BaF2、 Cap2和这些物质的组合组成的组。
34. 如上述23 33任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，形成上述第一导电型电极的工序之前还具有形成绝缘层的 工序。
35. 如上述34所述的方法，其特征在于，形成上述绝缘层的工序在 第一^^第三蚀刻工序之后进行。
36. 如上述23 27任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，
上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲层的至少 一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述装置间分 离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型电极的工 序之前，还具有形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形 成划线区域的工序。
37. 如上述23 27任一项所述的方法，其特征在于，依次进行形成 上述第二导电型电极的工序、上述第一蚀刻工序和形成上述第一导电型 电极的工序，
上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲层的至少 一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述装置间分离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型电极的工 序之前，还具有形成绝缘层的工序；和在上述装置间分离槽内，除去 槽底面堆积的绝缘层的全部和在上述装置间分离槽的侧壁形成的绝缘层 之中的上述槽底面侧的一部分绝缘层的工序。
38. 如上述36所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻直到上述缓冲层的界面，或者直到除去缓冲层的一 部分，形成上述装置间分离槽。
39. 如上述37所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，形成上述装置间分离槽。
40. 如上述23 39所述的方法，其特征在于，还具有分离成2个以
上发光装置的工序和将上述第一导电型电极和第二导电型电极接合于基 台上的金属层的工序。
41. 如上述40所述的方法，其特征在于，通过焊料进行上述接合。 通过该部分公开的发明，能够提供具有适于大面积面光源发光的结
构的集成型化合物半导体发光装置及其制造方法。
特别是即使发光装置的面积大于数cm2，也能实现面方向发光强度 的均匀性比较高的蓝色或紫外发光。另外，该部分公开的发明的发光装 置是倒装芯片型，能够安装于基台，所以能够确保充分的散热性和高的 光取出效率。
该部分公开的发明中，发光单元间分离槽不是除去包括缓冲层在内 的全部的层来形成的，所以能够在使邻接的发光单元之间电分离的同时 使它们相互靠近。因此，对于集成密度的提高和面光源发光是非常有利 的。另外，由于1处的老化不会影响整个装置，所以在可靠性的观点方 面也是优异的。另外，由于仅将发光单元间分离槽一直形成到发光单元 之间共用的电阻足够高的缓冲层的一部分即可，所以能够使用足够厚的 缓冲层，不用考虑必须深深蚀刻到基板等的制约，因而，能够使发光元 件部分的结晶性更好，这在发光装置的高功率化的观点方面是优选的。另外，从短时间即可完成蚀刻等观点方面也是优选的。
另外，该部分公开的发明中的发光装置不是仅电结合的发光点的集 成，其特征还在于电分离的发光单元中具有适当数量的发光点。即，发 光装置整体仅由电结合的发光点形成的情况下，1个发光点的老化导致装 置全体的电流注入通路变化，影响发光装置全体的发光强度的均匀性等。
但是，l个发光单元内具有2个以上的适当数量的发光点时，该老化对电 学方面的影响仅限于该发光单元内，所以是优选的。 〔部分B的发明的实施方式的说明〕 下面对该部分的发明进行更详细的说明。
图2-1中给出了该部分公开的发明的集成型化合物半导体发光装置 (以下简称为发光装置)的一例。另外，还参照示出制作中的形状的图2-2 进行了说明，以更详细地说明图2-l的发光装置的结构。此处，如图2-l、 图2-2所示，给出了1个发光单元11中存在3个发光点17，由4个发光 单元11构成1个发光装置10的例子。但是，对1个发光单元11中存在 的发光点的个数和发光单元集成的个数没有特别限定，可以在所提供的 一个基板内设定适当的个数。发光单元集成的个数方面，例如可以集成2 个，并且可以集成超过500个。此处，优选25 200个，并且优选2维 排列。另外，对一个发光单元内存在的发光点的个数也没有特别限定， 例如可以集成2个，并且可以集成超过500个。此处，优选为5 100个， 进一步优选为10个 50个，并优选2维排列。
该部分公开的发明中， 一个发光单元如图所示那样在基板21上至少 具有化合物半导体薄膜结晶成长层、第二导电型侧电极27以及第一导电 型侧电极28，所述化合物半导体薄膜结晶成长层具有包括第一导电型包 层24的第一导电型半导体层、包括第二导电型包层26的第二导电型半 导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。 如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内 的发光单元11划分开，基板21和缓冲层22在发光单元之间是共用设置 的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成 了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的 一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些 部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28， 由此形成了第二导电型侧电极27和第一导电型侧电极28相对于基板设 置在同侧的构成。此时，该部分公开的发明中，l个发光单元中，活性层 结构25和第二导电型半导体层(包括第二导电型包层26)被切断，构成各 自能够独立发光的发光点17，第一导电型半导体层在发光单元中是共用 存在的。 一个发光点17设置一个第二导电型侧电极27。另外，l个发光 单元中至少存在1个第一导电型侧电极28即可，但也可以对应发光点的 个数设置第一导电型侧电极28。另外，存在的第一导电型侧电极28的个 数可以多于1个发光单元内的发光点的个数。但是，该部分公开的发明 中，特别优选实施的是，第二导电型侧电极是p型电极的情况下，优选 第二导电型侧电极的个数或面积大于第一导电型侧电极的个数或面积。 这是因为，l个发光单元中，有助于实质性发光的部分是存在于第二导电 型侧电极之下(根据观察方向或者是之上)的活性层结构内的量子阱层。所 以优选1个发光单元内的第二导电型侧电极的个数或面积相对大于第一 导电型侧电极的个数或面积。另外，在后述的电流注入区域的关系方面， 优选第二电流注入区域的个数或面积大于第一电流注入区域的个数或面 积。另外，最优选电极关系、电流注入区域关系均满足上述内容。
该部分公开的发明中，发光单元11内，发光点17在第一导电型半 导体层电导通，发光单元11通过发光单元间分离槽12而相互电分离。 即，发光单元间分离槽12切断薄膜结晶成长层中导电性高的层，至少除 去直到缓冲层22，优选如图2-1所示那样进行除去直到缓冲层的中途， 所以发光单元之间没有实质性的电结合。如下文所具体叙述，缓冲层之 中，至少与第一导电型半导体层(图中的第一导电型包层24)直接接触的 部分实质上是绝缘性的。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2mih 300(am、进一步优选为5nm 50^m、最优选为8pmi 15(im。该部分公开
62的发明中，特别是与后述的制造方法相结合，可以将发光单元间分离槽 的宽度设定得窄，能够实现适合面光源的集成化。
另外，该部分公幵的发明中，为了使电学上构成其上形成的元件结
构的层(形成pn结、pin结、金属-半导体结等)的结晶性更好，缓冲层的 总厚度优选为4, 20,、进一步优选为4.5pm 10nm、最优选为5|im
图2-2中还示出了同一基板上与中央的发光装置10邻接的其他发光 装置的一部分，这些发光装置10由装置间分离槽13分开。在装置间分 离槽13中的划线区域14进行划线、切断，将各发光装置分离，通过金 属焊料42，将第二导电型电极27和第一导电型电极28分别与基台40上 的金属面41连接，得到图2-l所示的发光装置。
该例子中，装置间分离槽达到基板，形成时除去了薄膜结晶成长层， 这是优选的形态之一。但是，装置间分离槽一直形成到缓冲层的中途的 形态也是优选的，另外，还可以是除去了基板的一部分来形成该分离槽 的形态。这些情况下，均能在相对于缓冲层位于活性层结构侧的导电性 高的层的侧壁容易地形成绝缘层。任何情况下，通过在装置分离槽内的 划线区域进行分割，分割成了一个一个的发光装置。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶成长 层22 26的表面、侧壁等的露出部分的大部分，另外，图2-l的发光装 置的侧壁部分的绝缘层形状，即发光装置未被分离的图2-2的状态下的装 置间分离槽13中的绝缘层形状可以有几种形态。任意一种形态下，均优 选将发光装置分离前，在划分发光装置的装置间分离槽13中存在不具有 绝缘层的部分。并且优选从不具有绝缘膜的部分将发光装置之间分开。 其结果是，该部分公开的发明的发光装置的优选形状下，覆盖侧壁的绝 缘层未到达发光装置的端部。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图2-2所示，绝缘层30并没有覆 盖装置间分离槽13的槽内的全部表面，在与基板面(即槽底面)接触的部 分形成了未形成有绝缘层30的划线区域14。因此，装置间分离时不会损 害薄膜结晶成长层，并且绝缘层不会发生剥离等，所以是优选的。最终得到的发光装置中，如图2-1的A部分所示，绝缘层30未达到基板末端。 呈该形状的装置中，保证了绝缘层不发生剥离，其结果，即使存在焊料 的包绕，也不会损害发光装置的功能，该装置的可靠性高。
另外，该部分公开的发明的不同的形态中，如图2-4所示，在基板 面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝 缘层的部分15。装置之间分离时，该结构也不产生绝缘层的剥离，因此 其也是优选的。所得到的发光装置中，如图2-3的B部分所示，绝缘层 30未到达基板面，存在不形成绝缘层的部分15。该图中， 一直露出到缓 冲层22的壁面的一部分，露出的部分优选是没有进行掺杂的非掺杂层。 呈该形状的装置中，如果保证了绝缘层未剥离，并且露出的部位是绝缘 性高的材料，则与图2-l的形态的发光装置同样，是可靠性高的装置。另 外，蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁面 之中仅基板部分露出，缓冲层被绝缘层所覆盖。
另外，装置间分离槽一直形成到缓冲层的中途的情况下，得到了下 述形状的发光装置。例如如图2-17和图2-18所示，缓沖层22—直存在 到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓 冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向 内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图2-17和图2-18中，缓 冲层22的端部与基板端面一致，但根据分割方法，其也可以位于基板21 的内侧，还可以突出到基板21的外侧。图2-17的例子中，绝缘层30如 图2-17中的C部分所示，从离开缓冲层22的端部的槽底面的位置覆盖 分离槽底面部分和分离槽的侧壁部分。这与图2-1和图2-2中将装置间分 离槽在缓冲层22的中途截止的形态对应。图2-18的例子与图2-3和图 2-4中将装置间分离槽在缓冲层22的中途截止的形态对应，如图2-18的 D部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁) 之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
另外，装置间分离槽的深度可以设定为到缓冲层的中途的任意位置 的深度。改变图2-17和图2-18中的装置间分离槽的深度的例子分别见图 2-19和图2-20。图2-19中的E部分、图2-20中的F部分的形状分别与图2-17的C部分、图2-18的D部分相同。
如这些例子所示，装置间分离槽一直形成到缓冲层的中途的情况下， 呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘 层不发生剥离，并且用绝缘性高的材料构成露出的层，由此，该装置与 图2-1、图2-3的形态的发光装置同样地是可靠性高的装置。
另外，本发明的发光装置中，优选如图2-l所示，绝缘层30与第一 导电型侧电极28的主要的光取出方向侧的一部分相接，即具有在第一导 电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触 部分的周围存在绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27 的与主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型 侧电极27的周围的部分并且第二导电型侧电极27和第二导电型半导体 层(图中为第二导电型包层26)之间不存在绝缘层。，该形态意味着在形成 第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第 一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对 第二导电型包层26等第二导电型半导体层的损害少，并且第一导电型侧 电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有 这样的结构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同， 但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺 寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24 的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包 层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导 电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有 重叠。
下面对构成装置的各部件和结构进行更详细的说明。 <基板〉
该部分的发明采用的基板与部分A记载的相同。 <缓冲层〉该部分的发明采用的缓冲层与部分A记载的相同。 <第一导电型半导体层和第一导电型包层〉
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分 A记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分A记载的相同。 <第二导电型半导体层和第二导电型包层〉
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分 A记载的相同。
<第二导电型侧电极>
该部分的发明采用的第二导电型侧电极与部分A记载的相同。 <第一导电型侧电极〉
该部分的发明采用的第一导电型侧电极与部分A记载的相同。 <绝缘层>
该部分的发明釆用的绝缘层与部分A记载的相同。 <基台〉
该部分的发明采用的基台与部分A记载的相同。
(部分B公开的发光装置的制造方法〕 下面对该部分公开的发明的集成型化合物半导体发光装置的制造方 法进行说明。
该部分公开的发明的制造方法的一例如图2-6所示，首先准备基板 21，通过薄膜结晶成长，在其表面依次进行缓冲层22、第一导电型包层 24、活性层结构25和第二导电型包层26的成膜。这些薄膜结晶成长层 的形成时，优选采用MOCVD法。但是，也可以用MBE法、PLD法、 PED法等形成全部的薄膜结晶成长层或者一部分薄膜结晶成长层。这些 层构成可结合元件的目的等适当变更。另外，薄膜结晶成长层形成后， 可以实施各种处理。此外，本说明书中，所记载的"薄膜结晶成长"包括 薄膜结晶成长层成长后的热处理等。
薄膜结晶成长层成长之后，为了实现图2-l、图2-2所示的形状，该部分公开的发明优选如图2-6所示那样形成第二导电型侧电极27。艮卩， 优选先于绝缘层30的形成、并且先于第一电流注入区域36的形成、甚 至第一导电型侧电极28的形成，相对于预定的第二电流注入区域35实 施第二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电 型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形 成p侧电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因 处理损害而会降低。例如先于第二导电型侧电极的形成而实施利用 p-CVD形成绝缘层的工序时，在其表面残留了等离子体损害。因此，本 发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一 蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二 导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导 电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳 定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。 从该角度出发，本发明中同样优选薄膜结晶成长之后先于其他处理工序 实施第二导电型侧电极的形成。
此外，本发明中，形成有第二导电型侧电极的层是第二导电型接触 层的情况下，同样可以减少对第二导电型半导体层的处理损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空淀积等各种 成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、 使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图2-7所示，使第一导电型包层 24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层 结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。该工序中， 第二导电型半导体层(第二导电型包层26)和活性层结构25被切断，形成 了具有活性层结构25、第二导电型半导体层(第二导电型包层26)和第二 导电型侧电极27的独立的发光点17的形状。第一蚀刻工序的目的还在 于露出半导体层，在所述半导体层中，后述的第一导电型侧电极向其中注入了第一导电型的载流子，所以薄膜结晶成长层具有其他的层例如包
层为2层的情况下或者存在接触层的情况下，可以连该层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的 干蚀刻，例如以SiNx等氮化物或SiCX等氧化物作为蚀刻掩模，使用Cl2 等，利用等离子体蚀刻法进行干蚀刻。但是，优选在后述的第二蚀刻工 序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选 使用含有选自由SrF2、 A1F3、 MgF2、 BaF2、 CaF2及其组合组成的组中的 金属氟化物层的蚀刻掩模，使用Cl2、 SiCl4、 BC13、 SiCU等气体，利用等 离子体激发千蚀刻进行蚀刻。另外，作为干蚀刻的方法，优选能生成高 密度等离子体的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由 Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图2-8所示，通过第二蚀刻工序形成发光单元间分离槽12。 与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常 第一蚀刻工序蚀刻的层的总和为0.5Mm左右，但是第二蚀刻工序中，需 要蚀刻第一导电型包层24的全部和缓冲层22的一部分，所以其通常为 1,以上，例如l^im 5|im的范围，或3nin以上的范围例如3|im 7Mm。 有时其厚度为3^m 10pm，甚至有时超过了 10^irn。但是，与进行蚀刻 直到达到基板的情况相比，具有可以减小蚀刻深度的优点。因此，可以 将发光单元间分离槽12的宽度设定为上述那样小的宽度。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等相对于 对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施 必须对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序蚀刻4,的GaN系材料时，需要厚于 0.8pm的SiHc掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干 蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的 形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平
衡，构成金属氟化物层的材料优选为MgF2、 CaF2、 SrF2、 BaF2、 A1F3， 其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分 的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容 易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟 化物层的成膜温度设定在150'C以上，形成了与底涂层的密合性优异的致 密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜 温度优选为25(TC以上、进一步优选为300'C以上、最优选为35(TC以上。 特别是在350°C以上成膜得到的金属氟化物层与所有的底涂层的密合性 均优异，并且是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说， 侧壁部分的线性非常优异，确保了开口部的宽度的控制性，作为蚀刻掩 模是最优选的。
为了制成这种与底涂层的密合性优异、为致密的膜、显示出干蚀刻 的高耐性、并且对于图案形状来说侧壁部分的线性和开口部的宽度的控 制性非常优异的蚀刻掩模，优选在高温进行成膜，但成膜温度过高时， 对于进行金属氟化物图案化时优选实施的利用盐酸等进行的湿蚀刻的耐 性为必要以上，因而不容易将其除去。特别是像后述那样在半导体层的 干蚀刻时，SrF2等掩模暴露在氯等的等离子体中的情况下，其后实施的 掩模层的去除时的蚀刻速度具有较暴露在氯等等离子体中前降低的趋 势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进 行金属氟化物的成膜。
首先，在暴露于半导体层干蚀刻时的等离子体中之前的金属氟化物 中，由于低温成膜层相对于盐酸等蚀刻剂的蚀刻速度快，所以蚀刻快速 进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为 30(TC以上时，蚀刻速度明显低于对成膜温度为25(TC的膜的蚀刻速度， 在350。C 45(TC时，均处于非常合适的蚀刻速度范围。但是，成膜温度 大于48(TC时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费 过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下难以进行图案
69化。另外，在于半导体层的干蚀刻时的等离子体中暴露后的金属氟化物 中，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致 难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为48(TC以下， 进一步优选为470°C以下、特别优选为460°C以下。
考虑这种情况，使用经图案化得到的掩模(可以层积有SiNx、 Si02 等，金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选 从Cb、 BC13、 SiCU、 CCU及其组合中进行选择。干蚀刻时，SrF2掩模对 GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻， 并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，优选能生成高 密度等离子体的ICP型干蚀刻。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、 SiC)2等的多层掩 模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、 Si02等，也可以例如如图2-21所示，SiNx、 Si02等掩模51至少形成在不 耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在 SiNx、 Si02等掩模51。
通过这样的第二蚀刻工序，形成了如图2-8所示的发光单元间分离
曰接着，如图2-9所示，通过第三蚀刻工序形成装置间分离槽13。第 三蚀刻工序中，由于必须对缓冲层的全部进行蚀刻，所以与第二蚀刻工 序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了 5nm 10pm，并 且有时超过了 10,。因此，与第二蚀刻工序中说明的同样，优选使用含 有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第 二蚀刻工序中所述。
形成装置间分离槽时，需要至少切断第一导电型包层。该部分公开 的发明的优选形态之一如图2-9所示，所形成的装置间分离槽13达到了 基板21。这种情况下，为了将装置分离，在划线、切断等工序中，从形成有薄膜结晶成长层侧实施金刚石划线，此时，能够抑制蓝宝石基板上
的GaN系材料的剥离。并且，实施激光划线时，具有不对薄膜结晶成长 层造成损害的优点。另外，也同样优选蚀刻到蓝宝石基板(GaN等其他的 基板也相同)的一部分来形成装置间分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 装置间分离槽一直形成到缓冲层的中途的情况下，能够在第一导电型包 层的侧壁形成绝缘层，并能够确保对焊料等的包绕的绝缘性(发光装置制 作完成后的形态参见图2-17 图2-20)。这种情况下，优选从侧壁露出的
未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到缓冲 层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以 具有能够简化工序的优点。
此外，第一蚀刻工序、第二蚀刻工序和第三蚀刻工序先实施哪个工 序后实施哪个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工 序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。 如图2-21所示，首先，禾U用SiNx、 Si02等耐酸材料(优选SiNx)，形成第 一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模 51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施 第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模 51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模 51可以一直存在到完成两个工序的蚀刻。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断 分开元件时，优选Lwsm为20iom以上例如为30nm以上。另夕卜，利用切 割等实施元件的分开时，Lwsm优选为300jim以上。另外，LWSPT1过大 会造成浪费，所以LwsFn通常为200(Him以下。这是因为，需要确保元件
制作工序的裕度和划线区域。
第三蚀刻工序之后，形成图2-10中所示的那样的绝缘层30。绝缘层
只要是能够确保电绝缘的材料，则可进行适宜选择，具体如上所述。成 膜方法可以采用等离子体CVD法等公知的方法。
接着，如图2-11所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第 一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间 分离槽13内形成绝缘层被去除了的划线区域14。除去第二导电型侧电极 27上的绝缘层30时，优选按照第二导电型侧电极的周边部分有绝缘层的 方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入 区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为 了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边 到绝缘层所覆盖的宽度中，最窄的部分的宽度L2w为15pm以上。进一步 优选为30|om以上、特别优选为lOOpm以上。通过用绝缘层覆盖第二导 电型侧电极的较大面积，从而特别能够降低由金属焊料材引起的与例如 第一导电型侧电极等其他部分的意外短路。另外，L^通常为200(^m以 下，优选为750,以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划 线区域14的形成可分别进行，但通常同时通过蚀刻形成这些部分。划线 区域14(图2-2)的宽度2Us优选为3(Him以上。另外，该宽度过大会造成 浪费，所以2Lws通常为300jim以下、优选为20(Vm以下。
此外，该部分公开的发明的不同的形态(对应图2-3、图2-4)下，如 图2-12所示，连装置间分离槽内的基板附近的侧壁部分的绝缘层都除去 了，并设置了不形成绝缘层的部分15。例如可通过下述的工序进行该槽 侧壁的绝缘层的一部分的同时除去，形成所述部分15。通过光刻形成具 有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着， 使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基 板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽 侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了图2-12所示的在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶成长层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与基台接合用的焊料等附着在侧壁，也不会发生意外的电短路。 ，
该部分公开的发明中，图2-11和图2-12的任一形态均能防止安装时意外的电短路等。通常如图2-ll那样，在基板上形成有不存在绝缘层的划线区域14的形态足以。此外，装置间分离槽一直形成到缓冲层的中途的情况下，在上述工序堆积绝缘膜时，虽然在绝缘膜并非堆积在基板面而是堆积在槽底面这点上是不同的，但可以采用同样的工艺。
接着，如图2-13、图2-14所示，形成第一导电型侧电极28。图2-13和图2-14分别对应图2-11和图2-12的结构，其结构中形成了第一导电型侧电极28。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、 Al和Mo的任意材料或含有全部Ti、 Al和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、.利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，最窄部分的宽L^优选为7nm以上，特别优选为9nm以上。并且，L^通常为500pm以下，优选为100pm以下。通常，！^为5叫以上的情况下，能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的
形式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与第一导电型侧接触层相接地形成。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少加工损伤的观点方面也是有利的。第一导电型是n型的情况下，优选的形态下，对于n侧电极来说，在该ii侧电极的电极材的表面形成A1。这种情况下，n侧电极如第二导电型侧电极那样，在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。绝缘层的蚀刻时，如上所述，使用氢氟酸系的蚀刻剂的湿蚀
刻等是简便的，但A1对含有氢氟酸的各种蚀刻剂的耐性低，实际有效地实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于A1的反应性比较高，所以也有可能引入包括氧化的损害。所以，本发明中，在形成绝缘层后并且除去了绝缘层的预定的不要部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图2-13(图2-2)或2-14(图2-4)的结构后，为了将各集成型化合物半导体发光装置分成一个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光划线对基板材料的一部分实施烧蚀。
进行装置间分离工序时，装置间分离槽没有一切的薄膜结晶成长层的情况下(图2-13和图2-14的结构与此相当)，没有对薄膜结晶成长层引入加工损伤。另外，如图2-13和图2-14所示，划线区域不存在绝缘层的情况下，划线时不会产生绝缘层的剥离等。
另外，装置间分离槽存在槽一直形成到缓冲层的中途的情况(例如与发光单元间分离槽同等的深度)，这种情况下，也使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光划线对基板材料的一部分实施烧蚀。
造伤(划线)结束后，切断工序中，将集成型化合物半导体发光装置分割成一个个的装置，优选通过焊料材料将其安装在基台上。
另外，根据需要，利用金属配线适宜进行发光装置内的各发光单元的连接。
如此操作，制成了图2-1和图2-3所示的集成型化合物半导体发光装置。
该部分公开的发明的制造方法中，在可以有效制造有利于面光源发光的结构的基础上，如上述说明的那样，优选按照顺序实施薄膜结晶成长层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去除)、第一导电型侧电极的形成，该工序顺序下，能够得到不会损害第二导电型侧电极正下方的薄膜结晶成长层、并且第一导电型侧电极也没有受到损害的发光装置。所以，装置形状反映了工序流程。即，发光装置中存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结构。也就是说，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶成长层)相接，其间不存在绝缘层，第二导电型侧电极的上部周边存在被绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一导电型薄膜结晶成长层)之间，在电极周围部分存在夹着绝缘层的部分。
<<部分0>
部分C公开的发明涉及下述技术方案。
l.一种集成型化合物半导体发光装置，其是具有2个以上发光单元
的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
相对于上述第一导电型半导体层，在上述主要的光取出方向侧具有
共用设置在上述2个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶层的表面进行除去直到上述缓冲层的界面或除去直到上述缓冲层的一部分而形成的。
2，如上述1所述的发光装置，其特征在于，上述缓冲层是通过薄膜
结晶成长形成的层。
3.如上述1或2所述的发光装置，其特征在于，上述缓冲层中至少与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q'cm)以上。4. 如上述1 3任一项所述的发光装置，其特征在于，上述缓冲层整体的比电阻为0.5(Q cm)以上。
5. 如上述1 4任一项所述的发光装置，其特征在于，上述缓冲层为2个以上层的层积结构。
6. 如上述1 5任一项所述的发光装置，其中，上述发光单元间分离槽的宽度范围为2^m 30(Vm。
7. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离
槽的形成止于上述缓冲层的中途。
8. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离槽的形成中除去了上述缓冲层。
9. 如上述1 8任一项所述的发光装置，其特征在于，其具有绝缘层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全面，并且，在上述发光装置的侧面露出的层之中，所述绝缘层至少覆盖上述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，且所述绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖与上述第二导电型侧电极的主要的光取出方向相反侧的一部分。
10. 如上述9所述的发光装置，其特征在于，在该发光装置的侧面存在没有形成上述绝缘层的非绝缘层形成区域，并且上述绝缘层从上述主要的光取出方向至少覆盖上述第一导电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁。
11. 如上述1 10任一项所述的发光装置，其特征在于，上述薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成。
12. 如上述1 11任一项所述的发光装置，其特征在于，上述活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层的层数时，B和W满足B二W+1。
13. 如上述9或10所述的发光装置，其特征在于，上述绝缘层是由2个以上的层构成的介电体多层膜。
7614. 如上述9、 10和13任一项所述的发光装置，其特征在于，用R2
表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光装置
的发光波长的光在上述缓冲层被反射的反射率，分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长
的光在上述绝缘层被反射的反射率、用Rll表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用Rlq表示从上述活性层结构侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2〈Rlq。
15. 如上述1 14任一项所述的发光装置，其特征在于，上述缓冲层的主要的光取出方向的表面不是平坦的。
16. 如上述1 15任一项所述的发光装置，其特征在于，在缓冲层的光取出侧具有低反射光学膜，以使在以R3表示从上述第一导电型半导体层向缓冲层侧垂直入射的该发光装置的发光波长的光在缓冲层被反射的反射率、以R4表示从上述缓冲层向光取出侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4〈R3。
17. 如上述1 16任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
18. 如上述1 17任一项所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极通过金属焊料接合于具有金属面的支持体。
19. 如上述18所述的发光装置，其特征在于，'上述第一导电型侧电极和上述第二导电型侧电极与上述支持体的金属面的接合是仅通过金属焊料进行的或者是通过金属焊料和金属凸块完成的。
20. 如上述18或19所述的发光装置，其特征在于，上述支持体的母材选自由A1N、 A1203、 Si、玻璃、SiC、金刚石、BN和CuW组成的组。
21. 如上述18 20任一项所述的发光装置，其特征在于，在上述支 持体的发光装置间的分离部分没有形成金属层。
22. —种集成型化合物半导体发光装置的制造方法，其是制造在支持 体上具有2个以上发光单元的集成型化合物半导体发光装置的方法，其
特征在于，所述方法具有下述工序 在基板上形成缓冲层的工序；
进行薄膜结晶层成膜的工序，所述薄膜结晶层至少具有包含第一导 电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的
第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序； 使上述第一导电型半导体层的一部分在表面露出的第一蚀刻工序； 在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成第一
导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面进行除去直到上述缓冲层的
界面或者从上述薄膜结晶层表面进行除去直到上述缓冲层的一部分，以
形成用于将上述发光单元相互电分离的发光单元间分离槽；
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和
第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分
离槽；和
除去上述基板的工序。
23. 如上述22所述的方法，其特征在于，上述除去基板的工序之前 具有将上述第一导电型侧电极和第二导电型侧电极接合于支持体上的金 属面上从而安装于上述支持体的工序。
24. 如上述23所述的方法，其特征在于，上述除去基板的工序之后 具有分离成2个以上发光装置的工序。
25. 如上述22 24任一项所述的方法，其特征在于，将上述缓冲层 的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且在上述第一 导电型半导体层的形成之前进行该工序。26. 如上述22 25任一项所述的方法，其特征在于，上述缓冲层中 至少与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q cm) 以上。
27. 如上述22 26任一项所述的方法，其特征在于，上述缓冲层整 体的比电阻为0.5(Q cm)以上。
28. 如上述22 27任一项所述的方法，其特征在于，以2个以上层 的层积结构进行上述缓冲层的成膜。
29. 如上述22 28任一项所述的方法，其特征在于，与上述第二蚀 刻工序同时进行上述第三蚀刻工序或者另外进行上述第三蚀刻工序，从 上述薄膜结晶层表面蚀刻到上述缓冲层的界面，或者从上述薄膜结晶层 表面进行蚀刻直到除去上述缓冲层的一部分。
30. 如上述22 28任一项所述的方法，其特征在于，上述第三蚀刻 工序中，蚀刻至少进行到上述基板表面。
31. 如上述22 30任一项所述的方法，其特征在于，以使用气体物 质的干蚀刻进行上述第二和第三蚀刻工序，所述气体物质为选自由Cl2、 BC13、 SiCU、 CCU和两种以上这些气体的组合组成的组中的物质。
32. 如上述31所述的方法，其特征在于，使用经图案化的金属氟化 物层作为蚀刻掩模。
33. 如上述32所述的方法，其特征在于，上述金属氟化物层选自由 SrF2、 A1F3、 MgF2、 BaF2、 CaF2和这些物质的组合组成的组。
34. 如上述22 33任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电 型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有 形成绝缘层的工序。
35. 如上述34所述的方法，其特征在于，形成上述绝缘层的工序在 第一 第三蚀刻工序之后进行。
36. 如上述22 28任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电 型侧电极的工序，上述第三蚀刻工序中，以从表面达到上述缓冲层的至少一部分的深 度进行蚀刻，形成上述装置间分离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型侧电极的 工序之前，进一步具有形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形 成划线区域的工序。
37. 如上述22 28任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电 型侧电极的工序，
上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲层的至少 一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述装置间分 离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型侧电极的 工序之前，进一步具有形成绝缘层的工序；和
在上述装置间分离槽内，除去槽底面堆积的绝缘层的全部和在上述 装置间分离槽的侧壁形成的绝缘层之中的上述槽底面侧的一部分绝缘层 的工序。
38. 如上述36所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，形成上述装置间分离槽。
39. 如上述37所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，形成上述装置间分离槽。
40. 如上述22 39任一项所述的方法，其特征在于，进行上述除去 基板的工序时，从上述基板侧照射对上述基板透明但被上述缓冲层吸收 的波长的光，将上述缓冲层的一部分分解，在上述基板与上述缓冲层的 界面发生剥离。
41. 如上述23所述的方法，其特征在于，通过金属焊料进行上述第 一导电型侧电极和第二导电型侧电极与上述支持体J:的金属面的接合。42. 如上述23或41所述的方法，其特征在于，上述支持体的母材 选自由金属、A1N、 A1203、 Si、玻璃、SiC、金刚石、BN和CuW组成的 组。
43. 如上述22 42任一项所述的方法，其特征在于，上述基板选自 由蓝宝石、SiC、 GaN、 LiGa02、 ZnO、 ScAlMg04、 NdGa03和MgO组 成的组。
通过该部分公开的发明，能够提供具有适于大面积面光源发光的结 构的集成型化合物半导体发光装置及其制造方法。.
特别是即使发光装置的面积大于数cm2，也能实现面方向发光强度 的均匀性比较高的蓝色或紫外发光。另外，该部分公开的发明的发光装 置是倒装芯片型，能够安装于基台，所以能够确保充分的散热性和高的 光取出效率。
该部分公开的发明中，发光单元间分离槽不是除去包括缓冲层在内 的全部的层来形成的，所以能够在使邻接的发光单元之间电分离的同时 相互接近。因此，对于集成密度的提高和面光源发光是非常有利的。另 外，由于1处的老化不会影响整个装置，所以在可靠性的观点方面也是 优异的。另外，由于仅将发光单元间分离槽形成到发光单元之间共用的 电阻足够高的缓冲层的一部分即可，所以能够使用足够厚的缓冲层，不 用考虑蚀刻深度的制约，因而，能够使发光元件部分的结晶性更好，这 在发光装置的高功率化的观点方面是优选的。另外，从短时间即可完成 蚀刻等观点方面也是优选的。
另外，由于该部分公开的发明在主要的光取出方向不存在基板，所 以其还同时具有下述的优点。例如对于由GaN系材料、InGaN系材料、 AlGaN系材料、InAlGaN系材料、InAlGaBN形材料等任意的材料通过普 通的MOCVD法在C+蓝宝石基板上构成的半导体发光元件来说，通常 这些材料的蓝宝石基板面侧是氮面，这些材料的成长方向是Ga面。此处， 通常Ga面是不易进行化学蚀刻等的面，难以实施用于提高光取出效率的 粗面化等，而氮面能够比较容易地进行化学蚀刻，因此，能够进行粗面 化等。与此相对，存在基板的情况下，代表性的蓝宝石等基板基本不能进行化学蚀刻。因而，该部分公开的发明中，剥离蓝宝石基板等，其后 对露出的氮面进行化学蚀刻，由此能够容易地进行粗面化，从而能够容 易地提高发光装置的发光效率等。
(部分C的发明的实施方式的说明〕 下面对该部分的发明进行更详细的说明。
图3-1中给出了该部分公开的发明的集成型化合物半导体发光装置
(以下简称为发光装置)的一例。另外，还参照示出制作中的形状的图3-2 进行了说明，以更详细地说明图3-l的发光装置的结构。此处，如图3-l、 图3-2所示，给出了通过3个发光单元11构成了 1个发光装置10的例子， 但对集成的个数没有特别限定，可以在所提供的一个基板内设定适当的 个数。例如可以集成2个，并且可以集成超过500个。此处，优选25 200个，并且优选2维排列。
该部分公开的发明中， 一个发光单元如图所示那样至少具有化合物 半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所 述化合物半导体薄膜结晶层具有包括第一导电型包层24的第一导电型半 导体层、包括第二导电型包层26的第二导电型半导体层、和夹在上述第 一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间 分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开， 缓冲层22在发光单元之间是共用设置的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型 侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成 了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的 一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些 部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28， 由此形成了第二导电型侧电极27和第一导电型侧电极28相对于基板设 置在同侧的构成。
该部分公开的发明中，发光单元11通过发光单元间分离槽12而相 互电分离。即，发光单元间分离槽12切断薄膜结晶层中导电性高的层， 至少除去直至缓冲层22，优选如图3-1所示那样进行除去直至缓冲层的中途，所以发光单元之间没有实质性的电结合。
如下文所具体叙述，缓冲层之中，至少与第一导电型半导体层(图中
的第一导电型包层24)直接接触的部分实质上是绝缘性的。此外，该部分
公开的发明中，1个发光单元内的发光点(独立的发光部)是1个。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2pm 300pm、进一步优选为5(im 50nm、最优选为8|im~15i_im。该部分公开 的发明中，特别是与后述的制造方法相结合，可以将发光单元间分离槽 的宽度设定得窄，能够实现适合面光源的集成化。
图3-2还示出了与中央的发光装置10邻接的其他发光装置的一部 分。如制造过程中所述，在同一基板21上形成各个发光装置10，这些发 光装置10由装置间分离槽13分开。图3-1所示的完成的发光装置相当于 通过金属焊料42将图3-2的中的1个发光装置10的第二导电型侧电极 27和第一导电型侧电极28分别连接到支持体40上的金属面41而形成的 结构。制造方法的一例见下文。
图3-2的例子中，除去薄膜结晶层直至到达基板而形成了装置间分 离槽13，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽 还优选形成到缓冲层的中途的形态。这些情况下，均能在相对于缓冲层 位于活性层结构侧的导电性高的层的侧壁容易地形成绝缘层。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层 22 26的表面、侧壁等的露出部分的大部分，另外，图3-1的发光装置 的侧壁部分的绝缘层形状，即发光装置未被分开的图3-2的状态下的装置 间分离槽13中的绝缘层形状可以有几种形态。任意一种形态下，均优选 绝缘层不接触基板，将发光装置分离前，在划分发光装置的装置间分离 槽13中具有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发 光装置之间分开。其结果是，该部分公开的发明的发光装置的优选形状 下，覆盖侧壁的绝缘层未到达缓冲层的光取出面侧界面。绝缘层的优选 形态的具体例如下所示。
部分C公开的发明的一形态中，如图3-2所示，绝缘层30并没有覆 盖装置间分离槽13的槽内的全部表面，在基板面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。该结构中， 不存在附着于基板21的绝缘层30,所以通过例如剥离来除去基板21时, 不存在绝缘层产生剥离等的可能性，因而是最优选的。所得到的发光装 置中，如图3-l的B部分所示，绝缘层30未到达基板面，存在不形成绝 缘层的部分15。呈该形状的装置中，保证了绝缘层不发生剥离，其结果， 即使存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。 该图3-l中，缓冲层22—直露出到壁面的一部分，露出的部分优选 是没有进行掺杂的非掺杂层。露出的是绝缘性高的材料时，该装置的可 靠性高。
另外，装置间分离槽一直形成到缓冲层的中途的情况下，得到了下 述形状的发光装置。例如如图3-13和图3-14所示，缓冲层22—直存在 到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓 冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向 内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图'3-13的例子中，绝缘 层30如图3-13中的C部分所示，从离开缓冲层22的端部的槽底面的位 置覆盖分离槽底面部分和分离槽的侧壁部分。该形态与图3-2中将装置间 分离槽在缓冲层22的中途截止，除去堆积在缓冲层的槽底面的绝缘层的 一部分从而形成划线区域，从划线区域将装置分开的形状相对应。图3-14 的例子与图3-1和图3-2中将装置间分离槽在缓冲层22的中途截止的形 态对应，如图3-14的D部分所示，距发光装置端偏向内侧的侧壁部分(装 置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的 部分。
另外，装置间分离槽的深度可以设定为到缓冲层的中途的任意位置 的深度。改变图3-13和图3-14中的装置间分离槽的深度的例子分别见图 3-15和图3-16。图3-15中的E部分、图3-16中的F部分的形状分别与 图3-13的C部分、图3-14的D部分相同。
如这些例子所示，装置间分离槽一直形成到缓冲层的中途的情况下， 呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘 层不发生剥离，并且用绝缘性高的材料构成露出的层，由此该装置与图3-1的形态的发光装置同样地是可靠性高的装置。
另外，本发明的发光装置中，如图3-l所示，绝缘层30与第一导电 型侧电极28的主要的光取出方向侧的一部分相接，即具有在第一导电型 侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分 的周围存在绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与 主要的光取出方向相反侧的一部分即存在绝缘层覆盖第二导电型侧电极 27的周围的部分并且第二导电型侧电极27和第二导电型半导体层(图中 为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电 型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型 侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电 型包层26等第二导电型半导体层的损害少，并且第一导电型侧电极的损 害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结 构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同， 但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺 寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24 的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导龟型包 层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导 电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有 重叠。
下面对构成装置的各部件和结构进行更详细的说明。 <基板〉
部分C公开的发明中，基板选择能够使半导体层在其上成长的基板 并使用最后能够除去的基板。基板不必是透明的，但优选在制造工序利 用激光脱粘合来剥离基板时透过该特定波长的激光。还优选该基板是电 绝缘性基板。这是因为，制造工序中，对导电性棊板来说，同样通过激 光脱粘合法来剥离基板时，由于其自由电子导致产生吸收等，因此难以 采用这样的基板剥离方法。作为具体的材料，为了使例如InAlGaN系发
85光材料或InAlBGaN系材料在其上进行薄膜结晶成长，优选从蓝宝石、 SiC、 GaN、 LiGa02、 ZnO、 ScAlMg04、 NdGa03和MgO中选择，特别 优选蓝宝石、GaN、 ZnO基板。特别是使用GaN基板时，从电阻的观点 和结晶性的角度出发，优选使用未掺杂基板的情况下，该Si的掺杂浓度 为3xl0"cn^以下，更优选为lxl(^cn^以下。另一方面，除去基板时， 如果以化学蚀刻为前提，优选能够容易地用盐酸除去的ZnO。
部分C公开的发明所使用的基板可以是所谓完全根据面指数确定的 最佳基板，从控制薄膜结晶成长时的结晶性方面考虑，还可以是所谓的 偏角度基板(miss oriented substrate)。偏角度基板具有促进台阶流模式下的 良好的结晶成长的效果，所以在元件的形态改善方面有效，被广泛用作 基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的结晶成长用 基板时，优选使用在m+方向倾斜0.2度左右的面。作为偏角度基板，通 常广泛使用的是带有0.1 0.2度左右的微小倾斜的偏角度基板，但对于 形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结构 内作为发光点的量子阱层的压电效果引起的电场，也可以带有较大的偏 角度。
为了利用MOCVD、 MBE等结晶成长技术制造集成型化合物半导体 发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于后述 的与缓冲层的关系，有意地制成了带有凹凸的基板，因此可以不将在薄 膜结晶层与基板的界面产生的贯通转移导入发光元件或者后述的发光单 元的活性层附近。
作为基板的厚度，该部分公开的发明的1个形态中，装置制作初期 通常为250^m 700(im左右，通常设置成能确保半导体发光装置的结晶 成长、元件制作工序的机械强度的厚度。使用基板，成长了必要的半导 体层后，通过例如研磨、蚀刻或激光脱粘合等除去基板。
<缓冲层>
形成缓冲层22的目的主要是进行薄膜结晶成长，在基板上进行薄膜 结晶成长时，抑制转移、缓和基板结晶的不完全性、减轻基板结晶和所 期望的薄膜结晶成长层的各种相互不整合等。另外，发光单元间分离槽截止到缓冲层的中途的程度的厚度和能够保证发光单元之间的电分离程 度的绝缘性是必须的。
缓冲层是通过薄膜结晶成长成膜的，该部分公开的发明优选的形态
是使用InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系 材料、GaN系材料等在异种基板上进行薄膜结晶成长，此时，不必确保 与基板的晶格常数匹配，所以缓冲层是特别重要的。例如，利用有机金 属气相成长法(MOVPE法)进行薄膜结晶成长层成长时，可以使用在600°C 附近的低温成长A1N层作为缓冲层，或者使用在50(TC附近形成的低温 成长GaN层。另夕卜，还可以使用在80(TC 100(TC左右的高温成长的AlN、 GaN、 AlGaN、 InAlGaN、 InAlBGaN等。这些层通常较薄，厚度为5nm 40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低 温成长的GaN缓冲层之上具有数微米左右的在IOO(TC程度的温度成长的 未实施掺杂的GaN层。实际中通常具有厚膜缓冲层，其厚度为0.5pm 7,左右。该部分公开的发明中，缓冲层在化合物半导体发光装置内的 发光单元之间共用存在，所以优选不具有进行了惨杂的层。但是，基于 结晶性等观点而在缓冲层内具有进行了掺杂的层时，掺杂层成长后，需 要进一步形成未掺杂层，以便能够确保发光单元之间的完全电绝缘。另 外，还可在缓冲层内层积形成掺杂层和未掺杂层。
特别优选的形态是低温缓冲层和高温缓冲层的2层结构，其中所述 低温缓冲层与基板相接，是在35(TC 小于65(TC的低温进行薄膜结晶成 长得到的，所述高温缓冲层是在65(TC 1050。C的高温进行薄膜结晶成长 得到的。
另外，缓冲层的总厚优选为4pm 20^im、进一步优选为4.5^m 10pm、最优选为5, 8pm，厚膜缓冲层将提高形成在其上的作为发光 单元的主要层的薄膜结晶层的品质，所以是优选的。
另外，关于缓冲层的形成，还可使用橫方向成长技术(ELO)，其是所 谓的微通道取向外延中的一种技术，由此能够大幅降低蓝宝石等基板与 InAlGaN系材料之间发生的贯通转移的密度。另外，使用在基板的表面实施了凹凸加工的加工基板时，可以在进行横向成长时消减位错的一部 分，并优选将这样的基板和缓冲层的组合应用于该部分公开的发明。另 外，此时还具有通过基板上形成的凹凸而提高了光取出效率的效果，所 以是优选的。
该部分公开的发明中，缓冲层是各发光单元之间的共用层，所以必 须选择不妨碍各发光单元之间的电绝缘的材料。例如发光装置内所有的
发光单元电结合的情况下，发光单元(一对pn结)中的一个发生老化时，
其影响不仅在于老化的发光单元的光度降低，其还表现为集成型化合物 半导体发光装置内全体的电流注入通路的变化。因此， 一个发光单元的 老化放大表现为发光装置的特性变动。该部分公开的发明中，缓冲层极 优选选择能够确保各发光单元之间的电绝缘的材料。电绝缘的情况下， 即使驱动中有发光单元发生了老化，其也只是一个发光单元的问题。 此处，缓冲层具有实质上一个发光单元的老化等变化不影响其他单
元的程度的绝缘性即可，例如层全体的比电阻p。e(Q'cm)优选为0.5(Q' cm)以上。进一步优选为l.O(Q cm)以上、更优选为1.5(Q cm)以上、最 优选为5(Q cm)以上。缓冲层未掺杂时比电阻高，所以是优选的，但缓 冲层为2个以上的层的情况下，即使存在一部分掺杂的层，只要其处于 未掺杂层之间，发光单元之间没有电结合，则没有问题。这种情况下， 与第一导电型半导体层(例如第一导电型包层)邻接的层具有上述的比电 阻即可。
另外，由于在制造工序中除去了基板，所以该部分公开的发明的一 形态中，缓冲层的表面成为了主要的光取出面。作为后述那样剥离基板 的方法之一，可以举出使用对基板透明但在缓冲层有吸收的光，对缓冲 层的一部分进行光学分解，从而剥离基板的方法。釆用这种方法的情况 下，选择适合该方法的材料。例如基板为蓝宝石、缓冲层为GaN的情况 下，可以实施激光脱粘合，从没有进行薄膜结晶成长的基板侧照射具有 248nm的振荡波长的准分子激光，将缓冲层的GaN分解成金属Ga和氮， 从而剥离基板。
该部分公开的发明中，由于主要的光取出方向不存在基板，所以优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂布层或者低反 射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实 现高功率化、元件的高效率化。此处，优选在缓冲层的光取出侧具有低 反射光学膜，以使以R3表示从后述的第一导电型半导体层向缓冲层侧垂
直入射的该发光装置的发光波长的光在缓冲层被反射的反射率、以R4表 示从上述缓冲层向光取出侧的空间垂直入射的该发光装置的发光波长的 光在与空间的界面被反射的反射率时满足R4<R3。例如缓冲层是GaN
的情况下，优选使用Al203等作为低反射涂布膜。这是由于优选相对于缓
冲层对元件的发光波长的折射率nbf，低反射涂布膜的折射率接近(nbf， 而A1203的折射率接近GaN的折射率的平方根。
该部分公开的发明中，缓冲层的主要的光取出方向的面优选是非平 坦的面或粗面。由此能高效率地获取在量子阱层内发出的光，这在元件 的高功率化、高效率化的观点方面是优选的。另外，设元件的发光波长 为入(nm)时，缓冲层的粗面的程度优选平均粗糙度Ra(nm)满足A/5(nm:X Ra(nm)< 10xX(nm)，更优选满足X/2(nm)<Ra(nm)<2xX(nm)。
另外，缓冲层可以是装置间分离槽的露出部分。露出的部分特别优 选是未掺杂部分，能够抑制组装装置时因焊料等引起的绝缘不良。
<第一导电型半导体层和第一导电型包层〉
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分 A记载的相同。
<活性层结构〉
该部分的发明采用的活性层结构与部分A记载的相同。 <第二导电型半导体层和第二导电型包层〉
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分 A记载的相同。
<第二导电型侧电极>
该部分的发明采用的第二导电型侧电极与部分A记载的相同。 <第一导电型侧电极〉
该部分的发明采用的第一导电型侧电极与部分A记载的相同。<绝缘层>
该部分的发明釆用的绝缘层与部分A记载的相同。 <支持体〉
支持体40需要起到在基板剥离时作为薄膜结晶层的支持体的作用，
另外，非常优选该支持体还具有元件完成后的电流的导入和散热的功能。
基于该观点，支持体的母材优选选自由金属、A1N、 SiC、金刚石、BN和 CuW组成的组。这些材料的散热性优异，能够有效抑制高功率的发光元 件所不可避免的散热的问题，所以是优选的。另夕卜，A1203、 Si、玻璃等 的成本低，作为支持体的母材，其利用范围宽，所以是优选的。另外， 后述的基板去除时，在通过激光照射将薄膜结晶层的一部分分解成金属 Ga和氮时，优选实施湿蚀刻除去金属Ga，并优选此时支持体是不被蚀刻 的材质。此外，有可能会对基板本身也进行湿蚀刻，此时，也优选支持 体是不被蚀刻的材质。此外，从金属选择支持体的母材时，优选用具有 耐蚀刻性的介电体等覆盖其周围。作为金属母材，优选在发光元件的发 光波长下反射率高的材料，优选A1、 Ag等。另外，用介电体等覆盖时， 最优选以各种CVD法形成的SiNx、 Si02等。
从还同时具有元件制作完成后的电流的导入和散热的功能的观点出 发，支持体优选在母材上具有电流的导入用的电极配线，并且在该电极 配线上安装装置的部分具有适当的将发光装置和支持体接合用的粘结 层。此处，粘结层可以使用含有Ag的糊料、金属凸块等，从散热性的观 点出发，非常优选由金属焊料构成粘结层。与含有Ag的糊料、金属凸块 等相比，金属焊料能够实现散热性绝对优越的芯片倒装。此处，作为金 属焊料，可以举出In、 InAg、 InSn、 SnAg、 PbSn、 AuSn、 AuGe和AuSi 等。特别优选AuSn、 AuSi、 AuGe等高熔点焊料。这是因为，注入大电 流以使发光元件超高功率运转时，元件附近的温度上升到20(TC程度，因 此，焊料材料的熔点方面，更优选具有高于驱动时的元件温度的熔点的 金属焊料。另外，有时为了消除芯片倒装时元件的层差，优选使用凸块 并进一步在其周围覆盖金属焊料材进行结合。
另外，该部分公开的发明的集成型化合物半导体发光装置通过自由地改变支持体上的金属配线，能够将一个发光装置内的各发光单元并联 连接或串联连接，或者混联连接。
〔部分C公开的发光装置的制造方法〕 下面对该部分公开的发明的集成型化合物半导体发光装置的制造方 法进行说明。
该部分公幵的发明的制造方法的一例如图3-4所示，首先准备基板
21，通过薄膜结晶成长，在其表面依次进行缓冲层22、第一导电型包层 24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层 时，优选采用MOCVD法。但是，也可以用MBE法、PLD法等形成全 部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的 等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本 说明书中，所记载的"薄膜结晶成长，，包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图3-l、图3-2所示的形状，该部分 公开的发明中优选如图3-4所示形成第二导电型侧电极27。即，优选先 于绝缘层30的形成、并且先于第一电流注入区域'36的形成、甚至第一 导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二 导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p 型的情况下，对在表面露出的p型包层的表面实施各种处理后形成P侧 电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理损 害而会降低。例如先于第二导电型侧电极的形成而实施利用p-CVD形成 绝缘层的工序时，在其表面残留了等离子体损害。因此，本发明中，薄 膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、 第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电 极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极 形成工序等)实施第二导电型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是An为代表例进行了假设，露出面是An等比较稳 定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。 从该角度出发，本发明中同样优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，本发明中，形成有第二导电型侧电极的层是第二导电型接触层的情况下，同样可以减少对第二导电型半导体层的处理损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空淀积等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、使用金属掩模等场所选择性的蒸镀等。 '
形成第二导电型侧电极27后，如图3-5所示，使第一导电型包层24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序中，其目的在于露出半导体层，在所述半导体层中，后述的第一导电型侧电极向其中注入了第一导电型的载流子，所以薄膜结晶层具有其他的层例如包层为2层的情况下或者存在接触层的情况下，可以连该层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2等，利用等离子体蚀刻法进行干蚀刻。但是，优选在后述的第二蚀刻工序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、 A1F3、 MgF2、 BaF2、 CaF2及其组合组成的组中的金属氟化物层的蚀刻掩模，使用Cl2、 SiCU、 BC13、 SiCU等气体，利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，优选能生成高密度等离子体的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx掩模或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图3-6所示，通过第二蚀刻工序形成发光单元间分离槽12。与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常第一蚀刻工序蚀刻的层的总和为0.5拜左右，但是第二蚀刻工序中，需要蚀刻第一导电型包层24的全部和缓冲层22的一部分，所以其通常为l(im以上，例如11im 5[am的范围，或3,以上的范围例如3|im 7^n。
92有时其厚度为3, 10,，甚至有时超过了 10pm。但是，与进行蚀刻直到达到基板的情况相比，具有可以减小蚀刻深度的优点。因此，可以将发光单元间分离槽12的宽度设定为上述那样小的宽度。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等相对于对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施必须对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的SiNx膜。例如在第二干蚀刻工序蚀刻4pm的GaN系材料时，需要厚于0.8pm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡，构成金属氟化物层的材料优选为MgF2、 CaF2、 SrF2、 BaF2、 A1F3，其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的成膜温度设定在150'C以上，形成了与底涂层的密合性优异的致密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选为250。C以上、进一步优选为30(TC以上、最优选为35(TC以上。特别是在350°C以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异，并且是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说，侧壁部分的线性非常优异，确保了开口部的宽度的控制性，作为蚀刻掩模是最优选的。
为了制成这种与底涂层的密合性优异、为致密的膜、显示出干蚀刻的高耐性、并且对于图案形状来说侧壁部分的线性和开口部的宽度的控制性非常优异的蚀刻掩模，优选在高温进行成膜，但成膜温度过高时，对于进行金属氟化物图案化时优选实施的利用盐酸等进行的湿蚀刻的耐性为必要以上，因而不容易将其除去。特别是像后述那样在半导体层的干蚀刻时，SrF2等掩模暴露在氯等的等离子体中的情况下，其后实施的
掩模层的去除时的蚀刻速度具有较暴露在氯等等离子体中前降低的趋势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进行金属氟化物的成膜。
首先，在暴露于半导体层干蚀刻时的等离子体中之前的金属氟化物中，由于低温成膜层相对于盐酸等蚀刻剂的蚀刻速度快，所以蚀刻快速进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为
300'C以上时，蚀刻速度明显低于对成膜温度为25(TC的膜的蚀刻速度，在35(TC 45(TC时，均处于非常合适的蚀刻速度范围。但是，成膜温度大于48(TC时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下难以进行图案化。另外，在于半导体层的干蚀刻时的等离子体中暴露后的金属氟化物中，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为48(TC以下，进一步优选为470°C以下、特别优选为460°C以下。
考虑这种情况，使用经图案化得到的掩模(可以层积有SiNx、 Si02等，金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选从Cl2、 BC13、 SiCl4、 CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系材料的选择比大于100,所以容易进行对厚膜GaN系材料的蚀刻，并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，优选能生成高密度等离子体的ICP型干蚀刻。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时，金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸的情况下，可以制成金属氟化物层为表面层的与SiNx、 Si02等的多层掩模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、Si02等，也可以例如如图3-17所示，SiNx、 Si02等掩模51至少形成在不耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在SiNx、 Si02等掩模51。
94通过这样的第二蚀刻工序，形成了如图3-6所示的发光单元间分离槽。
接着，如图3-7所示，通过第三蚀刻工序形成装置间分离槽13。第三蚀刻工序中，由于必须对缓冲层的全部进行蚀刻，所以与第二蚀刻工序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了 5pm 10j^m，并且有时超过了 10pm。因此，与第二蚀刻工序中说明的同样，优选使用含有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第二蚀刻工序中所述。
形成装置间分离槽时，需要至少切断第一导电型包层。该部分公开的发明的优选形态之一如图3-7所示，所形成的装置间分离槽13达到了基板21。这种情况下，装置的分离容易。另外，形成装置间分离槽时，还可以一直蚀刻到基板的一部分。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如，装置间分离槽一直形成到缓冲层的中途的情况下，能够在第一导电型包层的侧壁形成绝缘层，并能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图3-13 图3-16)。这种情况下，优选从侧壁露出的
未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到缓冲层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以具有能够简化工序的优点。
此外，第一蚀刻工序、第二蚀刻工序和第三蚀刻工序先实施哪个工序后实施哪个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。如图3-17所示，首先，利用SiNx、 Si02等耐酸材料(优选SiNx)，形成第一蚀刻掩模51,进行蚀刻，以使第一导电型包层24露出，不除去掩模51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模51可以一直存在到完成两个工序的蚀刻。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断分开元件时，优选Lwsm为20pm以上例如为30拜以上。另夕卜，利用切割等实施元件的分开时，Lwsrn优选为300pm以上。另外，LwsFH过大会造成浪费，所以Lwsm通常为2000,以下。这是因为，需要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，形成图3-8中所示的绝缘层30。绝缘层只要是能够确保电绝缘的材料，则可进行适宜选择，具体如上所述。成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图3-9所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分离槽13内形成绝缘层被从基板面和侧壁去除了的不形成绝缘层的部分15。除去第二导电型侧电极27上的绝缘层30时，优选按照第二导电型侧电极的周边部分有绝缘层的方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边到绝缘层所覆盖的宽度中，最窄的部分的宽度L2w为15nm以上。进一步优选为30pm以上、特别优选为lOO^im以上。通过用绝缘层覆盖较大面积的第二导电型侧电极，从而特别能够降低由金属焊料材引起的与例如第一导电型侧电极等其他的部分的意外短路。另外，L2w通常为2000iim以下，优选为750(im以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不形成绝缘层的部分15的形成可分别进行，但通常同时通过蚀刻形成这些部分。
例如可以通过下述的各种工序同时除去设置不形成绝缘层的部分15时的槽侧壁的绝缘层的一部分。通过光刻形成具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被
湿蚀刻剂除去，得到了图3-9所示的在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接合用的焊料等附着在侧壁，也不会发生意外的电短路。这样的绝缘层的去除形状是优选的形状，这是因为，特别发光装置的制造工序中除去基板时，不会与此相伴发生绝缘层意外剥离等不便。此外，在装置间分离槽一直形成到缓冲层的中途的情况下，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分的形态(制作例如如图3-14、图3-16的结构的情况)下，在上述的工序堆积绝缘膜时，绝缘膜是在槽底面堆积而不是在基板面堆积的，虽然这点上不同，但可采用相同的工序。另外，绝缘层覆盖分离槽底面的一部分和分离槽的侧壁部分的形态(制作例如如图3-13、图3-15的结构的情况)下，在上述的工序，可以通过适合规定的形状的光刻来准备适当的蚀刻掩模形状，并且可以不用进行侧蚀，来除去堆积在槽底面的绝缘层的一部分，形成划线区域。
接着，形成如图3-10所示的第一导电型侧电极28。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、 Al和Mo的任意材料或含有全部Ti、 Al和Mo作为构成元素。另夕卜，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，最窄部分的宽L^优选为7pm以上，特别优选为9nm以上。并且，Lb通常为500,以下，优选为100,以下。通常，L^为5|am以上的情况下，能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的
形式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与第一导电型侧接触层相接地形成。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少加工损伤的观点方面也是有利的。第一导电
型是n型的情况下，优选的形态下，对于n侧电极来说，在该n侧电极的电极材的表面形成Al。这种情况下，n侧电极如第二导电型侧电极那样，在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。绝缘层的蚀刻时，如上所述，使用氢氟酸系的蚀刻剂的湿蚀刻等是简便的，但A1对含有氢氟酸的各种蚀刻剂的耐性低，实际有效地实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于A1的反应性比较高，所以也有可能引入包括氧化的损害。所以，本发明中，在形成绝缘层后并且除去了绝缘层的预定的不要部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图3-10(图3-2)的结构后，进行除去棊板的前准备。通常首先将图3-10所示的结构作为晶片整体，或者将其一部分与支持体40接合。这是因为，薄膜结晶层全体最高也就是15^m左右的厚度，所以剥离基板后，机械强度变得不足，不仅如此，而且剥离基板后，难以承受后面的处理。支持体的材料等如上所述，并且在支持体上的金属面41(电极配线等)用例如金属焊料42」进行连接、安装。
此时，本发明的i光装置中，第二导电型侧电极27和第一导电型侧电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的散热性，因此是优选的。另外，由于除了保护缓冲层的一部分、特别是未掺杂部分之外，绝缘层还保护了其他的薄膜结晶层的侧壁，因此，即使存在焊料的渗出等，薄膜结晶层内例如活性层结构侧壁也不会发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研磨、蚀刻、激光脱粘合等所有可能的方法。对蓝宝石基板进行研磨的情 况下，可以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除
去基板。此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜结 晶成长部分的情况下，可以实施激光脱粘合，使用具有透过蓝宝石基板 但被例如缓冲层使用的GaN吸收的248nm的振荡波长的准分子激光，从 蓝宝石基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，剥离基板。
另外，使用ZnO和ScAlMg04等作为基板的情况下，可以使用HC1 等蚀刻剂，通过湿蚀刻除去基板。
此处，该部分公开的发明的优选形态下，基板上不存在与绝缘层相 接的部分，所以实施基板剥离时，不会随之产生绝缘层的剥离等。
其后，在与存在装置间分离槽的位置对应的分离区域，将发光装置
与支持体一同分离，得到单个的发光装置。此处，优选支持体的分离区 域不存在金属配线。此处是因为存在金属配线时，难以实施装置间的分 离。该部分公开的发明的集成型化合物半导体发光装置通过自由地改变 支持体上的金属配线，能够将一个发光装置内的各发光单元并联连接或 串联连接，或者混联连接。
根据母材，支持体的分离区域部分的切断可以选择切割、划线、切 断等适当的工序。另外，装置间分离槽一直形成到缓冲层的中途的情况(例 如以与发光单元间分离槽同等的深度直到缓冲层的中途形成了槽的情况) 下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光划线对缓 冲层的一部分实施烧蚀等，由此能够容易地实现薄膜结晶成长层部分处 的发光装置间的分离。其后，通过切割将支持体分离为各发光装置。某 些情况下，发光装置间的分离时，能够通过切割同时分离薄膜结晶成长 层和支持体。
如此操作，制成了图3-l所示的发光装置。
该部分公开的发明的制造方法中，在可以有效制造有利于面光源发 光的结构的基础上，如上述说明的那样，优选按照顺序实施薄膜结晶层 的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻 工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去 除)、第一导电型侧电极的形成，利用该工序顺序，不会损害第二导电型 侧电极正下方的薄膜结晶层，并且能够得到第一导电型侧电极也没有受 到损害的发光装置。所以，装置形状反映了工序流程。即，发光装置中 存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结 构。即，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜 结晶层)相接，其间不存在绝缘层，第二导电型侧电极的上部周边存在被 绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一 导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的部分。 <<部分0>>
部分D公开的发明涉及下述技术方案。
l.一种集成型化合物半导体发光装置，其是具有2个以上发光单元 的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电 极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一 导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层 的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导 体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上 述主要的光取出方向的相反侧，
相对于上述第一导电型半导体层，在上述主要的光取出方向侧具有 共用设置在上述2个以上发光单元之间的缓冲层，
上述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分 离槽电分离，所述发光单元间分离槽是通过从上述薄膜结晶层的表面进 行除去直至上述缓冲层的界面或直至上述缓冲层的一部分而形成的，
1个发光单元内设置有2个以上发光点和至少1个上述第一导电型 侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和 上述第二导电型侧电极，1个发光单元内通过上述第一导电型半导体层电 导通。2. 如上述l所述的发光装置，其特征在于，上述缓冲层是通过薄膜 结晶成长形成的层。
3. 如上述1或2所述的发光装置，其特征在于，上述缓冲层中至少 与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q'cm)以上。
4. 如上述1 3任一项所述的发光装置，其特征在于，上述缓冲层 整体的比电阻为0.5(Q cm)以上。
5. 如上述1 4任一项所述的发光装置，其特征在于，上述缓冲层 为2个以上层的层积结构。
6. 如上述1 5任一项所述的发光装置，其中，上述发光单元间分 离槽的宽度范围为2(im 300nm。
7. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离 槽一直形成到上述缓冲层的中途。
8. 如上述1 6任一项所述的发光装置，其特征在于，上述发光装 置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离 槽的形成中除去了上述缓冲层。
9. 如上述1 8任一项所述的发光装置，其特征在于，其具有绝缘 层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全面，并 且，在上述发光装置的侧面露出的层之中，所述绝缘层至少覆盖上述第 一导电型半导体层、活性层结构和第二导电型半导体层的侧面，且所述 绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接， 覆盖与上述第二导电型侧电极的主要的光取出方向相反侧的一部分。
10. 如上述9所述的发光装置，其特征在于，在该发光装置的侧面 存在没有形成上述绝缘层的非绝缘层形成区域，并且上述绝缘层从上述 主要的光取出方向至少覆盖上述第一导电型半导体层、上述活性层结构 和上述第二导电型半导体层的侧壁。
11. 如上述1 10任一项所述的发光装置，其特征在于，上述薄膜结 晶层由含有V族氮原子的III-V族化合物半导体构成。
12. 如上述1 11任一项所述的发光装置，其特征在于，上述活性层
101结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱
层的层数时，B和W满足B^W+1。
13. 如上述9或10所述的发光装置，其特征在于，上述绝缘层是由 2个以上的层构成的介电体多层膜。
14. 如上述9、 IO和13任一项所述的发光装置，其特征在于，用R2
表示从上述第一导电型半导体层侧向上述缓冲层垂直入射的该发光元件
的发光波长的光在上述缓冲层被反射的反射率，分别用R12表示从上述 第二导电型半导体层侧向上述绝缘层垂直入射的该发光元件的发光波长
的光在上述绝缘层被反射的反射率、用Rll表示从第一导电型半导体层 侧向上述绝缘层垂直入射的该发光元件的发光波长的光在上述绝缘层被 反射的反射率、用Rlq表示从上述活性层结构侧向上述绝缘层垂直入射 的该发光元件的发光波长的光在上述绝缘层被反射的反射率时，所构成 的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<Rlq。
15. 如上述1 14任一项所述的发光装置，其特征在于，上述缓冲 层的主要的光取出方向的表面不是平坦的。
16. 如上述1 15任一项所述的发光装置，其特征在于，在缓冲层 的光取出侧具有低反射光学膜，以使在用R3表示从上述第一导电型半导 体层向缓冲层侧垂直入射的该发光元件的发光波长的光在缓冲层被反射 的反射率、用R4表示从上述缓冲层向光取出侧的空间垂直入射的该发光 元件的发光波长的光在与空间的界面被反射的反射率时，满足R4〈R3。
17. 如上述1 16任一项所述的发光装置，其特征在于，第一导电 型是n型，第二导电型是p型。
18. 如上述1 17任一项所述的发光装置，其特征在于，上述第一 导电型侧电极和上述第二导电型侧电极通过金属焊料接合于具有金属面 的支持体。
19. 如上述18所述的发光装置，其特征在于，上述第一导电型侧电
102极和上述第二导电型侧电极与上述支持体的金属面的接合是仅通过金属
焊料进行的或者是通过金属焊料和金属凸块(bump)完成的。
20. 如上述18或19所述的发光装置，其特征在于，上述支持体的 母材选自由A1N、 A1203、 Si、玻璃、SiC、金刚石、BN和CuW组成的 组。
21. 如上述18 20任一项所述的发光装置，其特征在于，在上述支 持体的发光装置间的分离部分没有形成金属层。
22. —种集成型化合物半导体发光装置的制造方法，其是制造在支 持体上具有2个以上发光单元的集成型化合物半导体发光装置的方法， 其特征在于，所述方法具有下述工序
在基板上形成缓冲层的工序；
进行薄膜结晶层成膜的工序，所述薄膜结晶层至少具有包含第一导 电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的 第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
第一蚀刻工序，使上述第一导电型半导体层的一部分在表面露出， 并将上述第二导电型半导体层和上述活性层结构截断成2个以上的区域， 以形成2个以上包括上述活性层结构、上述第二导电型半导体层和上述 第二导电型侧电极的发光点；
在通过上述第一蚀刻工序而露出的第一导电型半导体层的面形成至 少1个第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面进行除去直到上述缓冲层的 界面或者从上述薄膜结晶层表面进行除去直到上述缓冲层的一部分，以 形成用于将上述发光单元相互电分离的发光单元间分离槽；
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和 第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分 离槽；和
除去上述基板的工序。
23. 如上述22所述的方法，其特征在于，上述除去基板的工序之前具有将上述第一导电型侧电极和第二导电型侧电极接合于支持体上的金 属面从而安装于上述支持体的工序。
24. 如上述23所述的方法，其特征在于，上述除去基板的工序之后 具有分离成2个以上发光装置的工序。
25. 如上述22 24任一项所述的方法，其特症在于，将上述缓冲层 的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且在上述第一 导电型半导体层的形成之前进行该工序。
26. 如上述22 25任一项所述的方法，其特征在于，上述缓冲层中 至少与上述第一导电型半导体层直接相接的部分的比电阻为0.5(Q cm) 以上。
27. 如上述22 26任一项所述的方法，其特征在于，上述缓冲层整 体的比电阻为0.5(Q cm)以上。
28. 如上述22 27任一项所述的方法，其特征在于，以2个以上层
的层积结构进行上述缓冲层的成膜。
29. 如上述22 28任一项所述的方法，其特征在于，与上述第二蚀 刻工序同时进行上述第三蚀刻工序或者另外进行上述第三蚀刻工序，从 上述薄膜结晶层表面蚀刻到上述缓冲层的界面，或者从上述薄膜结晶层 表面进行蚀刻直到除去上述缓冲层的一部分。
30. 如上述22 28任一项所述的方法，其特征在于，上述第三蚀刻 工序中，蚀刻至少进行到上述基板表面。
31. 如上述22 30任一项所述的方法，其特征在于，以使用气体物 质的干蚀刻进行上述第二和第三蚀刻工序，所述气体物质为选自由Cl2、 BC13、 SiCl4、 CCl4和两种以上这些气体的组合组成的组中的物质。
32. 如上述31所述的方法，其特征在于，使用经图案化的金属氟化
物层作为蚀刻掩模。
33. 如上述32所述的方法，其特征在于，上述金属氟化物层选自由 SrF2、 A1F3、 MgF2、 BaF2、 CaF2和这些物质的组合组成的组。
34. 如上述22 33任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有 形成绝缘层的工序。
35. 如上述34所述的方法，其特征在于，形成上述绝缘层的工序在 第一 第三蚀刻工序之后进行。
36. 如上述22 28任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电 型侧电极的工序，
上述第三蚀刻工序中，以从表面达到上述缓冲层的至少一部分的深 度进行蚀刻，形成上述装置间分离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型侧电极的 工序之前，还具有形成绝缘层的工序；和在上述装置间分离槽内，除 去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
37. 如上述22 28任一项所述的方法，其特征在于，依次进行形成 上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电 型侧电极的工序，
上述第三蚀刻工序中，从表面进行蚀刻直到除去上述缓冲层的至少 一部分，或者以至少达到上述基板的深度进行蚀刻，形成上述装置间分 离槽，
并且，在第一 第三蚀刻工序之后、形成上述第一导电型侧电极的 工序之前，还具有形成绝缘层的工序；和
在上述装置间分离槽内，除去槽底面堆积的绝缘层的全部和在上述 装置间分离槽的侧壁形成的绝缘层之中的上述槽底面侧的一部分绝缘层 的工序。
38. 如上述36所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，形成上述装置间分离槽。
39. 如上述37所述的方法，其特征在于，同时实施上述第二、第三 蚀刻工序，进行蚀刻，直到上述缓冲层的界面，或者直到除去缓冲层的 一部分，形成上述装置间分离槽。
10540. 如上述22 39任一项所述的方法，其特征在于，进行上述除去 基板的工序时，从上述基板侧照射对上述基板透明但被上述缓冲层吸收 的波长的光，将上述缓冲层的一部分分解，在上述基板与上述缓冲层的 界面发生剥离。
41. 如上述23所述的方法，其特征在于，通过金属焊料进行上述第 一导电型侧电极和第二导电型侧电极与上述支持体上的金属面的接合。
42. 如上述23或41所述的方法，其特征在于，上述支持体的母材 选自由金属、A1N、 A1203、 Si、玻璃、SiC、金刚石、BN和CuW组成的 组。
43. 如上述22 42任一项所述的方法，其特征在于，上述基板选自 由蓝宝石、SiC、 GaN、 LiGa02、 ZnO、 ScAlMg04、 NdGa03和MgO组
成的组。
通过该部分公开的发明，能够提供具有适于大面积面光源发光的结 构的集成型化合物半导体发光装置及其制造方法。
特别是即使发光装置的面积大于数cm2，也能实现面方向发光强度 的均匀性比较高的蓝色或紫外发光。另外，该部分公开的发明的发光装 置是倒装芯片型，能够安装于基台，所以能够确保充分的散热性和髙的 光取出效率。
该部分公开的发明中，发光单元间分离槽不是除去包括缓冲层在内 的全部的层来形成的，所以能够在使邻接的发光单元之间电分离的同时 相互接近。因此，对于集成密度的提高和面光源发光是非常有利的。另 外，由于1处的老化不会影响整个装置，所以在可靠性的观点方面也是 优异的。另外，由于仅将发光单元间分离槽形成到发光单元之间共用的 电阻足够高的缓冲层的一部分即可，所以能够使用足够厚的缓冲层，不 用考虑蚀刻深度的制约，因而，能够使发光元件部分的结晶性更好，这 在发光装置的高功率化的观点方面是优选的。另外，从短时间即可完成 等观点方面也是优选的。
另外，由于该部分公开的发明在主要的光取出方向不存在基板，所 以其还同时具有下述的优点。例如对于由GaN系材料、InGaN系材料、AlGaN系材料、InAlGaN系材料、InAlGaBN形材料等材料通过普通的 MOCVD法在C+蓝宝石基板上构成的半导体发光元件来说，通常这些 材料的蓝宝石基板面侧是氮面，这些材料的成长方向是Ga面。此处，通 常Ga面是不易进行化学蚀刻等的面，难以实施用于提高光取出效率的粗 面化等，而氮面能够比较容易地进行化学蚀刻，因此，能够进行粗面化 等。与此相对，存在基板的情况下，代表性的蓝宝石等基板基本不能进 行化学蚀刻。因而，该部分公开的发明中，剥离蓝宝石基板等，其后对 露出的氮面进行化学蚀刻，由此能够容易地进行粗面化，从而能够容易 地提高发光装置的发光效率等。
另外，该部分公开的发明中的发光装置不是仅电结合的发光点的集 成，其特征还在于电分离的发光单元中具有适当数量的发光点。即，发 光装置整体仅由电结合的发光点形成的情况下，1个发光点的老化导致装 置全体的电流注入通路变化，影响发光装置全体的发光强度的均匀性等。 但是，l个发光单元内具有2个以上的适当数量的发光点时，该老化对电 学方面的影响仅限于该发光单元内，所以是优选的。 (部分D的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图4-1中给出了该部分公开的发明的集成型化合物半导体发光装置 (以下简称为发光装置)的一例。另外，还参照示出制作中的形状的图4-2 进行了说明，以更详细地说明图4-l的发光装置的结构。此处，如图4-l、 图4-2所示，给出了 l个发光单元ll中存在3个发光点17，由4个发光 单元11构成1个发光装置10的例子。但是，对1个发光单元11中存在 的发光点的个数和发光单元集成的个数没有特别限定，可以在所提供的 一个基板内设定适当的个数。发光单元集成的个数方面，例如可以集成2 个，并且可以集成超过500个。此处，优选25 200个，并且优选2维 排列。另外，对一个发光单元内存在的发光点的个数也没有特别限定， 例如可以集成2个，并且可以集成超过500个。此处，优选为5 100个， 进一步优选为10个 50个，并优选2维排列。
该部分公开的发明中， 一个发光单元如图所示至少具有化合物半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所述化合物半导体薄膜结晶层具有包括第一导电型包层24的第一导电型半导体层、包括第二导电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开，缓冲层22在发光单元之间是共用设置的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28，由此形成了第二导电型侧电极27和第一导电型侧电极28相对于基板设置在同侧的构成。此时，该部分公开的发明中，l个发光单元中，活性层结构25和第二导电型半导体层(包括第二导电型包层26)被切断，构成各自能够独立发光的发光点17，第一导电型半导体层在发光单元中是共用存在的。 一个发光点17设置一个第二导电型侧电极27。另外，l个发光单元中至少存在1个第一导电型侧电极28即可，但也可以对应发光点的个数设置第一导电型侧电极28。另外，存在的第一导电型侧电极28的个数可以多于1个发光单元内的发光点的个数。但是，该部分公开的发明中，特别优选实施的是，第二导电型侧电极是p型电极的情况下，优选第二导电型侧电极的个数或面积大于第一导电型侧电极的个数或面积。这是因为，l个发光单元中，有助于实质发光的部分是存在于第二导电型侧电极之下(根据观察方向或者是之上)的活性层结构内的量子阱层。所以优选1个发光单元内的第二导电型侧电极的个数或面积相对大于第一导电型侧电极的个数或面积。另外，在后述的电流注入区域的关系方面，优选第二电流注入区域的个数或面积大于第一电流注入区域的个数或面积。另外，最优选电极关系、电流注入区域关系均满足上述内容。
该部分公开的发明中，发光单元11内，发光点17在第一导电型半导体层电导通，发光单元11通过发光单元间分离槽12而相互电分离。即，发光单元间分离槽12切断薄膜结晶层中导电性高的层，至少除去到
缓冲层22，优选如图4-1所示那样进行除去直至缓冲层的中途，所以发
光单元之间没有实质性的电结合。
如下文具体所述，缓冲层之中，至少与第一导电型半导体层(图中的
第一导电型包层24)直接接触的部分实质上是绝缘性的。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2, 300nm、进一步优选为5jim 50(im、最优选为8pm 15(im。该部分公开的发明中，特别是与后述的制造方法相结合，可以将发光单元间分离槽的宽度设定得窄，能够实现适合面光源的集成化。
图4-2还示出了与中央的发光装置10邻接的其他发光装置的一部分。如制造过程中所述，在同一基板21上形成各个发光装置10，这些发光装置10由装置间分离槽13分开。图4-1所示的完成的发光装置相当于通过金属焊料42将图4-2的中的1个发光装置10的第二导电型侧电极27和第一导电型侧电极28分别连接到支持体40上的金属面41而形成的结构。制造方法的一例见下文。
图4-2的例子中，除去薄膜结晶层直至到达基板而形成了装置间分离槽13，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽还优选形成到缓冲层的中途的形态。这些情况下，均能在相对于缓冲层位于活性层结构侧的导电性高的层的侧壁容易地形成绝缘层。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层22 26的表面、侧壁等的露出部分的大部分，另外，图4-1的发光装置的侧壁部分的绝缘层形状，即发光装置未被分开的图4-2的状态下的装置间分离槽13中的绝缘层形状可以有几种形态。任意一种形态下，均优选绝缘层不接触基板，将发光装置分离前，在划分发光装置的装置间分离槽13中具有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分离。其结果是，该部分公开的发明的发光装置的优选形状下，覆盖侧壁的绝缘层未到达缓冲层的光取出面侧界面。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图4-2所示，绝缘层30并没有覆盖装置间分离槽13的槽内的全部表面，在基板面(即槽底面)和接近基板
的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。该结构中，不存在附着于基板21的绝缘层30，所以通过例如剥离来除去基板21时，不存在绝缘层产生剥离等的可能性，因而是最优选的。所得到的发光装置中，如图4-l的B部分所示，绝缘层30未到达基板面，存在不形成绝缘层的部分15。呈该形状的装置中，保证了绝缘层不发生剥离，其结果，即使存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。该图4-l中，缓冲层22—直露出到壁面的一部分，露出的部分优选是没有进行掺杂的非掺杂层。露出的是绝缘性高的材料时，该装置的可靠性高。
另外，装置间分离槽一直形成到缓冲层的中途的情况下，得到了下述形状的发光装置。例如如图4-13和图4-14所示，缓冲层22—直存在到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图4-13的例子中，绝缘层30如图4-13中的C部分所示，从离开缓冲层22的端部的槽底面的位置覆盖分离槽底面部分和分离槽的侧壁部分。该形态与图4-2中将装置间分离槽在缓冲层22的中途截止，除去堆积在缓冲层的槽底面的绝缘层的一部分，形成划线区域，从划线区域将装置分开的形状相对应。图4-14的例子与图4-1和图4-2中将装置间分离槽在缓冲层22的中途截止的形态对应，如图4-14的D部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
另外，装置间分离槽的深度可以设定为到缓冲层的中途的任意位置的深度。改变图4-13和图4-14中的装置间分离槽的深度的例子分别见图4-15和图4-16。图4-15中的E部分、图4-16中的F部分的形状分别与图4-13的C部分、图4-14的D部分相同。
如这些例子所示，装置间分离槽一直形成到缓冲层的中途的情况下，呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘层不发生剥离，并且用绝缘性高的材料构成露出的层，由此该装置与图4-1的形态的发光装置同样地是可靠性高的装置。
另外，该部分公开的发明的发光装置中，优选如图4-1所示，绝缘层30与第一导电型侧电极28的主要的光取出方向侧的一部分相接，即存在第一导电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分的周围夹有绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型侧电极27的周围的部分并且第二导电型侧电极27和第二导电型半导体层(图中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电型包层26等第二导电型半导体层的损害少，并且第一导电型侧电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同，但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有重叠。
下面对构成装置的各部件和结构进行更详细的说明。<基板〉
该部分的发明采用的基板与部分C记载的相同。<缓冲层>
该部分的发明采用的缓冲层与部分C记载的相同。<第一导电型半导体层和第一导电型包层〉
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分
mC记载的相同。
<活性层结构〉
该部分的发明采用的活性层结构与部分C记载的相同。 <第二导电型半导体层和第二导电型包层〉
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分 C记载的相同。
<第二导电型侧电极〉
该部分的发明采用的第二导电型侧电极与部分c记载的相同。
<第一导电型侧电极>
该部分的发明采用的第一导电型侧电极与部分C记载的相同。 <绝缘层>
该部分的发明采用的绝缘层与部分C记载的相同。 <支持体〉
该部分的发明采用的支持体与部分c记载的相同。
(部分D公开的发光装置的制造方法〕 下面对该部分公开的发明的集成型化合物半导体发光装置的制造方 法进行说明。
该部分公开的发明的制造方法的一例如图4-4所示，首先准备基板 21，通过薄膜结晶成长，在其表面依次进行缓冲层22、第一导电型包层 24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层 时，优选釆用MOCVD法。但是，也可以用MBE法、PLD法等形成全 部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的 等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本 说明书中，所记载的"薄膜结晶成长"包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图4-l、图4-2所示的形状，该部分 公开的发明优选如图4-4所示那样形成第二导电型侧电极27。即，优选 先于绝缘层30的形成、并且先于第一电流注入区域36的形成、甚至第 一导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第 二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形成p侧
电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理损 害而会降低。例如先于第二导电型侧电极的形成而实施利用p-CVD形成 绝缘层的工序时，在其表面残留了等离子体损害。因此，该部分公开的 发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一 蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二 导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导 电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二 导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳 定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。 从该角度出发，本发明中同样优选薄膜结晶成长之后先于其他处理工序 实施第二导电型侧电极的形成。
此外，本发明中，形成有第二导电型侧电极的层是第二导电型接触 层的情况下，同样可以减少对第二导电型半导体层的处理损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空淀积等各种 成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、 使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图4-5所示，使第一导电型包层 24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层 结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。该工序中， 第二导电型半导体层(第二导电型包层26)和活性层结构25被切断，形成 了具有活性层结构25、第二导电型半导体层(第二导电型包层26)和第二 导电型侧电极27的独立的发光点17的形状。第一蚀刻工序的目的还在 于露出半导体层，在所述半导体层中，后述的第一导电型侧向其中注入 了第一导电型的载流子，所以薄膜结晶层具有其他的层例如包层为2层 的情况下或者存在接触层的情况下，可以连该层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的 干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2
113等，利用等离子体蚀刻法进行干蚀刻。但是，优选在后述的第二蚀刻工 序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选
使用含有选自由SrF2、 A1F3、 MgF2、 BaF2、 CaF2及其组合组成的组中的 金属氟化物层的蚀刻掩模，使用a、 SiCl4、 BC13、 SiCU等气体，禾U用等 离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，优选能生成高 密度等离子体的ICP型干蚀刻。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx 掩模或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由 Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图4-6所示，通过第二蚀刻工序形成发光单元间分离槽12。 与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常 第一蚀刻工序蚀刻的层的总和为0.5,左右，但是第二蚀刻工序中，需 要蚀刻第一导电型包层24的全部和缓冲层22的一部分，所以其通常为 lnm以上，例如lnm 5jLim的范围，或3jum以上的范围例如3)im 7jLim。 有时其厚度为3pm 10,，甚至有时超过了 10,。但是，与进行蚀刻 直到达到基板的情况相比，具有可以减小蚀刻深度的优点。因此，可以 将发光单元间分离槽12的宽度设定为上述那样小的宽度。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等相对于 对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施 必须对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的 SiNx膜。例如在第二干蚀刻工序蚀刻4nm的GaN系材料时，需要厚于 0.8,的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干 蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的 形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含 有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平 衡，构成金属氟化物层的材料优选为MgF2、 CaF2、 SrF2、 BaF2、 A1F3， 其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容 易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟
化物层的成膜温度设定在150'C以上，形成了与底涂层的密合性优异的致
密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜
温度优选为250'C以上、进一步优选为30(TC以上、最优选为35(TC以上。 特别是在350'C以上成膜得到的金属氟化物层与所有的底涂层的密合性 均优异，并且是致密的膜，显示出干蚀刻的高耐性，对于图案形状来说， 侧壁部分的线性非常优异，确保了开口部的宽度的控制性，作为蚀刻掩 模是最优选的。
为了制成这种与底涂层的密合性优异、为致密的膜、显示出千蚀刻 的高耐性、并且对于图案形状来说侧壁部分的线性和开口部的宽度的控 制性非常优异的蚀刻掩模，优选在高温进行成膜，但成膜温度过高时， 对于进行金属氟化物图案化时优选实施的利用盐酸等进行的湿蚀刻的耐 性为必要以上，因而不容易将其除去。特别是像后述那样在半导体层的 干蚀刻时，SrF2等掩模暴露在氯等的等离子体中的情况下，其后实施的 掩模层的去除时的蚀刻速度具有较暴露在氯等等离子体中前降低的趋 势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进 行金属氟化物的成膜。
首先，在暴露于半导体层干蚀刻时的等离子体中之前的金属氟化物 中，由于低温成膜层相对于盐酸等蚀刻剂的蚀刻速度快，所以蚀刻快速 进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为 30(TC以上时，蚀刻速度明显低于对成膜温度为250'C的膜的蚀刻速度， 在35(TC 450'C时，均处于非常合适的蚀刻速度范围。但是，成膜温度 大于480'C时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费 过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下难以进行图案 化。另外，在于半导体层的干蚀刻时的等离子体中暴露后的金属氟化物 中，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致 难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为48(TC以下，进一步优选为47(TC以下、特别优选为46(TC以下。
考虑这种情况，使用经图案化得到的掩模(可以层积有SiNx-, Si02 等，金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选 从CU、 BC13、 SiCU、 CCU及其组合中进行选择。干蚀刻时，SrF2掩模对 GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻， 并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，优选能生成高 密度等离子体的ICP型干蚀刻。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时， 金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸 的情况下，可以制成金属氟化物层为表面层的与SiNx、 Si02等的多层掩 模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、 Si02等，也可以例如如图4-17所示，SiNx、 Si02等掩模51至少形成在不 耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在 SiNx、 Si02等掩模51。
通过这样的第二蚀刻工序，形成了如图4-6所示的发光单元间分离槽。
接着，如图4-7所示，通过第三蚀刻工序形成装置间分离槽13。第 三蚀刻工序中，由于必须对缓冲层的全部进行蚀刻，所以与第二蚀刻工 序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5pm 10iim，并 且有时超过了 10,。因此，与第二蚀刻工序中说明的同样，优选使用含 有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第 二蚀刻工序中所述。
形成装置间分离槽时，需要至少切断第一导电型包层。该部分公开 的发明的优选形态之一如图4-7所示，所形成的装置间分离槽13达到了 基板21。这种情况下，装置的分离容易。另外，形成装置间分离槽时， 还可以一直蚀刻到基板的一部分。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如， 装置间分离槽一直形成到缓冲层的中途的情况下，能够在第一导电型包 层的侧壁形成绝缘层，并能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图4-13 图4-16)。这种情况下，优选从侧壁露出的 未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到缓冲 层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以 具有能够简化工序的优点。
此外，第一蚀刻工序、第二蚀刻工序和第三蚀刻工序先实施哪个工 序后实施哪个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工 序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。 如图4-17所示，首先，利用SiNx、 Si02等耐酸材料(优选SiNx)，形成第 一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模 51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施 第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模 51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模 51可以一直存在到完成两个工序的蚀刻。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断 分开元件时，优选Lwsm为2(Vm以上例如为30^im以上。另夕卜，利用切 割等实施元件的分开时，Lwsp:n优选为300jim以上。另外，LWSPT1过大 会造成浪费，所以Lwspn通常为200(^m以下。
第三蚀刻工序之后，形成图4-8中所示的那样的绝缘层30。绝缘层 只要是能够确保电绝缘的材料，则可进行适宜选择，具体如上所述。成 膜方法可以采用等离子体CVD法等公知的方法。
接着，如图4-9所示，除去绝缘层30的规定部分，在第二导电型侧
电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一
导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分
离槽13内形成绝缘层被从基板面和侧壁去除了的不形成绝缘层的部分
15。除去第二导电型侧电极27上的绝缘层30时，优选按照第二导电型
侧电极的周边部分有绝缘层的方式实施。即优选第二导电型侧电极露出
部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序
特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优 选从第二导电型侧电极的周边到绝缘层所覆盖的宽度中，最窄的部分的
117宽度Lw为15jLim以上。进一步优选为30pm以上、特别优选为100|nm以 上。通过用绝缘层覆盖较大面积的第二导电型侧电极，从而特别能够降 低由金属焊料材引起的与例如第一导电型侧电极等其他的部分的意外短 路。另外，L2w通常为2000imi以下，优选为750iim以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层 的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用 干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另 外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar 离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不 形成绝缘层的部分15的形成可分别进行，但通常同时通过蚀刻形成这些 部分。
例如可以通过下述的各种工序同时除去设置不形成绝缘层的部分15 时的槽侧壁的绝缘层的一部分。通过光刻形成具有与装置间分离槽13的 面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的 蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基板面上的绝缘层。其后， 进一步继续长时间蚀刻，发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被 湿蚀刻剂除去，得到了图4-9所示那样的在装置间分离槽的基板侧不存在 绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层 的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支 持体接合用的焊料等附着在侧壁，也不会发生意外的电短路。这样的绝 缘层的去除形状是优选的形状，这是因为，特别发光装置的制造工序中 除去基板时，不会与此相伴发生绝缘层意外剥离等不便。此外，在装置 间分离槽一直形成到缓冲层的中途的情况下，距发光装置端偏向内侧的 侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝 缘层覆盖的部分形态(例如制作图4-14、图4-16的结构的情况)下，上述 的工序堆积绝缘膜时，绝缘膜在槽底面堆积而不是在基板面堆积，虽然 这点上不同，但可采用相同的工序。另外，绝缘层覆盖分离槽底面的一 部分和分离槽的侧壁部分的形态(制作例如图4-13、图4-15的结构的情况)
118下，在上述的工序，可以通过适合预定的形状的光刻来准备适当的蚀刻 掩模形状，并且可以不用进行侧蚀，来除去堆积在槽底面的绝缘层的一 部分，形成划线区域。
接着，形成如图4-10所示的第一导电型侧电极28。电极材料与已说 明的相同，第一导电型是n型时，优选选自Ti、 Al和Mo的任意材料或 含有全部Ti、 Al和Mo作为构成元素。另夕卜，通常Al在与n侧电极的主 要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成 电极形状，可以适当使用利用光刻技术的剥离法、.利用金属掩模等的场 所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第 一导电型侧电极与绝缘层相接的部分的宽度中，最窄部分的宽L^优选为 7nm以上，特别优选为9pm以上。并且，L^通常为500(^m以下，优选 为100pm以下。通常，L^为5,以上的情况下，能够确保光刻工序和 剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的 形式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可 以与第一导电型侧接触层相接地形成。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的 最终阶段制造的，这在减少加工损伤的观点方面也是有利的。第一导电 型是n型的情况下，优选的形态下，对于n侧电极来说，在该n侧电极 的电极材的表面形成A1。这种情况下，n侧电极如第二导电型侧电极那 样，在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的 蚀刻工序。绝缘层的蚀刻时，如上所述，使用氢氟酸系的蚀刻剂的湿蚀 刻等是简便的，但A1对含有氢氟酸的各种蚀刻剂的耐性低，实际有效地 实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻， 由于A1的反应性比较高，所以也有可能引入包括氧化的损害。所以，本 发明中，在形成绝缘层后并且除去了绝缘层的预定的不要部分后进行第 一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图4-10(图4-2)的结构后，进行除去基板的前准备。通常首先将图4-10所示的结构作为晶片整体，或者将其一部分与支持体40接合。 这是因为，薄膜结晶层全体最高也就是15pm左右的厚度，所以剥离基板 后，机械强度变得不足，不仅如此，而且剥离基板后，难以承受后面的 工序。支持体的材料等如上所述，并且在支持体上的金属面41(电极配线 等)用例如金属焊料42进行连接、安装。
此时，本发明的发光装置中，第二导电型侧电极27和第一导电型侧 电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电 流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的 散热性，因此是优选的。另外，由于除了保护缓冲层的一部分、特别是 未掺杂部分之外，绝缘层还保护了其他的薄膜结晶层的侧壁，因此，即 使存在焊料的渗出等，薄膜结晶层内例如活性层结构侧壁也不会发生短 路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研 磨、蚀刻、激光脱粘合等所有可能的方法。对蓝宝石基板进行研磨的情 况下，可以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除 去基板。此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜结 晶成长部分的情况下，可以实施激光脱粘合，使用具有透过蓝宝石基板 但被例如缓冲层使用的GaN吸收的248nm的振荡波长的准分子激光，从 蓝宝石基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，剥离基板。
另外，使用ZnO和ScAlMg04等作为基板的情况下，可以使用HC1 等蚀刻剂，通过湿蚀刻除去基板。
此处，该部分公开的发明的优选形态下，基板上不存在与绝缘层相 接的部分，所以实施基板剥离时，不会随之产生绝缘层的剥离等。
其后，在与存在装置间分离槽的位置对应的分离区域，将发光装置 与支持体一同分离，得到单个的发光装置。此处，优选支持体的分离区 域不存在金属配线。此处是因为存在金属配线时，难以实施装置间的分 离。该部分公开的发明的集成型化合物半导体发光装置通过自由地改变 支持体上的金属配线，能够将一个发光装置内的各发光单元并联连接或 串联连接，或者混联连接。根据母材，支持体的分离区域部分的切断可以选择切割、划线、切 断等适当的工序。另外，装置间分离槽一直形成到缓冲层的中途的情况(例 如以与发光单元间分离槽同等的深度直到缓冲层的中途形成了槽的情况) 下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光划线对缓 冲层的一部分实施烧蚀等，由此能够容易地实现薄膜结晶成长层部分处 的发光装置间的分离。其后，通过切割，对各发光装置逐个分离支持体。 某些情况下，发光装置间的分离时，能够通过切割同时分离薄膜结晶成 长层和支持体。
如此操作，制成了图4-l所示的发光装置。
该部分公开的发明的制造方法中，在可以有效制造有利于面光源发
光的结构的基础上，如上述说明的那样，优选按照顺序实施薄膜结晶层
的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻
工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极
露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去
除)、第一导电型侧电极的形成，利用这样的工序顺序，不会损害第二导
电型侧电极正下方的薄膜结晶层，并且能够得到第一导电型侧电极也没
有受到损害的发光装置。所以，装置形状反映了工序流程。即，发光装 置中存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到
的结构。也就是说，第二导电型侧电极与第二导电型包层(或其他的第二 导电型薄膜结晶层)相接，其间不存在绝缘层，第二导电型侧电极的上部 周边存在被绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或 其他的第一导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的 部分。
实施例
下面举出实施例，对本发明的特征进行更具体的说明。下面的实施 例所示出的材料、用量、比例、处理内容、处理过程等可以在不超出本 发明的宗旨的范围进行适当变化。因此，本发明的范围的解释不应受到 下面所示具体例的限定。另外，下面的实施例中所参照的附图存在为了 便于理解结构而对尺寸进行了改变的部分，其实际的尺寸如下文中所述。
121"〈部分A的发明的实施例〉 (实施例A-l)
按下述顺序制作图l-15所示的半导体发光装置。相关的工序图参照 图1-6 10、 12和14。
准备厚度为43(Vm的c+面蓝宝石基板21，首先采用MOCVD法在 其上形成厚10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a， 其后于1040'C形成厚4pm的未掺杂GaN层作为第2缓冲层22b。
进一步，以2,厚形成Si掺杂(Si浓度lxl018cm—3)的GaN层作为第 一导电型(n型)第二包层24b，以0.5,厚形成Si掺杂(Si浓度3xl018cm—3) 的GaN层作为第一导电型(n型)接触层24c，进一步以O.l拜的厚度形成 Si掺杂(Si浓度1.5xl0"cm力的Al。.15Gao.85N层作为第一导电型(n型揮一 包层24a。接着，作为活性层结构25，交替进行阻隔层和量子阱层的成 膜，其中阻隔层是于85(TC以13nm的厚度成膜的未掺杂GaN层、量子 阱层是于720°C以2nm的厚度成膜的未掺杂IncnGa^N层，量子阱层全部 共5层，其两侧是阻隔层。然后将成长温度设定为1025°C，以0.1pm的 厚度形成Mg掺杂(Mg浓度5xl019cm-3)AlQ.15Gaa85N层作为第二导电型(p 型)第一包层26a。接着以0.07pm的厚度形成Mg掺杂(Mg浓度 5xl0"cm力GaN层作为第二导电型(p型)第二包层26b。最后以0.03pm的 厚度形成Mg掺杂(Mg浓度lxlO"cm,GaN层作为第二导电型(p型)接触 层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，获取晶片，结束薄 膜结晶成长。
为了形成p侧电极，对结束了薄膜结晶成长的晶片使用光刻法形成 抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通 过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法 在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的 制作。至此的工序完成的结构大致与图l-6对应。此外，至此的工序中， 没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害 的工序。接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处，
使用p-CVD法，将基板温度设定为400'C，在晶片的整个面形成0.4|im 厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD 进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序， 进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SFe等离子体， 以RIE法实施SiNx膜的不要部分的蚀刻，后述的第一蚀刻工序中不进行 薄膜结晶成长层的蚀刻的部分残留掩模，并将与预定的薄膜结晶成长层 的蚀刻部分相当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻， 经过p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、 由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包 层24a —直蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入 部分的n型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。 此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成 膜工序，p侧电极也完全没有发生变质。至此的工序完成的结构大致与图 1-7对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽 12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。 接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶成 长层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，.对薄膜结晶成长层进行 ICP蚀刻，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN缓冲层22的一部分。该第二蚀刻 工序中，SrF2掩模基本不被蚀刻。发光单元间分离槽12的宽度与掩模的 宽度一致，为10pim。
通过第二蚀刻工序形成发光单元间分离槽12.后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图1-8对应。
接下来，为了实施用于形成各个化合物半导体发光装置间的装置间 分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2 掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜 结晶成长层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶成长层的全 部进行ICP蚀亥L蚀刻相当于装置间分离槽部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22(22a、 22b)。该第三蚀刻工 序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽50^im的装置间分离 槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图1-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成介电体多层膜。此时，Si&和SiOx各自以光学波长为元件的发光波长 的1/4的厚度形成每一层，以使对发光波长具有比较高的反射率。至此的 工序完成的结构大致与图1-10对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去装置 间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用 光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模 的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了 未掺杂缓冲层的侧壁的一部分的介电体多层膜(绝缘层)。此处，P侧电极 27的周边覆盖了 150pm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过
124p-CVD进行SiNx成膜工序，也完全没有发生变质。至此的工序完成的结构大致与图1-12对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，作为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(300nm厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，n侧电极的面积要比n侧电流注入区域大，其周边有30]im左右与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊料进行芯片倒装焊接，还要考虑散热性等。此外，其他制作例中，按照与绝缘层相接l(Vm左右进行制作，得到了与该实施例同等的性能的发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于是在元件制作工序的最后进行n侧电极的形成的，所以A1电极完全没有受到损害。至此的工序完成的结构大致与图1-14对应。
接下来，通过真空沉积法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此时，进行相对于元件的发光波长的低反射涂布，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了分割在晶片上形成的一个个发光装置，使用激光划线器，在装置间分离槽13内从薄膜结晶成长侧形成划线。然后，沿着该划线，仅将蓝宝石基板和MgF2低反射光学膜切断，制成一个个集成型化合物半导体发光装置。此时，没有对薄膜结晶成长层造成损害，也没有发生介电体膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制成图l-15所示的发光装置。此时，没有发生元件的意外短路等。
(实施例A-2)
如实施例A-1，其中，缓冲层22成膜后的薄膜结晶层的成膜如下进行，此外重复实施例A-1。即，实施例A-l中于1040。C形成厚4nm的未掺杂GaN作为第2缓冲层22b后，进一步，以4,厚形成Si掺杂(Si浓度5xlO"cm力的GaN层作为第一导电型(n型)第二包层24b，以0.5,厚
125形成Si掺杂(Si浓度8xl0 m,的GaN层作为第一导电型(n型)接触层24c，进一步以0.1,的厚度形成Si掺杂(Si浓度5.0x10"cm,的Al詣Ga固N层作为第一导电型(n型揮一包层Ma。接着，阻隔层和量子阱层交替成膜形成活性层结构25，其中阻隔层是于850°C以13nrn的厚度成膜的未掺杂GaN层、量子阱层是于720'C以2nm的厚度成膜的未掺杂IncnGa。.9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025 °C，以O.l(im的厚度形成Mg掺杂(Mg浓度5xl(y9cm,Al(H。Gao.9。N作为第二导电型(p型)第一包层26a。接着以0.07jim的厚度形成Mg掺杂(Mg浓度5xl019cm,GaN作为第二导电型(p型)第二包层26b。最后以0.03|im的厚度形成Mg掺杂(Mg浓度lxl0^cm力GaN作为第二导电型(p型)接触层26c。其后与实施例A-l同样地进行操作，制成图l-15所示的发光装置。此时，没有发生元件的意外短路等。
此外，实施例A-l、 2的工序中，在第一蚀刻工序后除去了 SiNx掩模，但也可不除去SiNx掩模，并可以在第二蚀刻工序后除去该掩模，进一步也优选在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层的中途截止，由此能制造图1-18和20所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时通过适合规定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图1-17和图l-19所示的发光装置。
(实施例A-3)
按下述顺序制作图l-16所示的半导体发光装置。
准备厚度为430pm的c+面蓝宝石基板21 ，首先采用MOCVD法在其上形成厚20nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040'C形成厚3.5,的未掺杂GaN层作为第2缓冲层22b。
接下来，以2,厚形成Si掺杂(Si浓度lxlO"cm,的GaN层作为第一导电型(n型)第二包层24b，以0.5pim厚形成Si掺杂(Si浓度2xl0"cm'3)的GaN层作为第一导电型(n型)接触层24c，进一步以O.lpn的厚度形成Si掺杂(Si浓度1.5xl0 m勺的AlQ.15Ga。.85N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于85(TC以13nm成膜的未掺杂GaN层、量子阱层是于715'C以2nm的厚度成膜的未掺杂In(U3Gao.87N层，量子阱层全部共3层，其两侧是阻隔层。
然后将成长温度设定为1025°C，以O.lpm的厚度形成Mg掺杂(Mg浓度5xlO"cm,Al(H5Ga。.85N层作为第二导电型(p型)第一包层26a。接着以0.05nm的厚度形成Mg掺杂(Mg浓度5xl019cm—3)GaN层作为第二导电型(p型)第二包层26b。最后以0.02,的厚度形成Mg掺杂(Mg浓度lxl(A:m力GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极27，对结束了薄膜结晶成长的晶片使用光刻法形成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处，通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，至此的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间分离槽的形成区域的SrF2膜，形成薄膜结晶成长层的分离蚀刻掩模即同时实施第二蚀刻工序和第三蚀刻工序用的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄膜结晶成长层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽的部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN缓冲层22的一部分。第二-第三同时蚀刻工序中，SrF2掩模基本不被蚀
127亥U。另外，所形成的发光单元间分离槽12与掩模同宽，为6Mm。
同时实施第二-第三蚀刻工序，形成发光单元间分离槽和装置间分离槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Aii露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用p-CVD法，将基板温度设定为400°C，在晶片的整个面形成厚0.4pm的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体，以RIE法实施SiNx膜的不要部分的蚀刻，后述的第一蚀刻工序中，残留了未进行薄膜结晶成长层蚀刻的部分，并且除去了与预定的薄膜结晶成长层的蚀刻部分相当的部分的SiNx膜。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层24a， 一直蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使进行该工序，p侧电极也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNj乍为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除去存在于装置间分离槽的绝缘层的一部分的操作，使用光刻技术形成抗蚀掩模，接下来，使用SF6气体的RIE等离子体，'进行不形成抗蚀掩模的部分即形成p侧电极露出部分和形成n侧接触层24c上的n侧电流注入区域以及除去存在于装置间分离槽的绝缘层的一部分的操作。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除n侧电流注入区域外，还使绝缘层覆盖薄膜结晶成长层的侧壁等。另外，如例如实施例A-1、 2说明 的那样，通过适合规定形状的光刻，准备适当的蚀刻掩模形状，并且进
行绝缘层的侧蚀，由此可形成图1-18的形状(图1-16示出了该形状)，或
者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝
缘层的侧蚀，由此可以形成图1-17的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以完全没有 发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用 于通过剥离法使n侧电极图案化的准备。此处，作为n侧电极，通过真 空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以A1 电极完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制 成发光装置。此时，没有发生元件的意外短路等。
(实施例A-4)
如实施例A-3，其中，如下改变基板和薄膜结晶层的构成，除此以 外，与实施例A-3同样操作，制作发光装置。
首先，准备厚度为300|im的c+面GaN基板21(Si浓度1 xl017cm_3))， 采用MOCVD法首先在其上于104(TC形成厚度6jim的未掺杂GaN作为 缓冲层22。
接下来，以4,厚形成Si掺杂(Si浓度5xlO m,的GaN层作为第 一导电型(n型)第二包层24b，以0.5jim厚形成Si掺杂(Si浓度7xl018cm—3) 的GaN层作为第一导电型(n型)接触层24c，进而，，以0.1,的厚度形成 Si掺杂(Si浓度5xlO m勺的Al。.u)Ga,N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层 是于850'C以13nm成膜的未掺杂GaN层、量子阱层是于715'C以2nm 的厚度成膜的未掺杂In。力Gac.87N层，量子阱层全部共8层，其两侧是阻 隔层。
然后将成长温度设定为1025°C，以0.1,的厚度形成Mg掺杂(Mg 浓度5xl0^m,Alo.K)Ga。.9。N作为第二导电型(p型)第一包层26a。接着以 0.05jam的厚度形成Mg掺杂(Mg浓度5xl019crrf3)GaN作为第二导电型(p 型)第二包层26b。最后以0.02(im的厚度形成Mg掺杂(Mg浓度 lxl02Gcm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
其后，与实施例A-3同样操作，制成发光装置。此时，没有发生元 件的意外短路等。
此外，实施例A-3、 4中，同时进行第二和第三蚀刻工序，其后实施 第一蚀刻工序，但也可以先实施第一蚀刻工序，其后同时实施第二-第三 蚀刻工序。这种情况下，也优选在不除去第一蚀刻工序中使用的SiNx掩 模的状态下实施第二-第三蚀刻工序。
〈部分B的发明的实施例〉
(实施例B-l)
按下述顺序制作图2-15所示的半导体发光装置。相关的工序图参照 图2-6 10、 12和14。
准备厚度为430pm的c +面蓝宝石基板21，首先采用MOCVD法在 其上形成厚10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a， 其后于1040'C形成厚4|im的未掺杂GaN层作为第2缓冲层22b。
进一步，以2pim厚形成Si掺杂(Si浓度lxlO"cm,的GaN层作为第 一导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度3xl018cm—3) 的GaN层作为第一导电型(n型)接触层24c，进一步以0.1 urn的厚度形成 Si掺杂(Si浓度1.5xl0气m-3)的Al。.,5Ga。.85N层作为第一导电型(n型揮一
130包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中 阻隔层是于S50'C以13nrn的厚度成膜的未掺杂GaN层、量子阱层是于 720°C以2nm的厚度成膜的未掺杂InaiGa。.9N层，量子阱层全部共5层， 其两侧是阻隔层。然后将成长温度设定为1025°C，以0.1pm的厚度形成 Mg掺杂(Mg浓度5xl019cm'3)Al。.15GaQ.85N层作为第二导电型(p型)第一包 层26a。接着以0.07pm的厚度形成Mg掺杂(Mg浓度5xlO"cm力GaN层 作为第二导电型(p型)第二包层26b。最后以0.03)im的厚度形成Mg掺杂 (Mg浓度lxl02°cm'3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
为了形成p侧电极，对结束了薄膜结晶成长的晶片使用光刻法形成 抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通 过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法 在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的 制作。至此的工序完成的结构大致与图2-6对应。此外，至此的工序中， 没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害 的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，将基板温度设定为400°C，在晶片的整个面形成厚0.4pm 的SiNj莫。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行 SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行 SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体，以 RIE法实施SiNx膜的不要部分的蚀刻，后述的第一蚀刻工序中不进行薄 膜结晶成长层的蚀刻的部分残留掩模，并除去与预定的薄膜结晶成长层 的蚀刻部分相当的部分的SiK膜。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，
经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a， 一直蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层24c露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。 此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成 膜工序，p侧电极也完全没有发生变质。至此的工序完成的结构大致与图 2-7对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽 12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。 接下来，除去形成发光单元间分离槽的区域的SriF2膜，形成薄膜结晶成 长层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶成长层进行 ICP蚀亥U，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN缓冲层22的一部分。该第二蚀刻 工序中，SrF2掩模基本不被蚀刻。发光单元间分离槽12的宽度与掩模的 宽度一致，为10(jm。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的 SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图2-8对应。
接下来，为了实施用于形成各个化合物半导体发光装置间的装置间 分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2 掩模。接下来，除去形成装置间分离槽的区域部^^'的SrF2膜，形成薄膜 结晶成长层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶成长层的全 部进行ICP蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN 阻隔层构成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b、未掺杂GaN缓冲层22(22a、 22b)。该第三蚀刻工 序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽50nm的装置间分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SriF2 掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图2-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成介电体多层膜。此时，Si&和SiOx各自以光学波长为元件发光波长的 1/4的厚度形成每一层，以使对发光波长具有比较高的反射率。至此的工 序完成的结构大致与图2-10对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电 极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去装置 间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用 光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模 的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了 未掺杂缓冲层的侧壁的一部分的介电体多层膜(绝缘层)。此处，P侧电极 27的周边覆盖了 150(xm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过 p-CVD进行SiNx成膜工序，也完全没有发生变质。至此的工序完成的结 构大致与图2-12对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用 于通过剥离法使n侧电极图案化的准备。此处，作为n侧电极，通过真 空沉积法在晶片的整个面形成Ti(20nm厚)/Al(300nm厚)，通过剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。n侧电极形成时，要使其面积比n侧电流注入区域大，其周边有 30Mm左右与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容 易利用金属焊料进行芯片倒装焊接和散热性等。此外，其他制作例中， 按照与绝缘层相接10,左右进行制作，得到了与该实施例同等的性能的 发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被 氢氟酸等蚀刻，但是由于是在元件制作工序的最后进行n侧电极的形成的，所以A1电极完全没有受到损害。至此的工序完成的结构大致与图2-14 对应。
接下来，通过真空沉积法在蓝宝石基板的背面侧形成由MgF2构成的 低反射光学膜45。此时，进行对元件的发光波长的低反射涂布，以光学 膜厚的1/4进行MgF2的成膜。
接下来，为了分割形成在晶片上的一个个发光装置，使用激光划线 器，在装置间分离槽13内从薄膜结晶成长侧形成划线。然后，沿着该划 线，仅将蓝宝石基板和MgF2低反射光学膜切断，制成一个个集成型化合 物半导体发光装置。此时，没有对薄膜结晶成长层造成损害，也没有发 生介电体膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制 成图2-15所示的发光装置。此时，没有发生元件的意外短路等。
(实施例B-2)
如实施例B-1，其中，缓冲层22成膜后的薄臆结晶层的成膜如下进 行，此外重复实施例B-1。即，实施例B-1中于104(TC形成厚4pm的未 掺杂GaN作为第2缓冲层22b后，进一步，以4pm厚形成Si掺杂(Si浓 度5xl0 m,的GaN层作为第一导电型(n型)第二包层24b，以0.5jum厚 形成Si惨杂(Si浓度8xl0"cm,的GaN层作为第一导电型(n型)接触层 24c，进一步以O.l^im的厚度形成Si掺杂(Si浓度5.0xl0"cm力的 Alo.K)Gao.9。N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子 阱层交替成膜作为活性层结构25，其中阻隔层是于S5(TC以13nm的厚度 成膜的未掺杂GaN层、量子阱层是于720°C以2nm的厚度成膜的未掺杂 In(uGaa9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度 设定为1025 °C ，以O.ljum的厚度形成Mg惨杂(Mg浓度 5xl019cm-3)AlaiQGao.9。N作为第二导电型(p型)第一包层26a。接着以 0.07pm的厚度形成Mg掺杂(Mg浓度5xl019cm'3)GaN作为第二导电型(p 型)第二包层26b。最后以0.03(im的厚度形成Mg掺杂(Mg浓度 lxl(^cm力GaN作为第二导电型(p型)接触层26c。其后与实施例B-l同 样地进行操作，制成图2-15所示的发光装置。此时，没有发生元件的意
134外短路等。
此外，实施例B-1、 2的工序中，在第一蚀刻工序后除去了 SiNx掩
模，但也可不除去SiNx掩模，并可以在第二蚀刻工序后除去该掩模，进
一步也在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层的中途截止，由此能制造图2-18 和20所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时 通过适合规定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀， 则得到了图2-17和图2-19所示的发光装置。
(实施例B-3)
按下述顺序制作图2-16所示的半导体发光装置。
准备厚度为430jim的c+面蓝宝石基板21 ，首先采用MOCVD法在 其上形成厚度20nm的经低温成长的未掺杂的GaN层作为第1缓冲层 22a，其后于104(TC形成厚度3.5,的未掺杂GaN层作为第2缓冲层22b。
接下来，以2pm厚形成Si掺杂(Si浓度lxl018cm'3)GaN层作为第一 导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度 2xl018Cm-3)GaN层作为第一导电型(n型)接触层24c，进一步以O.lpm的 厚度形成Si掺杂(Si浓度1.5xl018Cm'3)Al。.15Gaa85N层作为第一导电型(n 型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层 是于850'C以13nm成膜的未掺杂GaN层、量子阱层是于715'C以2nm 的厚度成膜的未掺杂Ii^3Gaa87N层，量子阱层全部共3层，其两侧是阻 隔层。
然后将成长温度设定为1025°C，以O.lpm的厚度形成Mg掺杂(Mg 浓度5xl019Cirf3)AlQ.15GaQ.85N层作为第二导电型(p型)第一包层26a。接着 以0.05pm的厚度形成Mg掺杂(Mg浓度5xlO'^m勺GaN层作为第二导电 型(p型)第二包层26b。最后以0.02pm的厚度形成Mg掺杂(Mg浓度 lxlO、m力GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。为了形成P侧电极27 ，使用光刻法对结束了薄膜结晶成长的晶片形 成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处，通
过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离 法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极 27的制作。此外，至此的工序中，没有对p侧电极正下方的p侧电流注 入区域造成等离子体处理等的损害的工序。 '
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形 成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形 成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间 分离槽的形成区域的SrF2膜，形成薄膜结晶成长层的分离蚀刻掩模即同 时实施第二蚀刻工序和第三蚀刻工序用的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄 膜结晶成长层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分 离槽的部分的p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包 层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN 第一包层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN 缓冲层22的一部分。第二-第三同时蚀刻工序中，SrF2掩模基本不被蚀 刻。另外，所形成的发光单元间分离槽12与掩模同宽，为6^im。
同时实施第二-第三蚀刻工序，形成发光单元间分离槽和装置间分离 槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出， 所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施 蚀刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用 p-CVD法，将基板温度设定为400°C，在晶片的整个面形成0.4pm厚度 的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行 SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行 SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体，以RIE 法实施SiHJ莫的不要部分的蚀刻，后述的第一蚀刻工序中，残留了未进 行薄膜结晶成长层蚀刻的部分，并且除去了与预定的薄膜结晶成长层的
1蚀刻部分相当的部分的SiNx膜。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，
经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a，进行蚀刻直到n-GaN接触层24c的中途，使成为n型载流子的注入 部分的n型接触层露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用SFe气体通过RIE法除去全部的SiNx 掩模。此处，由于p侧电极表面有Au露出，所以即使进行该工序，p侧 电极也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNj乍 为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形 成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及存 在于除去装置间分离槽的绝缘层的一部分的操作，使用光刻技术形成抗 蚀掩模，接下来，使用SF6气体的RIE等离子体，进行不形成抗蚀掩模 的部分即形成p侧电极露出部分和形成n侧接触层24c上的n侧电流注 入区域以及除去存在于装置间分离槽的绝缘层的一部分的操作。此处，P 侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域之外， 还使绝缘层覆盖薄膜结晶成长层的侧壁等。另外，实施绝缘层的除去时， 按使得1个发光单元内，n侧电流注入区域的数量和面积小于p侧电流注 入区域的数量和面积的方式除去绝缘层。另夕卜，如例如实施例B-1、 2说 明的那样，通过适合规定形状的光刻，准备适当的蚀刻掩模形状，并且 进行绝缘层的侧蚀，由此可形成图2-18的形状(图2-16示出了该形状)， 或者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行 绝缘层的侧蚀，由此可以形成图2-17的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以完全没有 发生变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用 于通过剥离法使n侧电极图案化的准备。此处，按发光单元内的n侧电极的数量和面积小于p侧电极的数量和面积来进行图案化。此处，作为n 侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm 厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理， 完成n侧电极的制作。形成n侧电极时，其面积要比n侧电流注入区域 大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯 片焊接和散热性等。Al电极容易在进行等离子体处理等时发生变质，并 且可以被氢氟酸等蚀刻，但是由于是在元件制作工序的最后进行n侧电 极的形成的，所以A1电极完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制 成发光装置。此时，没有发生元件的意外短路等。'
(实施例B-4)
如实施例B-3，其中，如下改变基板和薄膜结晶层的构成，除此以 外，与实施例B-3同样操作，制作发光装置。
首先，准备厚度为300pm的c+面GaN基板21(Si浓度lxlO"cm'3))， 采用MOCVD法首先于104(TC在其上形成厚度6pm的未掺杂GaN作为 缓冲层22。
接下来，以4iim厚形成Si掺杂(Si浓度5xl018cm'3)GaN层作为第一 导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度 7xlO"cm勺GaN层作为第一导电型(n型)接触层24c，进而，以0.1pm的 厚度形成Si掺杂(Si浓度5xl018cm-3)AlQ.1()GaQ.9()N层作为第一导电型(n型) 第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构.25，其中阻隔层 是于85(TC以13nm成膜的未掺杂GaN层、量子阱层是于715'C以2nm 的厚度成膜的未掺杂In(U3Gao.87N层，量子阱层全部共8层，其两侧是阻 隔层。
然后将成长温度设定为1025'C，以0.1,的厚度形成Mg掺杂(Mg 浓度5xl019Cm-3)AlaiQGaa9QN作为第二导电型(p型)第一包层26a。接着以 0.05|um的厚度形成Mg掺杂(Mg浓度5xl019cm_3)GaN作为第二导电型(p 型)第二包层26b。最后以0.02pm的厚度形成Mg掺杂(Mg浓度lxl02Qcm'3)GaN作为第二导电型(p型)接触层26c。'
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
其后，与实施例B-3同样操作，制成发光装置。此时，没有发生元 件的意外短路等。
此外，实施例B-3、 4中，同时进行第二和第三蚀刻工序，其后实施 第一蚀刻工序，但也可以先实施第一蚀刻工序，其后同时实施第二-第三 蚀刻工序。这种情况下，也优选在不除去第一蚀刻工序中使用的SiNx掩
模的状态实施第二-第三蚀刻工序。 <部分0的发明的实施例> (实施例C-l)
按下述顺序制作图3-15所示的半导体发光装置。相关的工序图参照 图3-4 10。
准备厚度为430pm的c+面蓝宝石基板21，首先采用MOCVD法在 其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层 22a，其后于1040。C形成厚4pm的未掺杂GaN层作为第2缓冲层22b。
进一步，以2pm厚形成Si掺杂(Si浓度lxl018cm'3)GaN层作为第一 导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度 3xlO"cm力GaN层作为第一导电型(n型)接触层24c，进一步以O.lpm的 厚度形成Si掺杂(Si浓度1.5xl018cm-3)Al。.15Gao.85N层作为第一导电型(n 型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25， 其中阻隔层是于85(TC以13nm的厚度成膜的未掺杂GaN层、量子阱层 是于720°C以2nm的厚度成膜的未掺杂IncuGa^N层，量子阱层全部共5 层，其两侧是阻隔层。然后将成长温度设定为102$°C，以0.1pm的厚度 形成Mg掺杂(Mg浓度5xl019cm-3)Alai5Ga0.85N层作为第二导电型(p型) 第一包层26a。接着以0.07pm的厚度形成Mg掺杂(Mg浓度 5xlO"cm,GaN层作为第二导电型(p型)第二包层26b。最后以0.03pm的 厚度形成Mg掺杂(Mg浓度lxl02()cm-3)GaN层作为第二导电型(p型)接触 层26c 。其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
为了形成p侧电极，对结束了薄膜结晶成长的晶片使用光刻法形成
抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通 过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法 在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的 制作。至此的工序完成的结构大致与图3-4对应。此外，至此的工序中， 没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害 的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，将基板温度设定为400°C，在晶片的整个面形成0.4pm 厚度的SiNj莫。此处，p侧电极表面有Au露出，所以即使通过p-CVD 进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序， 进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体 以RIE法实施SiNx膜的不要部分的蚀亥ij，后述的第一蚀刻工序中薄膜结 晶层的进行蚀刻的部分残留掩模，并除去与预定的薄膜结晶层的蚀刻部 分相当的部分的SiNj莫。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，
经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a —直蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分 的n型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。 此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成 膜工序，p侧电极也完全没有发生变质。至此的工序完成的结构大致与图 3-5对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽 12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。 接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP
蚀刻，蚀刻相当于发光单元间分离槽的p-GaN接触层26c、 p-GaN第二 包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构 成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN 第二包层24b，直到未掺杂GaN缓冲层22的一部分。该第二蚀刻工序中， SrF2掩模基本不被蚀刻。发光单元间分离槽12的宽度与掩模的宽度一致， 为lO(jin。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的 SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图3-6对应。
接下来，为了实施用于形成各个化合物半导体发光装置间的装置间 分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2 掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜 结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶层的全部进 行ICP蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN 第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔 层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN 第二包层24b、未掺杂GaN缓冲层22(22a、 22b)。该第三蚀刻工序中， SrF2掩模基本未被蚀刻。通过该工序能形成宽50pm的装置间分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图3-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成介电体多层膜。此时，SiNx和SiOx各自以光学波长为元件发光波长的 1/4的厚度形成每一层，以使对发光波长具有比较高的反射率。至此的工 序完成的结构大致与图3-8对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电
141极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去装置 间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用 光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模 的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了 未掺杂缓冲层的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极 27的周边覆盖了 150(im由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过 p-CVD进行SiNx成膜工序，也完全没有发生变质。至此的工序完成的结 构大致与图3-9对应。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用 于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片 的整个面形成Ti20nm/A1300nm作为n侧电极，并利用剥离法在丙酮中除 去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形 成n侧电极时，要使其面积比n侧电流注入区域大、其周边有30)am左右 与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属 焊料进行芯片倒装焊接和散热性等。此外，其他制作例中，按照与绝缘 层相接IO,左右进行制作，得到了与该实施例同等的性能的发光元件。 Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀 刻，但是由于是在元件制作工序的最后进行n侧电极的形成的，所以A1 电极完全没有受到损害。至此的工序完成的结构大致与图3-10对应。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ni/Pt/Au 层积结构的金属配线(金属层41)的Si基板作为支持体40。使用AuSn焊 料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘 层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶 片加热到300°C，用AuSn焊料使p侧电极和n侧电极分别与设计在支持 体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照 射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
接下来，通过溅射法在通过金属焊料42熔合在支持体40上的极薄 的膜的发光元件的缓冲层侧形成由氧化铝构成的低反射光学膜45。此时， 氧化铝以光学膜厚为发光波长的1/4成膜，使其对元件的发光波长为低反 射涂布。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的 元件分离区域部分。此处，由于支持体内元件分离区域不存在金属配线 等，所以不会发生意外的配线的剥离等。如此操作，制成了图3-ll所示 的集成型化合物半导体发光元件。
(实施例C-2)
如实施例C-1，其中，缓冲层22成膜后的薄膜结晶层的成膜如下进 行，此外重复实施例C-1。即，实施例C-1中于1040'C形成厚4iim的未 掺杂GaN作为第2缓冲层22b后，进一步，以4pm厚形成Si掺杂(Si浓 度5xl018cm,GaN层作为第一导电型(n型)第二包层24b，以0.5pm厚形 成Si掺杂(Si浓度8xl018cm'3)GaN层作为第一导电型(n型)接触层24c， 进一步以O.lpm的厚度形成Si掺杂(Si浓度5.0xl018cm-3)AlaH)Gaa9()N层 作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜 作为活性层结构25，其中阻隔层是于85(TC以13nm的厚度成膜的未掺杂 GaN层、量子阱层是于72CTC以2nm的厚度成膜的未掺杂InaiGaa9N层， 量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025°C, 以O.lpm的厚度形成Mg掺杂(Mg浓度5xl019cm,AlaioGaa9()N作为第二 导电型(p型)第一包层26a。接着以0.07pm的厚度形成Mg掺杂(Mg浓度 5xlO"cm,GaN作为第二导电型(p型)第二包层26b。最后以0.03pm的厚 度形成Mg惨杂(Mg浓度lxl02Qcm,GaN作为第二导电型(p型)接触层 26c。其后与实施例C-1同样地进行操作，制成图3-ll所示的发光装置。 此时，没有发生元件的意外短路等。
此外，实施例C-l、 2的工序中，在第一蚀刻工序后除去了 SiNx掩 模，但也可不除去SiNx掩模，并可以在第二蚀刻工序后除去该掩模，进 一步也优选在第三蚀刻工序后除去该掩模。另外，第三蚀刻工序的蚀刻在缓冲层的中途截止，由此能制造图 3-14、图3-16所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如 果此时通过适合规定形状的光刻准备适当的蚀刻掩模形状，并且不进行
侧蚀，则得到了图3-13、图3-15所示的发光装置。 (实施例C-3)
按下述顺序制作图3-12所示的半导体发光装置。
准备厚度为430pm的c+面蓝宝石基板21，首先采用MOCVD法在 其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层 22a，其后于1040'C形成厚度3.5pm的未掺杂GaN层作为第2缓冲层22b。
接下来，以2,厚形成Si掺杂(Si浓度lxl018cm'3)GaN层作为第一 导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度 2xl018cm'3)GaN层作为第一导电型(n型)接触层24c，进一步以0.1|nm的 厚度形成Si掺杂(Si浓度1.5xl018cm-3)Alo.15GaD.85N层作为第一导电型(n 型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层 是于85(TC以13nm成膜的未掺杂GaN层、量子阱层是于715匸以2nm 的厚度成膜的未掺杂InauGao.87N层，量子阱层全部共3层，其两侧是阻 隔层。
然后将成长温度设定为1025°C，以O.lpm的厚度形成Mg掺杂(Mg 浓度5xlO、m,Alcn5Gao.85N层作为第二导电型(p型)第一包层26a。接着 以0.05pm的厚度形成Mg掺杂(Mg浓度5xlO"cm,GaN层作为第二导电 型(p型)第二包层26b。最后以0.02|im的厚度形成Mg掺杂(Mg浓度 lxlO"cm勺GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
为了形成p侧电极27，对结束了薄膜结晶成长的晶片使用光刻法形 成抗蚀图案，进行用于通过剥离法使P侧电极图案化的准备。此处，通 过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离 法在丙酮中除去不要的部分。接下来实施其后的热处理，完成P侧电极27的制作。此外，至此的工序中，没有对p侧电极正下方的p侧电流注
入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形 成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形
成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间 分离槽的形成区域的SrFj莫，形成薄膜结晶层的分离蚀刻掩模即用于同 时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄 膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽 的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、 由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包 层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN缓冲 层22的一部分。第二-第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。 另外，所形成的发光单元间分离槽12与掩模同宽，为6pm。
同时实施第二-第三蚀刻工序，形成发光单元间分离槽和装置间分离 槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出， 所以完全没有发生变质。
接着，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀 刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用真 空淀积法在晶片的整个面进行SrF2的制膜。接着，再次实施光刻工序， 进行SrF2掩模的图案化，制作第一蚀刻用掩模。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，
经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出。
ICP等离子体蚀刻结束后，除去全部的SrF2掩模。此处，由于p侧 电极表面有Au露出，所以即使经过这些工序，也完全没有发生变质。 接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiN^乍为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形 成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除 去存在于装置间分离槽的绝缘层的一部分的操作，使用光刻技术形成抗 蚀掩模，接下来，使用SF6气体的RIE等离子体，进行不形成抗蚀掩模 的部分即形成p侧电极露出部分和形成n侧接触层24c上的n侧电流注 入区域以及除去存在于装置间分离槽的绝缘层的一部分的操作。此处，p 侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域外，绝 缘层还覆盖着薄膜结晶层的侧壁等。另外，如例如实施例C-1、 2说明的 那样，通过适合规定形状的光刻，准备适当的蚀刻掩模形状，并且进行 绝缘层的侧蚀，由此可形成图3-14的形状(图3-12示出了该形状)，或者 利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝缘 层的侧蚀，由此可以形成图3-13的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全 没有变质。
接下来，为了形成n侧电极28，使用光刻法形成抗蚀图案，进行用 于通过剥离法对n侧电极图案化的准备。此处，作为n侧电极，通过真 空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在 丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的 制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧 电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性 等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸 等蚀刻，但是由于是在元件制作工序的最后进行n侧电极的形成的，所 以Al电极完全没有受到损害。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ti/Pt/Au 层积结构的金属配线(金属层41)的A1N基板作为支持体40。使用AuSn 焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝 缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的 晶片加热到300°C ，用AuSn焊料使p侧电极和n侧电极分别与设计在支持体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照
射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去 因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的 元件分离区域部分，并一同切割装置间分离槽底部的缓冲层。此处，由 于在支持体内元件分离区域不存在金属配线等，所以不会发生意外的配 线的剥离等。如此操作，制成了图3-11所示的集成型化合物半导体发光 元件。
〈部分D的发明的实施例〉 (实施例D-l)
按下述顺序制作图4-15所示的半导体发光装置。相关的工序图参照 图4-4 10。
准备厚度为430|im的c+面蓝宝石基板21，首先采用MOCVD法在 其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层 22a，其后于104(TC形成厚4iam的未掺杂GaN层作为第2缓冲层22b。
进一步，以2pm厚形成Si掺杂(Si浓度lxl018cm.3)GaN层作为第一 导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度 3xl018cm—3)GaN层作为第一导电型(n型)接触层24c，进一步以O.lpm的 厚度形成Si掺杂(Si浓度1.5xl018Cm,AlQ.15Gao.85N层作为第一导电型(n 型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25， 其中阻隔层是于85(TC以13nm的厚度成膜的未掺杂GaN层、量子阱层 是于720°C以2nm的厚度成膜的未掺杂IncnGa^N层，量子阱层全部共5 层，其两侧是阻隔层。然后将成长温度设定为1025°C，以0.1pm的厚度 形成Mg掺杂(Mg浓度5xlO"cm勺Alo.,5Gao.85N层作为第二导电型(p型) 第一包层26a。接着以0.07,的厚度形成Mg掺杂(Mg浓度 5xl019cm'3)GaN层作为第二导电型(p型)第二包层26b。最后以0.03,的 厚度形成Mg掺杂(Mg浓度lxl02Qcm'3)GaN层作为第二导电型(p型)接触 层26c。其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
为了形成p侧电极，对结束了薄膜结晶成长的晶片使用光刻法形成
抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通 过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法 在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的 制作。至此的工序完成的结构大致与图4-4对应。此外，至此的工序中， 没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害 的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处， 使用p-CVD法，将基板温度设定为40(TC，在晶片的整个面形成0.4pm 厚的SiHJ莫。此处，p侧电极表面有Au露出，所以即使通过p-CVD进 行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进 行SiNx掩模的图案化，制作Si^蚀刻掩模。此时，使用SF6等离子体以 RIE法实施SiNx膜的不要部分的蚀刻，后述的第一蚀刻工序中薄膜结晶 层的进行蚀刻的部分残留掩模，并将与预定的薄膜结晶层的蚀刻部分相 当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，
经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层24c露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。 此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成 膜工序，p侧电极也完全没有发生变质。至此的工序完成的结构大致与图 4-5对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽 12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。 接下来，除去形成发光单元间分离槽的区域的Sr&膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP
蚀亥U，蚀刻相当于发光单元间分离槽的p-GaN接触层26c、 p-GaN第二 包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构 成的活性层结构25、 n-AlGaN第一包层24a、 n-GaN接触层24c、 n-GaN 第二包层24b，直到未掺杂GaN缓冲层22的一部分。该第二蚀刻工序中， SrF2掩模基本不被蚀刻。发光单元间分离槽12的宽度与掩模的宽度一致， 为10,。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的 SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图4-6对应。
接下来，为了实施用于形成各个化合物半导体发光装置间的装置间 分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2 掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜 结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cb气体，对薄膜结晶层的全部进 行ICP蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN 第二包层26b、 p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔 层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN 第二包层24b、未掺杂GaN缓冲层22(22a、 22b)。该第三蚀刻工序中， SrF2掩模基本未被蚀刻。通过该工序能形成宽50pm的装置间分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2 掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。 至此的工序完成的结构大致与图4-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制 成介电体多层膜。此时，SiNx和SiOx各自以光学波长为元件的发光波长 的1/4的厚度形成每一层，以使对发光波长具有比较高的反射率。至此的 工序完成的结构大致与图4-8对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电
149极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去装置 间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用 光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模 的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了 未掺杂缓冲层的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极 27的周边覆盖了 150pm由SiOx和SiNj勾成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过 p-CVD进行SiNx成膜工序，也完全没有发生变质。至此的工序完成的结 构大致与图4-9对应。
接下来，为了形成n侧电极28,使用光刻法形成抗蚀图案，进行用 于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片 的整个面形成Ti20nm/A1300nm作为n侧电极，并利用剥离法在丙酮中除 去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。n侧 电极形成时，要使其面积比n侧电流注入区域大、其周边有30pm左右与 绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊 料进行芯片倒装焊接和散热性等。此外，其他制作例中，按照与绝缘层 相接10,左右进行制作，得到了与该实施例同等的性能的发光元件。 Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀 刻，但是由于是在元件制作工序的最后进行n侧电极的形成的，所以A1 电极完全没有受到损害。至此的工序完成的结构大致与图4-10对应。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ni/Pt/Au 层积结构的金属配线(金属层41)的Si基板作为支持体40。使用AuSn焊 料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘 层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶 片加热到30(TC，用AuSn焊料使p侧电极和n侧电极分别与设计在支持 体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照 射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
接下来，通过溅射法在通过金属焊料42熔合在支持体40上的极薄 的膜的发光元件的缓冲层侧形成由氧化铝构成的低反射光学膜45。此时， 氧化铝以光学膜厚为发光波长的1/4成膜，使其对元件的发光波长为低反 射涂布。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的 元件分离区域部分。此处，由于支持体内元件分离区域不存在金属配线 等，所以不会发生意外的配线的剥离等。如此操作，制成了图4-ll所示 的集成型化合物半导体发光元件。
(实施例D-2)
如实施例D-1，其中，缓冲层22成膜后的薄膜结晶层的成膜如下进 行，此外重复实施例D-1。即，实施例D-1中于1040。C形成厚4pm的未 掺杂GaN作为第2缓冲层22b后，进一步，以4pm厚形成Si掺杂CSi浓 度5xlO"cm's)的GaN层作为第一导电型(n型)第二包层24b，以0.5pm厚 形成Si掺杂(Si浓度8xl018cm'3)GaN层作为第一导电型(n型)接触层24c， 进一步以O.lpm的厚度形成Si掺杂(Si浓度5.0xl0"cm'3)的Al詣Ga,N 层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成 膜形成活性层结构25，其中阻隔层是于S5(TC以13nm的厚度成膜的未掺 杂GaN层、量子阱层是于72(TC以2nm的厚度成膜的未掺杂InaiGaa9N 层，量子阱层全部共8层，其两侧是阻隔层。然后将成长、温度设定为1025 °C，以O.lpm的厚度形成Mg掺杂(Mg浓度5xl019cnr3)AlaH)Ga。.9()N作为 第二导电型(p型)第一包层26a。接着以0.07pm的厚度形成Mg掺杂(Mg 浓度5xl019cm'3)GaN作为第二导电型(p型)第二包层26b。最后以0.03|im 的厚度形成Mg掺杂(Mg浓度lxl02QCm_3)GaN作为第二导电型(p型)接触 层26c。其后与实施例D-1同样地进行操作，制成图4-11所示的发光装 置。此时，没有发生元件的意外短路等。
此外，实施例D-l、 2的工序中，在第一蚀刻工序后除去了 SiNx掩 模，但也可不除去SiNx掩模，并可以在第二蚀刻工序后除去该掩模，进 一步也优选在第三蚀刻工序后除去该掩模。
151另外，第三蚀刻工序的蚀刻在缓冲层的中途'截止，由此能制造图
4-14、图4-16所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如
果此时通过适合规定形状的光刻准备适当的蚀刻掩模形状，并且不进行
侧蚀，则得到了图4-13、图4-15所示的发光装置。 (实施例D-3)
按下述顺序制作图4-12所示的半导体发光装置。
准备厚度为430^im的c+面蓝宝石基板21，首先采用MOCVD法在 其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层 22a，其后于104(TC形成厚度3.5pm的未掺杂GaN层作为第2缓冲层22b。
接下来，以2pm厚形成Si掺杂(Si浓度lxlO"cm勺的GaN层作为第 一导电型(n型)第二包层24b，以0.5pm厚形成Si掺杂(Si浓度2xl018cm_3) 的GaN层作为第一导电型(n型)接触层24c，进一步以O.ljmn的厚度形成 Si掺杂(Si浓度1.5xlO"cm-3)的AlQ.15Ga。.85N层作为第一导电型(n型)第一 包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25,其中阻隔层 是于85(TC以13nm成膜的未掺杂GaN层、量子阱层是于715'C以2nm 的厚度成膜的未掺杂Ino.,3Gaa87N层，量子阱层全部共3层，其两侧是阻 隔层。
然后将成长温度设定为1025°C，以O.lpm的厚度形成Mg掺杂(Mg 浓度5xl0i9cm-3)Ala,5Gaa85N层作为第二导电型(p型)第一包层26a。接着 以0.05pm的厚度形成Mg掺杂(Mg浓度5xlO"cm力GaN层作为第二导电 型(p型)第二包层26b。最后以0.02^im的厚度形成Mg掺杂(Mg浓度 lxl()S。cm勺GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄 膜结晶成长。
为了形成p侧电极27，使用光刻法，对结束了薄膜结晶成长的晶片 形成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处， 通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥 离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，至此的工序中，没有对p侧电极正下方的p侧电流
注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形 成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形
成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间 分离槽的形成区域的SrF2膜，形成薄膜结晶层的分离蚀刻掩模即用于同 时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄 膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽 的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、 由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包 层24a、 n-GaN接触层24c、 n-GaN第二包层24b，直到未掺杂GaN缓冲 层22的一部分。第二-第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。 另外，所形成的发光单元间分离槽12与掩模同宽，为6Min。
同时实施第二-第三蚀刻工序，形成发光单元间分离槽和装置间分离 槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出， 所以完全没有发生变质。
接着，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀 刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用真 空淀积法在晶片的整个面进行SrF2的制膜。接着，再次实施光刻工序， 进行SrF2掩模的图案化，制作第一蚀刻用掩模。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻， 经p-GaN接触层26c、 p-GaN第二包层26b、 p-AlGaN第一包层26a、由 InGaN量子阱层和GaN阻隔层构成的活性层结构25、 n-AlGaN第一包层 24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的 n型接触层露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，除去全部的SrF2掩模。此处，由于p侧 电极表面有Au露出，所以即使经过这些工序，也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiN,作为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形 成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除 去存在于装置间分离槽的绝缘层的一部分的操作，使用光刻技术形成抗 蚀掩模，接下来，使用SF6气体的RIE等离子体，进行不形成抗蚀掩模 的部分即形成p侧电极露出部分和形成n侧接触层24c上的n侧电流注 入区域以及除去存在于装置间分离槽的绝缘层的一部分的操作。此处，p 侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域外，绝 缘层还覆盖着薄膜结晶层的侧壁等。另外，实施绝缘层的除去，以使一 个发光单元内，n侧电流注入区域的数量和面积小于p侧电流注入区域的 数量和面积。另外，如例如实施例D-1、 2说明的那样，通过适合规定形 状的光刻，准备适当的蚀刻掩模形状，并且进行绝缘层的侧蚀，由此可 形成图4-14的形状(图4-12示出了该形状)，或者利用适合预定形状的光 刻，准备适当的蚀刻掩模形状，并且不进行绝缘层的侧蚀，由此可以形 成图4-13的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离 子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全 没有变质。
接下来，为了形成n侧电极28,使用光刻法，形成抗蚀图案，进行 用于通过剥离法使n侧电极图案化的准备。此处，按发光单元内的n侧 电极的数量和面积小于p侧电极的数量和面积来进行图案化。此处，作 为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/A1(1500nm 厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理， 完成n侧电极的制作。形成n侧电极时，其面积要比n侧电流注入区域 大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯 片焊接和散热性等。Al电极容易在进行等离子体处理等时发生变质，并 且可以被氢氟酸等蚀刻，但是由于是在元件制作工序的最后进行n侧电 极的形成的，所以A1电极完全没有受到损害。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ti/Pt/Au 层积结构的金属配线(金属层41)的A1N基板作为支持体40。使用AuSn焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝
缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的 晶片加热到3(XTC，用AiiSn焊料使p侧电极和n侧电极分别与设计在支 持体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照 射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去 因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的 元件分离区域部分，并一同切割装置间分离槽底部的缓冲层。此处，由 于支持体内元件分离区域不存在金属配线等，所以不会发生意外的配线 的剥离等。如此操作，制成了图4-11所示的集成型化合物半导体发光元 件。
产业上的可利用性
作为能够大面积面光源发光的半导体发光装置，本发明的发光装置 是有用的。
15权利要求
1、一种集成型化合物半导体发光装置，其是具有对发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光装置，其特征在于，所述发光单元在所述基板上具有化合物半导体薄膜结晶成长层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，主要的光取出方向是所述基板侧，所述第一导电型侧电极和所述第二导电型侧电极形成在所述主要的光取出方向的相反侧，在所述基板和所述第一导电型半导体层之间具有共用设置在所述2个以上发光单元之间的缓冲层，所述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分离槽电分离，所述发光单元间分离槽是通过从所述薄膜结晶成长层的表面进行除去直到所述缓冲层的界面或直到所述缓冲层的一部分而形成的。
2、 如权利要求1所述的发光装置，其特征在于，所述缓冲层是通过 薄膜结晶成长形成的层。
3、 如权利要求1或2所述的发光装置，其特征在于，所述缓冲层中 至少与所述第一导电型半导体层直接相接的部分的比电阻为0.5Q'cm以 上。
4、 如权利要求1 3任一项所述的发光装置，其特征在于，所述缓 冲层整体的比电阻为0.5Q cm以上。
5、 如权利要求1 4任一项所述的发光装置，其特征在于，所述缓 冲层为2个以上层的层积结构。
6、 如权利要求1 5任一项所述的发光装置，其中，所述发光单元 间分离槽的宽度范围为2^im 300|om。
7、 如权利要求1 6任一项所述的发光装置，其特征在于，所述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域 分割开的，该装置间分离槽的形成止于所述缓冲层的中途。
8、 如权利要求1 6任一项所述的发光装置，其特征在于，所述发 光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域 分割开的，该装置间分离槽的形成止于所述基板。
9、 如权利要求1 6任一项所述的发光装置，其特征在于，所述发 光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域 分割开的，该装置间分离槽的形成中除去了所述基板的一部分。
10、 如权利要求1 9任一项所述的发光装置，其特征在于，其具有 绝缘层，所述绝缘层覆盖所述发光单元间分离槽内的底面和侧面的全面， 并且所述发光装置的侧面露出的层之中，所述绝缘层至少覆盖所述第一 导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘 层与所述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖 所述第二导电型侧电极的主要的光取出方向的相反侧的一部分。
11、 如权利要求10所述的发光装置，其特征在于，所述绝缘层覆盖 在所述装置间分离槽的侧面露出的层的全部。
12、 如权利要求ll所述的发光装置，其中，在所述装置间分离槽内 的槽底面设置有未被所述绝缘层覆盖的区域作为所述划线区域。
13、 如权利要求10所述的发光装置，其特征在于，在所述装置间分 离槽内的所述槽底面没有形成所述绝缘层，并且在所述装置间分离槽的 侧面露出的层之中，在从所述槽底面侧到不具有导电性的层的至少一部 分没有形成所述绝缘层。
14、 如权利要求1 13任一项所述的发光装置，其特征在于，所述 薄膜结晶成长层由含有V族氮原子的III-V族化合物半导体构成。
15、 如权利要求1 14任一项所述的发光装置，其特征在于，所述 活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、以W表 示量子阱层的层数时，B和W满足B二W+1。
16、 如权利要求1 15任一项所述的发光装置，其特征在于，所述 基板选自由蓝宝石、SiC、 GaN、 LiGa02、 ZnO、 ScAlMg〇4、 NdGaQ3和MgO组成的组。
17、 如权利要求10 13任一项所述的发光装置，其特征在于，所述绝缘层是由2个以上的层构成的介电体多层膜。
18、 如权利要求10 13和17任一项所述的发光装置，其特征在于，用R2表示从所述第一导电型半导体层侧向所述缓冲层垂直入射的该发光装置的发光波长的光在所述缓冲层被反射的反射率，分别用R12表示从所述第二导电型半导体层侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率、用Rll表示从第一导电型半导体层侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率、用Rlq表示从所述活性层结构侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率时，所构成的所述绝缘层满足下述所有的条件，(式1)R2<R12(式2)R2<R11(式3)R2<Rlq。
19、 如权利要求1 18任一项所述的发光装置，其特征在于，所述基板的光取出侧的表面不是平坦的。
20、 如权利要求1 19任一项所述的发光装置，其特征在于，在基板的光取出侧具有低反射光学膜，以使在用R3表示从所述缓冲层向基板侧垂直入射的该发光装置的发光波长的光在基板被反射的反射率、用R4表示从所述基板向光取出侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4〈R3。
21、 如权利要求1 20任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
22、 如权利要求1 21任一项所述的发光装置，其特征在于，所述第一导电型侧电极和所述第二导电型侧电极通过焊料与具有金属面的基台接合。
23、 一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，所述方法具有下述工序在对发光波长透明的基板上进行缓冲层成膜的工序；薄膜结晶成长层的成膜工序，所述薄膜结晶成长层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；在所述第二导电型半导体层的表面形成第二导电型电极的工序；第一蚀刻工序，使所述第一导电型半导体层的一部分在表面露出；在通过所述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型电极的工序；第二蚀刻工序，从所述薄膜结晶成长层表面进行除去直到所述缓冲层的界面，或者从所述薄膜结晶成长层表面进行除去直到所述缓冲层的一部分，以形成用于使所述发光单元相互电分离的发光单元间分离槽；和第三蚀刻工序，至少除去所述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
24、 如权利要求23所述的方法，其特征在于，将所述缓冲层的成膜工序作为所述薄膜结晶成长层的成膜工序的一部分，并且在所述第一导电型半导体层的形成之前进行该工序。
25、 如权利要求23或24所述的方法，其特征在于，所述缓冲层中至少与所述第一导电型半导体层直接相接的部分的比电阻为0.5Q*cm以上。
26、 如权利要求23 25任一项所述的方法，其特征在于，所述缓冲层整体的比电阻为 cm以上。
27、 如权利要求23 26任一项所述的方法，其特征在于，以2个以上层的层积结构进行所述缓冲层的成膜。
28、 如权利要求23 27任一项所述的方法，其特征在于，与所述第二蚀刻工序同时进行所述第三蚀刻工序或者另外进行所述第三蚀刻工序，从所述薄膜结晶成长层表面进行蚀刻直到所述缓冲层的界面，或者从所述薄膜结晶成长层表面进行蚀刻直到除去所述缓冲层的一部分。
29、 如权利要求23 27任一项所述的方法，其特征在于，所述第三蚀刻工序中，进行蚀刻直到达到所述基板表面。
30、 如权利要求23 27任一项所述的方法，其特征在于，所述第三蚀刻工序中，以也除去所述基板的一部分的方式进行蚀刻。
31、 如权利要求23 30任一项所述的方法，其特征在于，以使用气体物质的干蚀刻进行所述第二和第三蚀刻工序，所述气体物质为选自由Cl2、 BC13、 SiCl4、 CCU和两种以上这些气体的组合组成的组中的物质。
32、 如权利要求31所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
33、 如权利要求32所述的方法，其特征在于，所述金属氟化物层选自由SrF2、 A1F3、 MgF2、 BaF2、 CaF2和这些物质的组合组成的组。
34、 如权利要求23 33任一项所述的方法，其特征在于，依次进行形成所述第二导电型电极的工序、所述第一蚀刻工序和形成所述第一导电型电极的工序，在形成所述第一导电型电极的工序之前还具有形成绝缘层的工序。
35、 如权利要求34所述的方法，其特征在于，形成所述绝缘层的工序在第一 第三蚀刻工序之后进行。
36、 如权利要求23 27任一项所述的方法，其特征在于，依次进行形成所述第二导电型电极的工序、所述第一蚀刻工序和形成所述第一导电型电极的工序，所述第三蚀刻工序中，从表面进行蚀刻，直到除去所述缓冲层的至少一部分，或者以至少达到所述基板的深度进行蚀刻，形成所述装置间分离槽，并且，在第一 第三蚀刻工序之后、形成所述第一导电型电极的工序之前，还具有形成绝缘层的工序；和在所述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
37、 如权利要求23 27任一项所述的方法，其特征在于，依次进行形成所述第二导电型电极的工序、所述第一蚀刻工序和形成所述第一导电型电极的工序，所述第三蚀刻工序中，从表面进行蚀刻，直到除去所述缓冲层的至少一部分，或者以至少达到所述基板的深度进行蚀刻，形成所述装置间分离槽，并且，在第一 第三蚀刻工序之后、形成所述第一导电型电极的工序之前，还具有形成绝缘层的工序；和在所述装置间分离槽内，除去槽底面堆积的绝缘层的全部和在所述装置间分离槽的侧壁形成的绝缘层之中的所述槽底面侧的一部分绝缘层的工序。
38、 如权利要求36所述的方法，其特征在于，同时实施所述第二、第三蚀刻工序，进行蚀刻，直到所述缓冲层的界面，或者直到除去缓冲层的一部分，从而形成所述装置间分离槽。
39、 如权利要求37所述的方法，其特征在于，同时实施所述第二、第三蚀刻工序，进行蚀刻，直到所述缓冲层的界面，或者直到除去缓冲层的一部分，从而形成所述装置间分离槽。
40、 如权利要求23 39所述的方法，其特征在于，所述方法还具有分离成2个以上发光装置的工序和将所述第一导电型电极和第二导电型电极接合于基台上的金属层的工序。
41、 如权利要求40所述的方法，其特征在于，通过焊料进行所述接合。
42、 一种集成型化合物半导体发光装置，其是具有对发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光装置，其特征在于，所述发光单元在所述基板上具有化合物半导体薄膜结晶成长层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶成长层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，主要的光取出方向是所述基板侧，所述第一导电型侧电极和所述第二导电型侧电极形成在所述主要的光取出方向的相反侧，在所述基板和所述第一导电型半导体层之间具有共用设置在所述2个以上发光单元之间的缓冲层，所述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分离槽电分离，所述发光单元间分离槽是通过从所述薄膜结晶成长层的表面进行除去直到所述缓冲层的界面或直到所述缓冲层的一部分而形成的，1个发光单元内设置有2个以上发光点和至少1个所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，1个发光单元内通过所述第一导电型半导体层电导通。
43、 一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，所述方法具有下述工序-在对发光波长透明的基板上进行缓冲层成膜的工序；薄膜结晶成长层的成膜工序，所述薄膜结晶成长层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；在所述第二导电型半导体层的表面形成第二导电型电极的工序；第一蚀刻工序，使所述第一导电型半导体层的一部分在表面露出，同时将所述第二导电型半导体层和所述活性层结构截断成2个以上的区域，以形成2个以上包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极的发光点；在通过所述第一蚀刻工序露出的第一导电型半导体层的面形成至少l个第一导电型电极的工序；第二蚀刻工序，从所述薄膜结晶成长层表面进行除去直到所述缓冲层的界面，或者从所述薄膜结晶成长层表面进行除去直到所述缓冲层的一部分，以形成用于使所述发光单元相互电分离的发光单元间分离槽；和第三蚀刻工序，至少除去所述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
44、 一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，所述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，从所述活性层结构观察，主要的光取出方向是所述第一导电型半导体层侧方向，所述第一导电型侧电极和所述第二导电型侧电极形成在所述主要的光取出方向的相反侧，相对所述第一导电型半导体层，在所述主要的光取出方向侧具有共用设置在所述2个以上发光单元之间的缓冲层，所述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分离槽电分离，所述发光单元间分离槽是通过从所述薄膜结晶层的表面进行除去直到所述缓沖层的界面或直到所述缓冲层的一部分而形成的。
45、 一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在支持体上具有2个以上的发光单元，其特征在于，所述方法具有下述工序在基板上形成缓冲层的工序；进行薄膜结晶层成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；在所述第二导电型半导体层的表面形成第二导电型侧电极的工序；第一蚀刻工序，使所述第一导电型半导体层的一部分在表面露出；在通过所述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型侧电极的工序；第二蚀刻工序，从所述薄膜结晶层表面进行除去直到所述缓冲层的界面或者从所述薄膜结晶层表面进行除去直到所述缓冲层的一部分，以9形成用于将所述发光单元相互电分离的发光单元间分离槽；第三蚀刻工序，至少除去所述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽；和除去所述基板的工序。
46、 一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，所述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，从所述活性层结构观察，主要的光取出方向是所述第一导电型半导体层侧方向，所述第一导电型侧电极和所述第二导电型侧电极形成在所述主要的光取出方向的相反侧，相对于所述第一导电型半导体层，在所述主要的光取出方向侧具有共用设置在所述2个以上发光单元之间的缓冲层，所述发光单元彼此通过设置在邻接的发光单元之间的发光单元间分离槽电分离，所述发光单元间分离槽是通过从所述薄膜结晶层的表面进行除去直到所述缓冲层的界面或直到所述缓冲层的一部分而形成的，1个发光单元内设置有2个以上发光点和至少1个所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，1个发光单元内通过所述第一导电型半导体层电导通。
47、 一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在支持体上具有2个以上的发光单元，其特征在于，所述方法具有下述工序在基板上形成缓冲层的工序；进行薄膜结晶层成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；在所述第二导电型半导体层的表面形成第二导电型侧电极的工序；第一蚀刻工序，使所述第一导电型半导体层的一部分在表面露出，同时将所述第二导电型半导体层和所述活性层结构截断成2个以上的区域，以形成2个以上包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极的发光点；在通过所述第一蚀刻工序而露出的第一导电型半导体层的面形成至少1个第一导电型侧电极的工序；第二蚀刻工序，从所述薄膜结晶层表面进行除去直到所述缓冲层的界面或者从所述薄膜结晶层表面进行除去直到所述缓冲层的一部分，以形成用于将所述发光单元相互电分离的发光单元间分离槽；第三蚀刻工序，至少除去所述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽；禾口除去所述基板的工序。
全文摘要
本发明公开了一种适于大面积的面光源发光的集成型化合物半导体发光装置的结构及其制造方法。该发光装置具有形成在透明基板(21)上的2个以上发光单元(11)，所述发光单元具有薄膜结晶成长层(24、25、26)、第一和第二导电型侧电极(27、28)，光取出方向为基板侧，第一和第二导电型侧电极形成在光取出方向的相反侧，发光单元之间通过发光单元间分离槽(12)电分离，所述发光单元间分离槽(12)是通过从薄膜结晶成长层的表面进行除去直到上述缓冲层(22)的一部分而形成的。
文档编号H01L33/00GK101485001SQ200780024420
公开日2009年7月15日 申请日期2007年4月30日 优先权日2006年5月1日
发明者堀江秀善 申请人:三菱化学株式会社