专利名称：感测式半导体封装件及其制法的制作方法
技术领域：
本发明涉及一种半导体封装件及其制法，特别是涉及一种感测式 半导体封装件及其制造方法。
背景技术：
传统影像感测式半导体封装件(Image sensor package)主要是将感 测芯片(Sensorchip)接置于一芯片承载件上，并通过焊线加以电性连接 该感测芯片及芯片承载件后，于该感测芯片上方封盖住一透光体，以 供影像光线能为该感测芯片所撷取。如此，该完成构装的影像感测式 半导体封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装 置上，以供如数字相机(DSC)、数字摄影机CDV)、光学鼠标、行动电话 等各式电子产品的应用。
请参阅图1，美国专利第5,534,725号公开一种感测式半导体封装 件，是于导线架11的芯片座lla上，接置一具有感测区12a的感测芯 片12，并以焊线13将感测芯片12的焊垫12b与该导线架11的导脚 lib予以电性连接；再以黏着层14将透光体15黏着于感测芯片12上， 该黏着层14位于该感测区12a与该焊垫12b间，以封住且不接触该感 测芯片12的感测区12a;复利用封装模具(未标示)以模压(molding)方式 形成包覆该导线架11、该焊线13以及该感测芯片12周围的封装胶体 16，同时外露该透光体15。
但是前述技术于形成该封装胶体16时，因透光体15是直接顶抵 于封装模具的上模内壁顶端，因此容易因模压压力而使该透光体15发 生裂损，甚而压损设于该透光体15下方的感测芯片12，此外，若该透 光体15与封装模具的上模内壁因压合不确实而产生缝隙时，亦将产生 该封装胶体16溢胶至该透光体15表面的问题；再者，于该感测芯片 12上，该感测区12a与该焊垫12b间，亦必须留有黏着层14的空间， 如此将使得该感测芯片12必须限縮该感测区12a的面积，亦或必须扩大感测芯片12尺寸，如此将降低该感测芯片12的使用效率。
鉴此，请参阅图2，美国专利第5,962,810号公开一种可縮小整体 封装件尺寸，且使感测芯片无压损问题的感测式半导体封装件，其是 于基板2]上接置一感测芯片22，并利用焊线23电性连接该感测芯片 的焊垫22b与基板21，接着于该焊线23上以点胶技术敷设流动性胶体 而作为拦坝(Dam)结构24，之后于该感测芯片22的感测区22a上涂布 透明胶25，形成一可縮小整体尺寸的感测式半导体封装件。
但是，上述的技术中，该流动性胶体不仅制造成本高，且产品信 赖性低，因此无法为业界所普遍使用。
再者，于美国专利第5,950,074号、第6,060,340号、第6,262,479 号、第6,384,472号、第6，590,269号、第6,989,296号中，则公开了另 一种感测式半导体封装件。请参阅图3A，该现有技术是于一基板31 上形成一拦坝结构34，以将一具有感测区32a的感测芯片32接置于基 板31上且容置于该拦坝结构34中，并以焊线33电性连接该感测芯片 32的焊垫32b与基板31，再于该拦坝结构34上设置一透光体35，以 封盖该感测芯片32。
另请参阅图3B，美国专利第6，545，332号中则公开相似的感测式 半导体封装件，是提供一具有芯片座310a及多个导脚310b的导线架 310，于两者间形成有第一封装胶体36，于该芯片座310a接置一具有 感测区32a的感测芯片32，并以焊线33将感测芯片32的焊垫32b与 该导线架310的导脚310b予以电性连接，再形成一拦坝结构34于该 导脚310b上，并包围该感测芯片32与该焯线33，复于该感测芯片32 与该拦坝结构34间以点胶技术形成第二封装胶体37，且包覆部分连接 于该导脚310b的焊线33、芯片座310a及导脚310b，最后于该拦坝结 构34上设置一透光体35，以封盖该感测芯片32;亦或是先于该导脚 310b上形成拦坝结构34，再接置该感测芯片32及电性连接用的焊线 33。
前述技术中，主要是利用拦坝结构34及透光体35封盖该感测芯 片32，避免透光体35直接接触感测芯片32，使该感测芯片32无受压 损坏的问题，但是前述现有技术中皆存在一共通问题，即该封装件的 整体平面尺寸包含有芯片尺寸、打线空间以及拦坝结构34宽度，尤为该拦坝结构34的设置所占用的面积，造成整体封装件尺寸需预留空间
以供设置该拦坝结构34，是以无法满足封装件轻薄短小的需求。
请参阅图4A，美国专利第6，995，462号公开一种无拦坝结构的感 测式半导体封装件，提供一具凹槽41a的基板41，于该凹槽41a内接 置一具有感测区42a的感测芯片42，并以焊线43电性连接该感测芯片 42的焊垫42b与该基板41 ，复以黏着层44将透光体45黏着于感测芯 片42上，且包覆部分连接于该焊垫42b的焊线43，以封住但不接触该 感测芯片42的感测区42a，再于该基板41的凹槽41a中利用点胶技术 以液态封装化合物(Liquid Mold Compound, LMC)形成封装胶体46，以 通过该封装胶体46包覆连接于该基板41上方的焊线43部分，同时外 露该透光体45，免去拦坝结构的制作。
但是如图4B所示，该液态封装化合物所形成的封装胶体46与黏 着层44间的结合性不佳，易形成脱层46a(delamination)，甚者可能导 致同时被封装胶体46及黏着层44包覆的焊线43受损而发生断裂43a， 而使其成为不良品。
因此，如何提供一种感测式半导体封装件及其制法，得以提高感 测芯片的使用效率、减少封装体积、简化生产流程、降低制作的料成 本、防止不良品于制作或使用过程中产生，确为相关领域上所需迫切 面对的问题。
发明内容
鉴于前述现有技术的缺陷，本发明的一目的是提供一种可避免脱 层的感测式半导体封装件及其制法。
本发明的复一目的是提供一种省略点胶制程的感测式半导体封装 件及其制法。
本发明的又一目的是提供一种轻薄短小化的感测式半导体封装件 及其制法。
本发明的另一目的是提供一种简化封装制程的感测式半导体封装 件及其制法。
本发明的再一 目的是提供一种可降低制造成本的感测式半导体封 装件及其制法。为达到上述目的，本发明提供的感测式半导体封装件，包括基 板；具有感测区的感测芯片，接置于该基板上，并以焊线电性连接该 基板与该感测芯片；黏着层，包覆该感测芯片周缘及该焊线，且不接 触该感测芯片的感测区；以及透光体，以该黏着层接置于该基板，且 封盖该感测区。
该基板可为平面格栅阵列基板(Land Grid Array, LGA);该黏着层高 度大于该焊线的线弧顶部至基板的距离；该黏着层为遇热具有低黏滞
系数(10W visCOSity)的材料；该黏着层于室温下为胶片状的树脂类材料；
该透光体是玻璃材料。
本发明还提供一种感测式半导体封装件的制法，包括提供一基 板，以于该基板上接置并以焊线电性连接一具有感测区的感测芯片； 制备一透光体，于该透光体形成有黏着层，且该黏着层具有对应该感 测区的开口；以及将该透光体通过该黏着层接置于该基板且加热该基 板，使该黏着层在接着于该基板时呈熔融状态而包覆该感测芯片周缘 及该焊线整体，且外露该感测芯片的感测区，并于该黏着层固化后使 该透光体封盖该感测区。
本发明又提供一种感测式半导体封装件的制法，包括提供一呈 批次状的基板，以于该基板接置上并以焊线电性连接多个具有感测区 的感测芯片；制备多个透光体，其中各该透光体形成有黏着层，且该 黏着层具有对应该感测区的开口 ；将各该透光体通过该黏着层接置于 该基板且加热该基板，使该黏着层在接着于该基板时呈熔融状态而包 覆各该感测芯片周缘及该焊线整体，且外露各该感测芯片的感测区， 并于该黏着层固化后使各该透光体封盖各该感测区；以及进行切单作 业，以形成多个感测式半导体封装件。
本发明复提供一种感测式半导体封装件的制法，包括提供一呈 批次状的基板，以于该基板上接置并以焊线电性连接多个具有感测区 的感测芯片；制备一透光体，其中该透光体形成有黏着层，且该黏着 层具有多个对应该感测区的开口；将该透光体通过该黏着层接置于该 基板且加热该基板，使该黏着层在接着于该基板时呈熔融状态而包覆 各该感测芯片周缘及该焊线整体，且外露各该感测芯片的感测区，并 于该黏着层固化后使该透光体封盖各该感测区；以及进行切单作业，
8以形成多个感测式半导体封装件。另外，前述提供的制法中，该黏着层亦可形成有对应切单作业时切割线位置的多个第二开口。
因此，本发明的感测式半导体封装件及其制法中，是将黏着层预设于透光体上，再将该设有黏着层的透光体接置于基板上，且使该黏着层包覆感测芯片周缘及整条焊线，避免现有技术将黏着层设置于感测芯片的感测区与焊垫间，而可省去保留于两者间的空隙，提高感测芯片的感测面积比率；且该封装件的整体平面尺寸仅包含该芯片尺寸以及打线空间，节省了设置拦坝结构所占用的面积，以满足封装件轻薄短小的需求；另外，本发明复省去制作拦坝结构、进行点胶制程以
及形成多层封装胶体，改以单种胶体一次封装，从而达简化生产流程，节省制造所需时间及成本，且可避免因多层胶体间脱层的情形，减少不良品的产生，从而达到提升产品制造良率的效果。
图1为美国专利第5，534，725号所公开的感测式半导体封装件剖面示意图2为美国专利第5,962,810号所公开的感测式半导体封装件剖面示意图3A为现有感测式半导体封装件剖面示意图；图3B为美国专利第6,545,332号所公开的现有感测式半导体封装件剖面示意图4A为美国专利第6,995,462号所公开的现有感测式半导体封装件剖面示意图4B为图4A的局部放大图，表示多层胶体间的脱层现象；图5A至图5C为本发明的感测式半导体封装件第一实施例的剖视示意图6A至图6D为本发明的感测式半导体封装件第二实施例的剖视示意图7A至图7D为本发明的感测式半导体封装件第三实施例的剖视示意图；以及
图8A至图8D为本发明的感测式半导体封装件第四实施例的剖视示意图。
主要元件符号说明
11,310导线架
lla, 310a芯片座
lib, 310b导脚
12, 22， 32, 42感测芯片
12a， 22a， 32a, 42a感测区
12b， 22b, 32b, 42b焊垫
13,23,33,43焊线
14, 44黏着层
15,35, 45透光体
16封装胶体
21,31基板
24 拦坝结构25 透明胶
34 拦坝结构36 第一封装胶体
37 第二封装胶体41 基板
41a 凹槽43a 焊线断裂
46 封装胶体
46a 脱层
50, 60, 70感测式半导体封装件
51,61,71,81基板
52, 62, 72, 82感测芯片
52a， 62a, 72a, 82a感测区
52b， 62b, 72b焊垫
53, 63, 73焊线
54, 64, 74, 84黏着层
54a， 64a， 74a， 84a开口
55， 65， 75, 85透光体
84b第二开口
10
具体实施例方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
第一实施例
请参阅图5A至图5C，为本发明的感测式半导体封装件及其制法第一实施例的剖视示意图。
如图5A所示，提供一基板51，该基板51例如为平面格栅阵列基板(Land Grid Array, LGA)，并于该基板51上接置一具有感测区52a及焊垫52b的感测芯片52，复以焊线53电性连接该焊垫52b与该基板51;以及制备一透光体55(如玻璃板)，其中该透光体55周缘形成有黏着层54，该黏着层54高度大于该焊线53线弧顶部至该基板51间的距离，其中该黏着层54于室温下为胶片状的树脂类材料，如环氧树脂胶片(epoxy tape),且该黏着层54具有对应该感测区52a的开口 54a。
如图5B所示，将该透光体55通过该黏着层54接置于感测芯片52且加热该基板51，使该黏着层54在接着于该基板51时呈低黏滞系数(low viscosity)的熔融状态而包覆该感测芯片52周缘及该焊线53整体，且外露该感测芯片52的感测区52a。
如图5C所示，移除热源后让该黏着层54冷却固化，而使该透光体55封盖该感测区52a，以形成一感测式半导体封装件50。
本发明还提供一种感测式半导体封装件50，包括基板51;具有感测区52a及焊垫52b的感测芯片52，接置于该基板51上，并以焊线53电性连接该基板51与该感测芯片52的焊垫52b;黏着层54，包覆该感测芯片52周缘及该焊线53整体，且不接触该感测芯片52的感测区52a;以及透光体55，以该黏着层54接置于该基板51，且封盖该感测区52a。
该基板51可为平面格栅阵列基板；该黏着层54高度大于该焊线53的线弧顶部至该基板51间的距离；该黏着层54例如为环氧树脂胶片，在遇热时具有低黏滞系数；该透光体55为玻璃材料。
第二实施例
另请参阅图6A至图6D，为本发明的感测式半导体封装件的制法第二实施例的剖视示意图。本实施例与第一实施例大致相同，主要差
异是将多个感测芯片接置并电性连接至呈批次(batch)状的基板上，再于
该基板上接置多个设有黏着层的透光体，并切割形成多个封装件。
如图6A所示，提供一呈批次状的基板61，该基板61具有多个基板单元，以于该基板61上接置多个具有感测区62a及焯垫62b的感测芯片62，并以焊线63电性连接该焊垫62b与该基板61;以及制备多个透光体65，于各该透光体65形成有黏着层64，且该黏着层64具有对应该感测区62a的开口 64a。
如图6B所示，将各该透光体65通过该黏着层64接置于该基板61且加热该基板61，使该黏着层64在接着于该基板61时呈低黏滞系数的熔融状态而包覆各该感测芯片62周缘及该焊线63整体，且外露各该感测芯片62的感测区62a。
如图6C所示，移除热源后让该黏着层64冷却固化，而使该透光体65封盖该感测区62a。
如图6D所示，进行切单作业，以形成多个感测式半导体封装件60。
由此，于批次状的基板61上制作形成多个感测式半导体封装件60，以达量产及简化制程的功效。第三实施例
请参阅图7A至图7D，为本发明的感测式半导体封装件的制法第三实施例的剖视示意图。本实施例与第一实施例大致相同，主要差异是将多个感测芯片接置并电性连接至呈批次状的基板上，再于该基板上接置设有黏着层的整片式透光体，且该黏着层具有多个对应该感测芯片感测区的开口。
如图7A所示，提供一呈批次状的基板71，并于该基板71接置多个具有感测区72a及焊垫72b的感测芯片72，且以焊线73电性连接该感测芯片72的焊垫72b与该基板71;同时制备一对应该批次基板71的整片式透光体75，于该透光体75形成有黏着层74，且该黏着层74具有多个对应该感测区72a的开口 74a。
如图7B所示，将该透光体75通过该黏着层74接置于该基板71且加热该基板71，使该黏着层74在接着于该基板71时呈低黏滞系数的熔融状态而包覆各该感测芯片72周缘及该焊线73整体，且外露各该感测芯片72的感测区72a。
如图7C所示，移除热源后让该黏着层74冷却固化，而使该透光体75封盖该感测区72a。
最后如图7D所示，进行切单作业，以形成多个感测式半导体封装件70。
由此，利用批次状的基板71及整片式透光体75的结合与切单以制作多个感测式半导体封装件70，进而达到量产及简化制程的功效。第四实施例
请参阅图8A至图8D，为本发明的感测式半导体封装件的制法第四实施例的剖视示意图。
本实施例与第一实施例大致相同，主要差异是将多个具有感测区82a的感测芯片82接置并电性连接至呈批次状的基板81上，再于该基板81上接置设有黏着层84的透光体85，且该黏着层84具有对应该感测芯片82的感测区82a的开口 84a，以及对应切单作业时切割线的多个第二开口 84b，以节省该黏着层84的使用材料。
因此，本发明的感测式半导体封装件及其制法中，是将黏着层预设于透光体上，再将该设有黏着层的透光体接置于基板上，且使该黏着层包覆感测芯片周缘及整条焊线，避免现有技术将黏着层设置于感测芯片的感测区与焊垫间，而可省去保留于两者间的空隙，提高感测芯片的感测面积比率；且该封装件的整体平面尺寸仅包含该芯片尺寸以及打线空间，节省了设置拦坝结构所占用的面积，以满足封装件轻薄短小的需求；另外，省去制作拦坝结构、进行点胶制程以及形成多层封装胶体，改以单种胶体一次封装，从而达简化生产流程，节省制造所需时间及成本，且可避免因多层胶体间脱层的情形，减少不良品的产生，从而达到提升产品制造良率的效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。
1权利要求
1、一种感测式半导体封装件，包括基板；具有感测区的感测芯片，接置于该基板上，且以焊线电性连接该感测芯片及基板；黏着层，包覆该感测芯片周缘及该焊线，且不接触该感测芯片的感测区；以及透光体，通过该黏着层而设于该基板，并封盖该感测区。
2、 根据权利要求1所述的感测式半导体封装件，其中，该黏着层 为遇热具有低黏滞系数的材料。
3、 根据权利要求2所述的感测式半导体封装件，其中，该黏着层 为环氧树脂胶片。
4、 一种感测式半导体封装件的制法，包括提供一基板，并将具有感测区的感测芯片接置于该基板上，且以 焊线电性连接该感测芯片及该基板；制备一透光体，并于该透光体上形成有黏着层，且该黏着层具有 对应该感测区的开口；以及将该透光体通过该黏着层接置于该基板，使该黏着层包覆该感测 芯片周缘及该焊线，且通过该开口以外露该感测芯片的感测区，以使 该透光体封盖该感测区。
5、 根据权利要求4所述的感测式半导体封装件的制法，其中，该 黏着层为遇热具有低黏滞系数的材料。
6、 根据权利要求5所述的感测式半导体封装件的制法，其中，该 黏着层为环氧树脂胶片。
7、 根据权利要求4所述的感测式半导体封装件的制法，其中，该 透光体通过该黏着层接置于该基板时，经由加热该基板，使该黏着层 在接着于该基板时呈低黏滞系数的熔融状态而包覆该感测芯片周缘及 该焊线，且外露该感测芯片的感测区，并于移除热源后让该黏着层冷 却固化，而使该透光体封盖该感测区。
8、 一种感测式半导体封装件的制法，包括提供一呈批次状的基板，并将多个具有感测区的感测芯片接置于 该基板上，且以焊线电性连接该感测芯片与该基板；制备多个透光体，于各该透光体上形成有黏着层，且该黏着层具有对应该感测区的开口；将该些透光体通过该黏着层接置于该基板，使各该黏着层包覆各 该感测芯片周缘及该焊线，且通过该开口外露该感测芯片的感测区， 以使各该透光体封盖各该感测区；以及进行切单作业，以形成多个感测式半导体封装件。
9、 根据权利要求8所述的感测式半导体封装件的制法，其中，该 黏着层为遇热具有低黏滞系数的材料。
10、 根据权利要求9所述的感测式半导体封装件的制法，其中， 该黏着层为环氧树脂胶片。
11、 根据权利要求8所述的感测式半导体封装件的制法，其中， 该透光体通过该黏着层接置于该基板时，经由加热该基板，使该黏着 层在接着于该基板时呈低黏滞系数的烙融状态而包覆该感测芯片周缘 及该焊线，且外露该感测芯片的感测区，并于移除热源后让该黏着层 冷却固化，而使该透光体封盖该感测区。
12、 一种感测式半导体封装件的制法，包括 提供一呈批次状的基板，并将多个具有感测区的感测芯片接置于该基板上，且以焊线电性连接该感测芯片与该基板；制备一整片式透光体，于该透光体形成有黏着层，且该黏着层具 有多个对应该感测区的开口 ；将该透光体通过该黏着层接置于该基板，并使该黏着层包覆该感 测芯片周缘及该焊线，且通过各该开口外露各该感测芯片的感测区， 而使该透光体封盖该感测区；以及进行切单作业，以形成多个感测式半导体封装件。
13、 根据权利要求12所述的感测式半导体封装件的制法，其中， 该黏着层为遇热具有低黏滞系数的材料。
14、 根据权利要求13所述的感测式半导体封装件的制法，其中， 该黏着层为环氧树脂胶片。
15、 根据权利要求12所述的感测式半导体封装件的制法，其中， 该透光体通过该黏着层接置于该基板时，经由加热该基板，使该黏着 层在接着于该基板时呈低黏滞系数的熔融状态而包覆该感测芯片周缘 及该焊线，且外露该感测芯片的感测区，并于移除热源后让该黏着层 冷却固化，而使该透光体封盖该感测区。
16、 根据权利要求12所述的感测式半导体封装件的制法，其中， 该黏着层复具有对应切单作业的切割线的多个第二开口。
全文摘要
本发明公开了一种感测式半导体封装件及其制法，主要是提供一基板，并于该基板接置具有感测区的感测芯片，且以焊线电性连接该感测芯片与该基板，同时于一透光体上形成有黏着层，其中该黏着层具有对应该感测区的开口，以将该透光体通过该黏着层接置于该基板上且进行加热，使该黏着层在接着于该基板时呈熔融状态而包覆感测芯片周缘及焊线，并且外露该感测区，使该透光体封盖该感测区，以形成无拦坝结构且轻薄短小的感测式半导体封装件，藉以降低制造成本，另外，通过该黏着层包覆焊线，可避免焊线断裂问题，进而增加产品可靠度。
文档编号H01L27/146GK101494230SQ200810003709
公开日2009年7月29日 申请日期2008年1月21日 优先权日2008年1月21日
发明者张泽文, 张锦煌, 詹长岳, 黄致明 申请人:矽品精密工业股份有限公司