专利名称：具有多划分的保护环的肖特基二极管结构及制备方法
技术领域：
本发明一般涉及电子设备，并且更具体地，涉及具有增强的性能 的半导体设备及制备方法。
背景技术：
诸如肖特基二极管的半导体势垒(barrier)设备被广泛使用。例 如，通常将肖特基二极管集成在数字逻辑电路中作为快速开关。同样， 因为与扩散型pn结二极管相比，其中离散型肖特基二极管在较低的 电压降处维持高电流，所以离散型肖特基二极管被作为功率整流器使 用。此外，肖特基二极管作为可在例如微波频率处有效运行的可变电 容器使用。
通过设置肖特基金属与半导体表面直接接触而形成肖特基二极 管。典型的肖特基金属包括铬、铂和铝。肖特基二极管的一个问题是 其 一般表现出比理论预计更高的漏电流和更低的击穿电压。这部分地 缘自尖锐的接触边缘的存在，导致挤满设备的多个电场处在反向偏置 条件下。
制造商一般利用掺杂的pn结保护环，其实质上与接触边缘交叠 或者覆盖接触边缘以减少电场拥挤效应。保护环通常由与半导体基底 的传导类型相反的摻杂剂的垂直扩散形成，并且接着形成肖特基接触 以接触保护环摻杂最重的那些部分。该方法在降低漏电流并提高击穿 电压方面是有效的。但是，因为保护环是并联连接的PN结二极管， 所以该方法在导通条件期间导致非常高的少数栽流子(minority carrier)注入。该少数栽流子注入显著地减慢了开关速度，并且在一些 集成电路应用中导致闩锁(latch-up)问题。因此，存在对一种肖特基二极管结构及制备方法的需要，其提高 反向击穿电压性能，克服以上概述的少数注入问题，简单地结合至现 有集成电路工艺流程中，以及是成本有效的。
图1示出了集成电路结构中的肖特基结构的实施方案的剖面图2是图l和图5的肖特基结构的等效电路图3是比较图1的肖特基结构与各种现有技术结构的基底电流与
阳极电流的比率(Is/lA)作为阳极电压函数的曲线图4是比较图1的肖特基结构与各种现有技术结构的反向电压特
征的曲线图5示出了肖特基结构的另一实施方案的剖面图；以及 图6-9示出了在处理期间肖特基结构的各种局部剖面图，以根据 本发明说明制备多划分的掺杂区的不同方法。
为了容易理解，图中的元件不一定按照比例绘制，并且在全部不 同的图中相似的元件号被适当地使用以表示相同的或类似的元件。为 了附图的清晰，设备结构或区域的掺杂区可以示为大致具有直线边缘 和精确的拐角。但是，本领域的技术人员应该理解，由于掺杂剂的扩 散和活动，掺杂区域的边缘一般不是直线，并且拐角不是精确的角度 而一般是圓形。尽管以下公开了一些传导类型(例如，p-形和n-型)， 应该理解，本发明包括传导类型与这里具体描述的传导类型相反的那 些设备并与其相关。
具体实施例方式
通常，下列说明涉及具有减少的关态(off-state)渗漏和降低的 开态(on-state)少数载流子注入的肖特基二极管结构。该结构实现 了这些改进，同时保持期望的击穿电压特性。更具体地，下列说明涉 及具有多划分的保护环或者掺杂区的肖特基二极管结构，掺杂区自半 导体材料区的主要表面延伸。多划分的保护环是连续的，并包括第一部分和第二部分，第一部分的掺杂浓度接近于配置成形成欧姆接触的 主要表面，第二部分的掺杂浓度接近于配置成形成肖特基接触的主要 表面的另 一部分。肖特基二极管还包括形成具有半导体基底的第 一 肖 特基势垒的传导接触。传导接触叠盖保护环的第二部分，并与保护环 的第二部分一起形成第二肖特基势垒，第二肖特基势垒的极性与第一 肖特基势垒的极性相反。传导接触不叠盖或直接地接触保护环的第一 部分。由于叠盖保护环的第二部分或者较轻掺杂的部分的传导接触， 接触边缘受到保护，从而降低渗漏并增强或维持击穿电压特性。但是， 因为传导接触不叠盖或直接地接触保护环的第一部分或较重掺杂的 部分，少数载流子注入受到抑制。
图1示出了集成电路结构中的肖特基设备结构10的放大的剖面 视图。设备10包括半导体材料11的区域，其包括例如p-型基底12 以及与基底12形成间隔关系(在...里、在...内、在...之上或覆盖...之 上)的n-型井区、扩散区或外延区14。利用传统技术在接近于半导体 材料11的区域的主要表面18处形成钝化区17，以界定设备10的各 个有源区。作为实例，钝化区17包括二氧化硅，其厚度大约为1/2 微米至大约2微米。应该理解，钝化区17可以包括平坦的、半凹陷 的或者沟槽钝化或绝缘结构。
设备10还包括在区域14的一部分或多个部分中形成的n-型掺 杂区或阴极区21。在该实施方案中，区域21在接近于主要表面18处 形成，并且与例如传统CMOS工艺中的源极和漏极区同时方便地形 成。作为实施例，区域21的表面掺杂浓度大于大约5.0xl0"原子/立 方厘米。钝化区23覆盖在主要表面18之上而形成，并且被图样化， 以便为区域21提供开口以及为接触区或接触窗口 26提供开口。传导 接触层、肖特基或阳极接触层29覆盖在区域14之上而形成，并且通 过接触区26电耦合至区域14。传导接触层29在主要表面18上与区 域14的一部分形成肖特基势垒。传导接触层或阴极层31与区域21 接触或电耦合而形成。
作为实例，对于20伏特的设备，区域14的表面掺杂浓度大约为l.OxlO16原子/立方厘米，或者对于65伏特的设备大约为4.0x1015原 子/立方厘米。作为进一步的实例，接触层29和31包括在CMOS工 艺中使用的传统的金属配置。在一个实施方案中，接触层29和31包 括提供大约0.6eV的肖特基势垒高度的钛/钛-氮化物加铝-铜-硅合金 层。在其他实施方案中，接触层29包括铬、钿或钯以将范围大约在 0.5eV至大约0.7eV的特定肖特基势垒高度作为目标。并非严格要求 层29和31包括相同的材料。
设备10还包括在接触窗口 26外围处在区域14中形成的偏移的、 多划分的、横向分级的、掺杂剂方向横向分隔开的或掺杂剂方向侧向 分隔开的保护环结构或掺杂区41。在一个实施方案中，区域41是连 续的，并且具有由接近于主要表面18的掺杂浓度区分或辨别的至少 两个部分或区段。作为实例，掺杂区41包括从主要表面18延伸至垂 直深度43的第一部分410。另外，第一部分410包括与主要表面18 分离或分开的垂直边界420。
掺杂区41还包括从主要表面18延伸至垂直深度44的第二部分 411。另外，第二部分411包括与主要表面18分离或分开的垂直边界 421。在一个实施方案中，垂直深度44小于垂直深度43。在另一实施 方案中，垂直深度44大于或等于垂直深度43。根据本发明的当前实 施方案，第二部分411的掺杂浓度接近于主要表面18，该掺杂浓度小 于接近于主要表面18的第一部分410的掺杂浓度。用另一种方式说， 第二部分411的掺杂分布配置成与传导接触29 —起形成肖特基势垒， 传导接触的极性与在传导接触29和区域14之间形成的肖特基势垒的 极性相反。在一个实施方案中，接近于主要表面18的第二部分411 的掺杂浓度小于1,OxlO"原子/立方厘米。在一个实施方案中，如果这 样的接触对第一部分410进行，则接近于主要表面18的第一部分410 的掺杂浓度足以形成欧姆接触。作为实例，接近于主要表面的第一部 分410的掺杂浓度在大约1.0xlO"原子/立方厘米和大约1.0xlO"原子 /立方厘米之间。用另一种方式说，第一部分410被掺杂或配置成与区 域14形成pn结。如图1中所示，在本实施方案中，钝化层23在主要表面18上覆 盖第一部分410，使得传导层29不与第一部分410直接接触。在本发 明中，传导层29只与第二部分411直接接触，而没有与第一部分410 直接接触。就直接接触来说，其意指传导层29与第二部分411接触 而没有介入中间的电介质层或半导体层。尽管传导层29被示为一层 传导材料，但是应该理解，该层可包括多层传导材料。
在所示的实施方案中，多划分的掺杂区14还包括在第一部分410 和第二部分411之间的第三偏移或过渡部分413。在本发明中，过渡 部分413对应于偏移距离513，其由用于界定接触窗口 26的第一部分 410和边缘516的掩蔽窗口(以下所述)的内部边缘、第一边缘或参考 点514确定。在一个实施方案中，偏移距离513在垂直深度43的大 约50%至大约80%的范围内。在再一实施方案中，偏移距离513为 垂直距离43的大约75%。
图2是示出设备10的等效电路的电路图，其中肖特基二极管214 对应于在传导接触29和半导体材料14的区域之间形成的肖特基势垒 设备，肖特基二极管215对应于在传导接触29和第二区域411之间 形成的肖特基势垒设备，二极管216对应于在第二部分410和半导体 材料14的区域之间形成的pn结二极管。由该图容易看出，当掺杂区 41为p-型以及半导体14的区域为n-型时，设备215为p-型肖特基设 备，其在图1中所示的传导层29和第二部分411之间的交叠区中形 成。当设备214处于正向偏置时，设备215处于反向偏置。因为设备 215处于反向偏置，设备215限制电流流过在第一部分410和半导体 材料14(二极管216)的区域之间形成的pn结，并因而使空穴或者从 p-型保护环注入半导体材料14的区域中的少数栽流子减到最小。
在没有如这里所述的多划分的结构的传统保护环肖特基设备中， 传统的保护环和金属接触之间的接触本质上是更欧姆性的。结果，pn 结在保护环和该位置的井区之间形成，并且pn结二极管也与传统的
肖特基势垒一起处于正向偏置下。结果，大量的少数栽流子电流从传 统的保护环注入到井区。这导致不期望有的基底电流，其在图3中被进一步示出。
图3示出了设备IO(即，根据本发明具有多划分的保护环的设备) 与没有保护环的传统的肖特基设备以及具有传统pn结保护环的肖特 基设备比较的基底电流与阳极电流的比率(Is/Ia)作为阳极电压的函数 的曲线图。数据集61对应于设备10的Is/lA比率特性；数据集62对 应于具有传统pn结保护环的传统设备的Is/Ia比率特性；以及数据集 63对应于没有保护环的传统设备的IS/IA比率特性。
图4示出了设备10的反向电压特性(即，根据本发明具有多划分 的保护环的设备)与具有传统pn结保护环的肖特基设备20以及没有 保护环的传统肖特基设备30比较的曲线图。图4的数据在1微安的 电流时取得。如从图3和4的数据中容易看出，设备10具有极好的 IS/IA比率(接近无保护环结构的性能)，同时维持超过两个传统肖特基 结构的反向电压。
图5根据另一实施方案示出了具有多划分的保护环41的肖特基 结构或设备50的剖面图。设备50为垂直的肖特基设备，并且类似于 设备10，除了半导体材料ll的区域包括与层或区域14相同的传导类 型的基底112之外。基底112具有非常高的掺杂浓度以最小化串联电 阻。此外，在设备50中，传导层或阴极接触31在主要表面118上， 其与主要表面18相对。
图6-9示出了在处理期间的肖特基结构的局部剖面图，以说明制 备多划分的保护环的各种方法。在图6中，覆盖在主要表面18之上 的掩蔽层68形成，并且被图样化成形成第一开口或窗口 71。如图1 中所述的，开口 71的最内部的边缘界定内边缘514，并且参考点或边 缘516对应于接触窗口 26的边缘516，其在随后的制备步骤中形成。 边缘516和514之间的横向距离界定偏移距离513。作为实例，掩蔽 层68包括利用传统技术形成的光阻材料(photoresist)层或电介质层。 在该实施例中，离子注入74用于形成多划分的保护环41。注入的掺 杂剂示为区域405,其随后被热处理以扩散和激活掺杂剂，从而垂直 地形成部分410并横向地形成多划分的保护环41的部分411。多划分的保护环41以虚线简单示出，以说明它在随后的步骤形成。
离子注入74包括在注入的掺杂剂从开口 71的边缘514横向扩散 之后为接近于主要表面18的部分411提供足以形成肖特基势垒的掺 杂浓度(即，小于大约1.0xl0"原子/立方厘米)的剂量，以及为接近 于主要表面18的部分410提供足以形成欧姆接触的摻杂浓度(即，在 大约1.0xlO"原子/立方厘米和大约1.0xlO"原子/立方厘米之间)的剂 量。在以后的步骤中，掩蔽层68被除去，并且钝化层23形成并被图 样化以提供如图l和5所示的接触窗口 26。接着，形成接触部分411 的至少一部分的传导接触层29，同时，部分410被钝化层23覆盖或 与传导接触层29分离(如图1和5所示的)。
图7的实施方案类似于图6的实施方案，外加成角度的离子注入 93。注入93用于为部分411提供更多控制的离子导入.在本实施方 案中，注入74用于为部分410提供掺杂剂。注入以任一种顺序进行， 其中，注入93比注入74的注入剂量少。注入的掺杂剂显示为区域405， 其实质上被热处理以扩散并激活掺杂剂以形成多划分的保护41。
注入94包括在注入的掺杂剂扩散之后为接近于主要表面18的部 分411提供足以形成肖特基势垒的掺杂浓度(即，小于大约1.0xl017 原子/立方厘米)的剂量。注入74包括为接近于主要表面18的部分410 提供足以形成欧姆接触掺杂浓度(即，在大约1.0xl018原子/立方厘米 和大约1.0xlO"原子/立方厘米之间)的剂量。在以后的步骤中，掩模 层68被去除，并且钝化层23形成并被图样化以提供如图1和5所示 的接触窗口 26。接着，形成接触部分411的传导接触层29，同时， 部分410被钝化层23覆盖或通过钝化层23与传导接触层28分离。 在该实施方案中，接触窗口的边缘516可以设置在参考点5161(即， 成角度注入93的大致边缘)和5162(即，在热处理之后，成角度注入 93的向外扩散的大致边缘)之间，这增加了偏移距离513的光刻对准 公差。
在图8中，自对准部件79用于形成部分411。作为实例，部件 79包括一个或更多的层，例如覆盖电介质层791的多晶硅层790，这些层沉积覆盖主要表面18，接着被图样化以形成部件79。覆盖在主 要表面18上的掩蔽层81如光阻材料层形成并被图样化，以便掩蔽层 81的一部分叠盖部件79的一部分。离子注入84用于通过窗口 71的 部件79的暴露部分注入掺杂剂以形成掺杂区405，掺杂区405随后被 热处理以扩散并激活掺杂剂，从而形成多划分的保护环41。在该实施 方案中，部件79配置成阻挡一部分离子注入84，使得较少的掺杂剂 到达在部件79之下的主要表面18。这控制了接近于主要表面18的部 分411的掺杂浓度。掩蔽层81的边缘811设置在部件79上的一个位 置处，以便当部分411形成时，充分注入的掺杂剂从部件79的下面 橫向地向外扩散。这保证部分411和传导接触29之间的接触。 一旦 掩蔽层81被去除，钝化层23就形成并被图样化以提供接触窗口 26。 接着，传导接触层29形成，并且由于部件79而被方便地自对准。在 该实施方案中，偏移距离513由部件79(从514至516)的宽度确定， 并且因而不受光刻对准公差的限制。参考点5163是接触窗口 26的边 缘，并且可以在覆盖部件79的任何位置。
在图9所示的实施方案中，覆盖在主要表面18的预定部分之上 的屏蔽氧化物或掺杂剂掩蔽层91形成并被图样化。接着，覆盖在屏 蔽氧化物层91的一部分上的掩蔽层(例如，光阻材料)92形成并被图 样化。离子注入94用于通过窗口 71和屏蔽氧化物层91的暴露部分 注入掺杂剂以形成掺杂区405，摻杂区405随后被热处理以扩散并激 活掺杂剂，从而形成多划分的保护环41。在该实施方案中，屏蔽氧化 物91配置成阻挡一部分的离子掺杂剂94，使得较少的掺杂剂到达在 屏蔽氧化物91之下的主要表面18。掩蔽层92阻止任何掺杂剂到达形 成主要肖特基势垒的主要表面18。随后，层91和92被去除，钝化层 23形成并被图样化以提供如图1和5所示的接触窗口 26。接着，形 成接触部分411的至少一部分的传导接触层29,同时，部分410被钝 化层23覆盖或通过钝化层23与传导接触层29分离。在该实施方案 中，偏移距离513不受光刻对准公差限制，结果，边缘516可以设置 在参考点5161和5162之间的任何地方。因此很明显，根据本发明已经提供了 一种用于具有多划分的保护 环的肖特基势垒的结构和方法。多划分的保护环保护肖特基接触层的 接触边缘，以提供低渗漏并在反向偏置条件下维持反向电压特征。在 正向偏置条件下，多划分的保护环形成与肖特基接触层的极性相反的肖特基结构。该相反极性肖特基结构与寄生pn结串联，并且起抑制 少数载流子注入的作用。这降低了基底电流。尽管参考其中的具体实施方案描述和示出了本发明，但意图不是将本发明限制于这些例证性的实施方案。例如，使用其他掺杂技术来 形成多划分的保护环41，其包括传统化学蒸汽沉积和扩散技术、自旋 式掺杂技术或者其他沉积薄膜技术。另外，可以将埋层(buried layer) 增加至设备10以降低串联电阻。
权利要求
1.一种肖特基二极管结构，其包括半导体材料区，其具有第一主要表面、第一传导类型和第一掺杂浓度；第二传导类型的掺杂区，所述第二传导类型与所述第一传导类型相反，所述掺杂区在所述半导体材料区中形成并自所述第一主要表面延伸，其中，所述掺杂区包括第一部分和第二部分，所述第一部分的第一掺杂浓度接近于所述第一主要表面，而所述第二部分的第二掺杂浓度接近于所述第一主要表面，以及其中，所述第二掺杂浓度小于所述第一掺杂浓度；第一传导接触，其电耦合至所述半导体材料区；以及第二传导接触，其电耦合至所述半导体材料区，其中，所述第二传导接触叠盖所述第二部分而不叠盖所述第一部分，以及其中，所述第二传导接触与所述半导体材料区形成第一肖特基势垒并与所述第二部分形成第二肖特基势垒。
2. 根据权利要求1所述的结构，其中，所述第一部分延伸到所 述半导体材料区中一段第一垂直距离，以及其中，所述第二传导接触从所述第一部分偏移一段横向距离，所述横向距离在所述第一垂直距 离的大约50%至大约80%的范围内。
3. 根据权利要求1所述的结构，其中，所述第一部分和所述 第二部分是邻接的。
4. 一种形成肖特基结构的方法，其包括步骤 提供具有第一主要表面、第一传导类型和第一掺杂浓度的半导体材料区；形成与所述第一传导类型相反的第二传导类型的摻杂区，所述掺 杂区在所述半导体材料区中形成并自所述第 一主要表面延伸，其中， 所述掺杂区包括第一部分和第二部分，所述第一部分的第一掺杂浓度 接近于所述第一主要表面，而所述第二部分的第二掺杂浓度接近于所述第一主要表面，以及其中，所迷第二掺杂浓度小于所述第一掺杂浓度；形成电耦合至所述半导体材料区的传导接触，其中，所述传导接 触叠盖所迷第二部分而不叠盖所述第一部分，以及其中，所述传导接 触与所述半导体材料区形成第一肖特基势垒并与所述第二部分形成 笫二肖特基势垒。
5. 根据权利要求4所述的方法，其中，形成掺杂区的所述步 骤包括步骤形成覆盖在所述第一主要表面之上的第一层； 形成在所述第一层之内的第一开口，其中，所述笫一开口具有第一边缘；通过第 一开口将所述第二传导类型的掺杂剂注入所述半导体材 料区中；使所述掺杂剂垂直地扩散以形成所述第一部分并横向地扩散以形成所述第二部分;形成覆盖在所述第一主要表面之上的钝化层；以及 在所述钝化层中形成第二开口，其中，所述第二开口具有从所述第 一边缘偏移一段距离的第二边缘。
6. 根据权利要求5所述的方法，其中，注入掺杂剂的所述步骤 包括利用成角度的离子注入来注入所述掺杂剂。
7. 根据权利要求5所述的方法，还包括以下步骤 形成在所述第一层之内的第二开口，其中，所述第二开口配置为接触窗口；形成覆盖在所述接触窗口和所述第 一层的 一部分之上的第二层， 同时使所述第一层的另一部分和所述第一开口暴露，其中，注入掺杂 剂的所述步骤包括通过所述第一开口和所述第 一层的所述暴露部分 注入所述掺杂剂；去除所述第二层以暴露所述接触窗口；以及形成所述传导接触，其中，所述传导接触自对准到所述掺杂区。
8. —种具有多划分的掺杂区的半导体设备，其包括 半导体材料区，其具有第一主要表面、第一传导类型和笫一掺杂浓度；多划分的掺杂区，其在所述半导体材料区中形成并从所述第一主 要表面延伸，其中，所述多划分的掺杂区包括与所述第一传导类型相 反的第二传导类型，以及其中，所述多划分的掺杂区包括第一部分和 笫二部分，所述第一部分的第一掺杂浓度接近于所述第一主要表面， 以及所述第二部分的第二掺杂浓度接近于所述第一主要表面，并且其 中，所述第二掺杂浓度小于所述第一掺杂浓度，以及其中，所述第一 部分与所述半导体材料区形成pn结；以及传导接触，其电耦合至所述半导体材料区，其中，所述第二传导 接触叠盖所述第二部分而不叠盖所述笫一部分，以及其中，所述第二 传导接触与所述半导体材料区形成第一肖特基势垒并与所述第二部 分形成第二肖特基势垒。
9. 根据权利要求8所述的结构，其中，所述第一部分延伸到 半导体材料区延伸中一段第一垂直距离，以及其中，所述传导接触从所述第一部分偏移一段横向距离，所述横向距离在所述第一垂直距离 的大约50%至大约80%的范围内。
10. 根据权利要求8所述的结构，其中，所述传导接触自对准 到所述第二部分。
全文摘要
在一个实施方案中，半导体结构包括多划分的保护环，多划分的保护环包括在半导体材料区形成的第一部分和第二部分。传导接触层与半导体材料区形成第一肖特基势垒。传导接触层叠盖第二部分并形成与第一肖特基势垒的极性相反的第二肖特基势垒。传导接触层不叠盖第一部分，其与半导体材料区形成pn结。
文档编号H01L29/06GK101262015SQ200810004909
公开日2008年9月10日 申请日期2008年1月29日 优先权日2007年3月8日
发明者屠尚辉, 藏前文香 申请人:半导体元件工业有限责任公司