专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件，并尤其涉及一种半导体器件以及 其制造方法，该方法可以制造硅-氧化物-氮化物-氧化物-硅 (SONOS)器件。
背景技术：
一般而言，半导体存储装置大体上可分为易失性存储器和非易 失性存^f诸器。大多凄t易失性存4诸器是RAM，如动态RAM(DRAM) 和静态RAM(SRAM)，其特征是在供4是能量的应用过程中可以输入 或保存数据，但在能量供应中新时由于丟失数据而不能保存数据。 多数非易失性存储器是只读型存储器(ROM)并且其特征在于即使 在没有能量供应时也可保存数据。
非易失性存储器可以被分成浮栅型装置和金属绝缘体半导体 型装置，其中两种介电层#1堆叠成一种双层-或三层堆叠体(stack )。
浮栅体系的存储器使用势阱来实现存储性能。浮栅系列存储器 的一个代表性实例是具有隧道氧化层的EEPROM结构，其^皮广泛 地用作现在的闪存或电可擦除可编程ROM ( EEPROM )。在其他方面，MIS器件采用一种存在于介电层-半导体界面、 介电层-电介质界面、或介电体层(dielectric bulk layer)中的捕获层 (trap layer)来实施存储功能。MIS系列的一个代表性实例是金属 和/或硅-氧化物-氮化物-氧化物(ONO)-半导体结构，其也被广泛 地用作现在的闪存或EEPROM。
图l是示出具有SONOS结构的存储器的垂直横截面图。
一4殳而言，具有SONOS结构的非易失性存储电池包括由连续 堆叠在半导体衬底1的有源区上表面的介电层构成的ONO膜2至 4，以及形成在氧化膜(oxide film,氧化物膜)4上表面上的栅极。 并且，源极/漏极节点形成在半导体衬底1中。该ONO膜2至4为 介电层，它们在SONOS结构中起到了储存电荷的功能。
参见图1, ONO膜2至4是通过在半导体衬底1的有源区的上 表面依次堆叠隧道介电层2、带电或电荷捕获介电层3，以及阻档 介电层4而形成的。作为一个实施例，隧道介电层2和阻挡介电层 4是二氧化硅(Si02 )膜，并且带电介电层3是氮化硅(Si3N4 )膜。
在具有传统SONOS结构的非易失性存^f渚器中，当对一册极施加 编程电压时，电荷穿过隧道介电层2，这样它们被捕获到氮化硅膜 上。；陂捕获的电荷会通过上面的阻挡介电层4或下面的隧道介电层 2而丢失。因此，保持数据的性能降低从而引起该器件中的可靠性 问题。
更具体地i兌，用于制备具有传统的或一^L的SONOS结构的非 易失性存储器的方法为采用高温氧化法以形成阻挡介电层4和热氧 化法以形成隧道介电层2。因此，在关于阻止被捕获到氮化膜(nitride film,氮化物膜)中的电荷的丢失方面，形成的氧化膜具有局限性。以评价非易失性存储器的保持电荷的性能的角度来看，被捕获到氮 化膜中的电荷可能在实施反复的编程和擦除操作过程中而丢失。
发明内容
本发明的目的在于解决上述问题。具体地说，本发明的一个目
的在于提供一种半导体器件以及其制造方法，其适用于提高ONO 膜的数据存储性能从而提高该器件的可靠性。更具体地，该器件可 以是非易失性存储装置。
本发明的另一个目的是提供一种半导体器件及其制造方法，该 方法适用于提高ONO堆叠体中的阻挡介电层和/或隧道介电层的 屏障性能，从而保持带电(或电荷捕获)介电层的电荷保持性能。
为了达到这些和/或其他目的，根据本发明提供的半导体器件 包括电荷捕获氮化膜(nitride film，氮化物薄膜)；以及屏障膜， 其在该氮化膜的上侧和下侧的至少一侧上包含一种等离子体硝'化 (plasma nitration )月莫。
优选地，该半导体器件进一步包括位于氮化膜上表面的氧化膜 (oxide film，氧化物薄膜)，其位于该氮化膜和屏障膜之间。优选 地，其进一步包括位于氮化膜下侧的另一氧化膜，其中屏障膜在该 氮化膜和另 一氧化膜之间。
为了达到这些和/或其他目的，根据本发明提供的半导体器件 包括半导体衬底上的隧道介电层；该隧道介电层上表面的电荷屏 障膜；电荷屏障膜上表面的电荷捕获介电层；电荷捕获电介质层上 表面的阻挡介电层；以及阻挡介电层上表面的电荷屏障层。优选地，该隧道介电层包含采用湿式氧化法生长或形成在半导 体斗于底上的热氧化膜。优选地，阻挡介电层是利用高温氧化法形成 在电荷捕获介电层上的高温氧化膜。优选地，电荷屏障膜可通过等 离子体硝化过程而形成。
优选地，隧道介电层、电荷捕获介电层、以及阻挡介电层中的
每一种可分别具有乂人16A至25A、 乂人45A至75A以及/人60A至IOOA 的厚度。
为了达到这些和/或其他目的，根据本发明的用于制备SONOS 结构器件的方法可包括以下步骤采用氧化膜沉积法或热氧化生长 法在半导体衬底上形成介电层；以及在介电层上实施等离子体硝化 过程。
优选地，可采用湿式氧化法和/或高温氧化法在半导体衬底上形 成介电层，并且该介电层是在实施等离子体硝化过程后形成的。优 选地，该方法进一步包括形成第二介电层，并且两个介电层可具有 不同的厚度。
为了达到这些和/或其他目的，根据本发明提供的用于制造半导 体的方法包括以下步骤在半导体衬底上形成第一氧化膜；通过在 该第一氧化膜上实施等离子体硝化过程形成电荷屏障膜；在该等离 子硝化膜上形成氮化膜；在该氮化膜上形成第二氧化膜；通过在该 第二氧化膜上实施等离子体硝化过程形成电荷屏障膜。
优选地，可采用湿式氧化法在半导体冲于底上形成第一氧化膜， 以及可采用高温氧化法在氮化膜上形成第二氧4b月莫。
图1是示出具有一般的SONOS结构的存储器的垂直横截面图。
图2是示出才艮据本发明的一种实施方式的具有SONOS结构的 存储器的垂直横截面图。
图3是示出根据本发明的另一种实施方式的具有SONOS结构 的存储器的垂直横截面图。
图4a至4d是用于解释根据本发明实施方式的用于制造具有 SONOS结构的存储器的方法的垂直横截面图。
具体实施例方式
本发明的其他目的，特点和优点将通过参考附图对实施方式进 行的详细描述而变得显而易见。
在下文中，将参考附图来描述本发明实施方式的结构和作用。 将在至少 一种实施方式中描述附图中示出并且参考附图来描述的 本发明的结构和作用；然而，本发明的才支术构思和核心结构以及作 用并不限于此。
根据本发明的半导体器件包括具有SONOS结构的存储器。具 体地，根据本发明的存储器更优选的是具有SONOS结构的非易失 性存储器，因此，根据本发明的半导体器件的基本结构是ONO膜， 其包括在有源区的上表面形成的堆叠的氧化物介电层和氮化物介 电层。栅极通常在ONO膜的上表面形成。而且，在临近于栅极的 区域中，源极/漏极节点可在半导体衬底中形成。图2和图3是才艮据本发明实施方式的SONOS结构的垂直4黄截 面图。参考图2和图3，描述了包括隧道介电层20、电荷捕获氮化 膜40,以及阻挡介电层50的ONO膜。因此，第一氧化膜20对应 于隧道介电层，氮化膜40对应于电荷捕获介电(或氮化物)膜， 以及第二氧化膜50对应于阻挡介电层。
具体地，在本发明中，可在电荷捕获氮化膜40形成之前，通 过在第一氧化膜20的上表面(或氮化膜的下侧)实施等离子体硝 化过程而形成屏障膜30。同样，现在参考图3,可在电荷捕获氮化 膜40形成之后，通过在氮化膜40的上表面实施等离子体硝化过程 而形成屏障膜60。优选地，屏障层60形成在第二氧化力莫50 (用于 阻挡)的上侧。
同样，在本发明中，屏障膜30、 60在电荷捕获氮化膜40形成 之前和之后在氮化膜40的下侧和上侧形成。在某些实施方式中， 第一屏障膜30形成在第一 (隧道)氧化膜20上以及第二屏障膜60 形成在第二 (阻挡)氧化膜50上。
图2示出了通过在隧道氧化膜20上实施等离子体硝化过程而 形成屏障膜的一个实施例。这^f吏得屏障膜30形成在半导体衬底10 上的氧化膜20上，然后在屏障膜30上形成电荷捕获氮化膜40，使 得屏障膜30介于氮化膜40和氧化膜20之间。 '
在采用图2的结构的非易失性存储装置的一个实施例中，4册极 (未示出)在第二氧化力莫50形成之后形成在第二氧化力莫50上。
图3示出了在图2中形成的屏障膜30的上方，以及氮化膜40 的上表面形成阻挡氧化膜50，然后通过进一步在阻挡氧化膜50上 实施等离子体硝化过程而形成另一屏障膜60的一个实施例。4艮据 图3，具有SONOS结构的存々者装置可包4舌形成在半导体衬底10上的第一 (隧道)氧化膜20、形成在第一氧化膜20上的第一屏障膜 30、形成在第一屏障膜30上的电荷捕获氮化膜40、形成在氮化膜 40上的第二 (阻挡)氧化膜50，以及形成在第二氧化膜50上的第 二屏障膜60。
优选;也，半导体^j"底10是(或包4舌)净果4十底(bare substrate ) 和/或单晶Si4于底。
可通过湿式氧化法4吏第一氧化膜20形成在半导体衬底10上 (如在Si上热生长Si02)。优选地，第一氧化膜20形成的厚度为 从16A至25A。具体地，该第一氧化膜20优选具有20A的厚度。
通过在第一氧化膜20上实施等离子体硝化过程可形成第一屏 障层30。此时，作为用于实施等离子体硝化过程的优选条件，处理 的功率(如驱动或供应到等离子体硝化工艺设备的功率)是从100 瓦至2000瓦、200瓦至1600瓦，或400瓦至1200瓦(以及在一个 实施例中，约为800瓦)，压力是从1毫托至100毫托、2毫托至 50毫托，或5毫托至20毫托(在一个实施例中，约为10毫托)， 氮气(N2 )流量(flux )或流入量是从50至2000 sccm、 100至1600 sccm、或100至1000 sccm (在一种实施例中，约为500 sccm ),以 及处理时间为乂人10秒至480秒、30秒至300秒、或45秒至240秒
(在一个实施例中，约为75秒)。同样的，其他的氮源气体可用于 等离子体硝？匕过禾呈，^。氮氧4匕物(3。N20、 NO、 N02、 N203等)， 氮氢化物(如NH3、 N2H4等)，或其组合(具有或不具有氮气)，但 是氮气(N2)是优选的。因此，第一屏障膜30通常包括氮化的硅 氧化月莫(如氮氧化石圭(silicon oxynitride)或氧化石圭，其中"悬空
(dangling)"的石圭和/或氧原子[如，那些分別与其他原子不具有完 全结合(set)的4个或2个共价4建的Si原子和/或O原子]被结合到 氮上)。形成在第一屏障膜30上的氮化膜40可具有从45A至75A的 厚度。优选地，形成在第一屏障膜30上的氮化膜40具有约60A的 厚度。优选地，第二氧化膜50是或者包括利用高温氧化法形成的 高温氧化膜。优选地，第二氧化膜具有从60A至IOOA的厚度。具 体地，该第二氧化膜可具有约80A的厚度。
最后，通过在第二氧化膜50上实施等离子体硝化过程而形成 第二屏障层60。这时，实施等离子体硝化过程的条件优选与在形成 第一屏障膜30中应用的一样。同时，第一屏障膜30和第二屏障膜 60可具有相同的厚度。然而，第一氧化膜20、氮化膜40、第二氧 化膜50优选具有不同的厚度。
此外，在图3的一个实施例中，在第二屏障膜60形成后，栅 极形成在第二屏障膜60之上。
根据本发明的具有SONOS结构的存储装置可通过采用氧化 膜沉积技术而形成介电层，然后在沉积的介电层上实施等离子体硝 化过程而制成。可通过采用等离子体硝化过程而形成的一个或两个 屏障膜来改善该ONO膜的屏障性能。ONO膜的屏障性能可被提高 并且可阻止捕获的电荷丢失，/人而^是高了 It据保存和/或保留特性。 这时，对于ONO膜中的隧道介电层或阻挡介电层，可釆用氧化沉 积法形成该介电层。然而，在本发明中，采用湿式fU匕法或高温氧 化法形成的氧化膜是优选的。
下文中，将详细描述才艮据本发明的具有SONOS结构的存储器 的制造。
图4a至4b是用于解释根据本发明制造SONOS结构的示例性 方法的垂直4黄截面图。如图4a所示，第一氧化力莫20是隧道介电层，可采用湿式氧化 法以约20A的厚度将其沉积在硅衬底10 (例如，棵露的，单晶Si 4十底)的有源区的上表面。
然后，如图4b所示，屏障膜30是用于阻止捕获的电荷丟失的 电荷屏障膜，其是通过在形成的第一氧化膜20的上表面实施等离 子体硝化过程形成的。等离子体硝化过程的条件可以与本文中其他 部分描述的那些相同或相似(如约为800瓦特的功率，约为10毫 4乇的压力，氮气的流量约为500 sccm以及处理时间约为75秒)。
在等离子体硝化过程之后，用于储存电荷的介电层40以厚度 为约60A形成，并且高温(阻挡)氧化膜50以厚度约80A形成在 氮化膜40上(图4c )。
最后，通过在高温氧化月莫50上实施等离子体硝化过程而形成 屏障膜60 (图4d),所述屏障膜60是另一个用于阻止捕获的电荷 丢失的电荷屏障膜。
优选地，通过等离子体硝化过程形成的屏障膜较薄或与ONO 膜的氧化膜20或50、或氮化膜40相比具有较小的厚度。
对于本领域的技术人员来说，在本发明的范围内可以作许多变 化和修改是显而易见的。因此，本发明的技术范围不限于所描述的 内容，而是由所附权利要求限定。
如上所述，本发明在电荷捕获介电层形成之前和/或之后，通过 等离子体硝化过程形成一个或多个电荷屏障膜以提高屏障性能来
失。也就是说，可以改善电荷捕获介电层的电荷保留(或在电荷捕 获介电层中捕获的电荷的保持性能)。具体地，在氮化膜中捕获的电荷的丢失被最小化，甚至是在实施反复的编程和擦除操作过程 中。因此，数据保留性能的下降可被最小化、减少或去除，使提高 半导体器件的可靠性成为可能。
权利要求
1.一种半导体器件，包括电荷捕获氮化膜；以及屏障膜，包括位于所述氮化膜的上侧和下侧的至少一侧的等离子体硝化膜。
2. 根据权利要求1所述的半导体器件，进一步包括介于所述氮化 膜与位于所述氮化膜的上侧的所述屏障膜之间的氧化膜。
3. 根据权利要求1所述的半导体器件，进一步包括位于所述氮化 膜下侧的氧化膜，所述屏障膜位于所述氮化膜与所述氧化膜之 间。
4. 一种半导体器件，包括隧道介电层，位于半导体^)"底上； 第一电荷屏障膜，位于所述隧道介电层的上表面上； 电荷捕获介电层，位于所述第一屏障膜的上表面上； 阻挡介电层，位于所述电荷捕获介电层的上表面上； 第二电荷屏障膜，位于阻挡介电层的上表面上。
5. 才艮据权利要求4所述的半导体器件，其中，所述隧道介电层包 含热氧化膜。
6. 根据权利要求4所述的半导体器件，其中，所述阻挡介电层包 含高温氧化膜。
7. 根据权利要求4所述的半导体器件，其中，所述电荷屏障膜是 通过等离子体硝化过程而形成的。
8. 根据权利要求4所述的半导体器件，其中，所述隧道介电层具 有从16A至25A的厚度。
9. 根据权利要求8所述的半导体器件，其中，所述电荷捕获介电 层具有从45A至75A的厚度。
10. 根据权利要求9所述的半导体器件，其中，所述阻挡介电层具 有从60A至100A的厚度。
11. 根据权利要求4所述的半导体器件，其中，所述第一和第二电 荷屏障膜中的每一个包含氮氧化硅。
12. —种用于制造SONOS器件结构的方法，包括以下步骤在半导体衬底上形成介电层；以及在所述介电层上实施等离子体硝化过程。
13. 根据权利要求12所述的方法，其中，所述介电层的形成包括 湿式氧化。
14. 根据权利要求12所述的方法，其中，在实施所述等离子体硝 4匕过一呈之后形成所述介电层的过禾呈包4舌高温氧4匕。
15. 才艮据4又利要求12所述的方法，进一步包4舌形成电荷捕获层， 其中，所述介电层与所述电荷捕获层具有不同的厚度。
16. —种制造用于半导体器件的SONOS结构的方法，包括以下步在所述半导体衬底上形成第一氧化膜；通过在所述第一氧化膜上实施等离子体氮化过程而形成 第一电荷屏障膜；在所述第一电荷屏障膜上形成氮化膜；在所述氮化膜上形成第二氧化膜；以及通过在所述第二氧化膜上实施等离子体氮化过程而形成 第二电荷屏障膜。
17. 根据权利要求16所述的方法，其中，所述第一氧化膜的形成 包4舌湿式fU匕。
18. 根据权利要求16所述的方法，其中，所述第二氧化膜的形成 包括高温氧化。
19. 根据权利要求16所述的方法，其中，实施所述第一等离子体 硝化过程包括将所述第 一氧化膜暴露于包含第 一 氮源气体的 等离子体，处理时间为至少10秒。
20. 根据权利要求19所述的方法，其中，实施所述第二等离子体 硝化过程包括将所述第二氧化膜暴露于包含第二氮源气体的 等离子体，处理的时间为至少10秒。
全文摘要
本发明涉及一种半导体器件，以及一种用于制造该半导体器件的方法，该方法包括将一种氧化物-氮化物-氧化物堆叠在硅-氧化物-氮化物-氧化物-硅器件上。提高了位于电荷捕获介电层的上侧和下侧的上阻挡介电层和/或下隧道介电层的屏障性，以维持电荷捕获介电层捕获的电荷的保持性能，使得提高含有其的半导体器件的可靠性成为可能。
文档编号H01L27/115GK101315951SQ20081011136
公开日2008年12月3日 申请日期2008年5月27日 优先权日2007年5月28日
发明者金大荣 申请人:东部高科股份有限公司