专利名称：减小nmos器件栅极诱导漏极漏电流的方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种减小N型金属氧化物 半导体(NMOS)器件的栅极诱导漏极漏电流(Gate Induced Drain Leakage, GIDL)的方法。
背景技术：
金属氧化物半导体器件由于具有低功耗、快速响应等优点而被广泛 的应用。典型的MOS器件包括栅极、源极和漏极，为避免或抑制导电 沟道长度缩短引起源极和漏极之间的漏电流，业界在制造金属氧化物半 导体器件时，引入轻掺杂漏极(Light Doped Drain， LDD )注入工艺， 在MOS器件中形成LDD^^杂区，例如，在^Hf号为CN 1143830A的 中国专利申请文件中，就公开了一种制造LDD结构的MOS晶体管的方 法。
随着半导体制造工艺的日益进步，金属氧化物半导体器件的尺寸也 不断减小，GIDL效应较为严重，特别是对于高阈值电压金属氧化物半 导体器件GIDL效应更为明显，通过调整金属氧化物半导体器件的制造 工艺中LDD工艺，形成浅结LDD掺杂区虽然可以在一定程度上改善 GIDL效应，却会引起LDD掺杂区与半导体衬底中的袋掺杂区(Pocket implant )之间的PN结产生漏电流。
发明内容
本发明才是供一种减小NMOS器件的GIDL效应的方法，以改善 NMOS器件的GIDL效应而又不会引起NLDD掺杂区与袋掺杂区之间 PN结的漏电流。
本发明提供的一种减小NMOS器件栅极诱导漏极漏电流的方法， 所述NMOS器件的轻掺杂漏极注入工艺包括如下步骤以第一能量、 第一剂量执行第一次N型轻掺杂离子注入工艺；以第二能量、第二剂量 执行第二次N型轻掺杂离子注入工艺；
其中，所述第 一次轻#^杂离子注入工艺注入的杂质离子与所述第二次轻掺杂离子注入工艺注入的杂质离子为同族元素，且第二次注入的杂 质离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺的杂质
离子的扩散系数；第二能量的能量值大于所述第一能量的能量值，第二 剂量的剂量值小于第 一 剂量的剂量值。
可选的，在第二次N型轻^^杂离子注入工艺之后，进一步包括以 第三能量、第三剂量对所述半导体衬底执行第三次N型轻掺杂离子注入 工艺；其中，所述第三能量的能量值大于第二能量的能量值，第三剂量 的剂量值小于第二剂量的剂量值。
可选的，所述第三次N型轻掺杂离子注入工艺与第二次N型轻掺 杂离子注入工艺注入的离子相同。
可选的，所述第二次N型轻掺杂离子注入工艺之后，还包括多次N 型轻掺杂离子注入工艺；且随着次数增加，掺杂能量增加，掺杂剂量减 小。
可选的，所述第一次N型轻掺杂离子注入工艺的掺杂离子为砷，所 述N型轻第二次掺杂工艺的掺杂离子为砷或磷。
可选的，所述第一次N型轻掺杂离子注入工艺的能量为1至2KeV, 剂量为e"原子/cm2！第二次N型轻掺杂离子注入工艺的能量为2至 3KeV，剂量为e"原子/cm2。
可选的，所述第一次N型掺杂工艺和第二次N型掺杂工艺原位进 行或在不同工艺腔中分别进行。
可选的，所述第一次N型轻掺杂离子注入工艺的掺杂离子为锑，所 述N型轻第二次掺杂工艺的掺杂离子为锑、砷或磷。
可选的，在所述轻掺杂漏极注入工艺之后执行退火工艺。 可选的，所述第一次轻掺杂离子注入工艺与所述第二次轻掺杂离子 注入工艺无先后顺序。
与现有技术相比，上述技术方案的其中 一个具有以下优点
通过执行两次或多次轻掺杂离子注入工艺来形成NMOS器件的 LDD掺杂区，且随着次数的增大，注入的深度增加，浓度减小；或者随着次数增大，注入的深度逐步减小，浓度增大；也就是说，通过浓度
较大的且深度较浅的轻掺杂离子注入，减小栅极偏压引起的栅极下面的
LDD区域中耗尽层大小，以改善GIDL效应，并通过浓度较小、深度较 大的轻掺杂离子注入以减小形成的LDD掺杂区与袋掺杂区之间的杂质 离子的浓度梯度，从而减小LDD掺杂区与袋掺杂之间PN结的隧穿电 流；从而在减小GIDL的同时减小了 NLDD/Pocket pn结的隧穿电流。
图1是本发明的减小NMOS器件的GIDL方法中的LDD注入工艺 的实施例的流程图；；、、 、、 、、、
图3为执行本发明的方法的实施例中第 一 次离子注入工艺后的剖面 示意图4为执行本发明的方法的实施例中第二次离子注入工艺后的剖面 示意图5为执行本发明的方法的实施例中第二次离子注入工艺、再才丸行 退火后的剖面示意图。
具体实施例方式
下面结合附图对本发明的具体实施方式
做详细的说明。
本发明提供一种减小NMOS器件的GIDL的方法，通过执行两次 或多次轻掺杂离子注入工艺来形成NMOS器件的LDD掺杂区，且随着 次数的增大，注入的深度增加，浓度减小；或者随着次数增大，注入的 深度逐步减小，浓度增大；通过浓度较大的且深度较浅的轻掺杂离子注 入，减小栅极偏压引起的栅极下面的LDD区域中耗尽层大小，以改善 GIDL效应，并通过浓度较小、深度较大的轻掺杂离子注入以减小形成 的LDD掺杂区与袋掺杂区之间的杂质离子的浓度梯度，从而减小LDD 掺杂区与袋掺杂之间PN结的隧穿电流。从而在减小GIDL的同时减小 了 NLDD/Pocket pn结的隧穿电流。
6也就是说，本发明的核心在于通过两次或多次轻掺杂离子注入工艺
形成LDD掺杂区，减小GIDL的同时并减小NLDD/Pocket pn结的隧穿电流。
图1是本发明的减小NMOS器件的GIDL方法中的LDD轻掺杂离 子注入工艺的 一个实施例的流程图。
请参考图1，步骤S100,提供已经形成栅极的半导体衬底，以第一 能量、第 一剂量对所述栅极两侧的半导体衬底执行第 一次N型轻掺杂离 子注入工艺；
步骤S110，以第二能量、第二剂量执行第二次N型轻掺杂离子注 入工艺；其中，所述第一次轻掺杂离子注入工艺注入的杂质离子与所述 第二次轻掺杂离子注入工艺注入的杂质离子为同族元素，且第二次注入 的杂质离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺杂 质离子的扩散系数；第二能量的能量值大于所述第一能量的能量值，第 二剂量的剂量值小于第 一剂量的剂量值。
上述的实施例中，通过先执行第一次N型轻掺杂离子注入工艺，在 半导体衬底中形成结深较浅的第一轻掺杂层；接着，执行第二次N型轻 掺杂离子注入工艺，且该步骤中掺杂的能量较第一次轻掺杂离子注入工 艺大，但剂量较小，形成结深大于第一轻掺杂层的第二轻掺杂层，且该 第二次N型轻掺杂离子注入工艺中注入的离子具有较大的扩散系数，具 有更强的扩散效应，因而经过退火后，第二轻掺杂层中的离子在半导体 衬底中(向横向和纵向)具有较大的扩散区域，在LDD掺杂区和袋掺 杂区之间形成一杂质离子浓度緩变区，可减小LDD掺杂区与袋掺杂之 间PN结的隧穿电流；同时，通过第一次N型轻:渗杂离子注入工艺可抑 制GIDL效应。
下面结合NMOS器件的制造工艺来对本发明的方法的实施例进行 详细描述。由于本发明的减小NMOS器件的栅极诱导漏极漏电流的方 法是通过改变LDD工艺来实现的，因而下面的描述中，用于形成NMOS 器件的除LDD工艺以外的工艺步骤仅仅是为了配合说明本发明的方法 而引入的，并不能构成对本发明的保护范围的限制，而且，下面所描述的除LDD工艺以外的工艺步骤并不仅仅限于下面的描述，也可采用本 领域技术人员所习知的其它工艺。
请参考图2,提供半导体衬底100,所述的半导体衬底100可以是 单晶硅、多晶硅或非晶硅；所述半导体衬底100也可以是硅、锗、砷化 镓或硅锗化合物；该半导体衬底100还可以具有外延层或绝缘层上硅结
#^ 、'、 、'、
在所述半导体衬底100中具有P阱102,所述P阱102可以用本领 域技术人员所习知的方法形成，例如，在半导体衬底100上先通过光刻 工艺定义出形成P阱102的区域，然后进行离子注入，形成P阱102， 注入的离子为P型离子，例如硼；
可选的，还可以对所述P阱102执行改善抗击穿能力的离子注入工 艺；其注入的离子与形成所述P阱102时注入的离子相同，但注入的能 量和剂量均小于形成所述P阱102的离子注入工艺的能量和剂量。
可选的，还可以对所述P阱102执行调整阈值电压的离子注入工艺。 该调整阈值电压的离子注入工艺用于调整形成的NMOS晶体管的阈值 电压，其注入的离子与前两次离子注入工艺注入的离子相同；或注入的 离子与前两次离子注入工艺注入的离子类型相同(同为P型)，且可以 为同种离子，例如硼；该调整阔值电压的离子注入工艺中注入的离子也 可以为质量更大的离子，例如铟。
完成上述的离子注入工艺后，通过灰化和湿法清洗去除光刻工艺中 在所述半导体衬底100上形成的光刻胶层(图未示)。
在所述半导体衬底100中还具有浅沟槽隔离结构104，其可以采用 本领域技术人员所习知的工艺形成，这里不再赘述。
在所述半导体衬底100上具有栅极介质层106a,所述栅极介质层 106a可以是氧化硅或氮氧化硅，其形成方法可以采用本领域技术人员所 习知的氧化工艺，例如高温炉管氧化、快速热氧化或原位水蒸气产生 (In-Situ Stream Generation, ISSG)氧化工艺；通过对所述氧化硅进行氮化处理可以形成氮氧化硅，所述氮化处理工艺可以是炉管氮化、快速 热氮化、等离子体氮化中的一种，这里不再展开。
在所述栅极介质层106a上具有多晶硅栅极108a，为降低形成的 NMOS器件的栅极的电阻率，可通过离子注入或扩散或原位离子注入工 艺对所述多晶硅栅极108a进行掺杂。此外，所述栅极介质层106a上的 栅极108a可以不限于多晶硅材料，也可以是其它材料，例如金属材料 或金属硅化物材料等。
接着，请参考图3，执行第一次N型轻掺杂离子注入工艺，在所述 栅极两侧的P阱102中形成第一轻掺杂层110。
其中，所述第一次轻掺杂离子注入工艺以所述栅极108a作为掩膜 阻挡层自对准进行。当然，若NMOS器件与PMOS器件同时制造时， 需通过光刻胶层覆盖所述PMOS器件的制造区域，这里不再赘述。
其中，该第 一次N型轻掺杂离子注入工艺掺入的杂质为可以为锑或 砷，以砷为例，注入的能量可以是为1至2KeV，剂量为e"原子/cm2。 以该能量和剂量注入形成结深较浅杂质离子浓度较大的第一轻掺杂层 110。
然后，请参考图4，执行第二次N型轻掺杂离子注入工艺，在所述 栅极两侧的P阱102中形成第二轻掺杂层112。
其中，所述第二次N型轻掺杂离子注入工艺中，掺杂的能量大于所 述第一次N型轻掺杂离子注入工艺的能量，但剂量小于所述第一次N 型轻掺杂离子注入工艺的剂量。且所述第二次轻掺杂离子注入工艺注入 的离子与所述第一次轻^J参杂离子注入工艺注入的离子为同族元素，第二 次注入的离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺 的扩散系数。
例如，该第二次N型轻掺杂离子注入工艺的掺杂离子可以为砷或 磷。以砷为例，掺杂的能量可以为3至4KeV，剂量可以为e"原子/cm2。 以磷为例，掺杂的能量可以为2至3KeV，剂量可以为en原子/cm2。
所述第二次N型轻掺杂离子注入工艺的能量较大，因而注入的深度
9较深，使得形成的第二轻掺杂层112的深度大于所述第一轻掺杂层110 的深度，该第二轻掺杂层112中杂质离子的浓度的峰值到所述半导体衬 底100表面的距离大于所述第一轻掺杂层110到所述半导体衬底100表 面的3巨离。
而且，由于所述第二次N型轻^渗杂离子注入工艺中，注入的离子的 剂量较小，因而，形成的第二轻掺杂层112中的杂质离子的浓度小于该 第一轻掺杂层110中的杂质离子的浓度；
此外，相对于锑，砷和磷具有较强的扩散效应，而相对于砷，磷具 有较强的扩散效应，在退火之后，第二次N型轻掺杂离子注入工艺掺入 的杂质离子在半导体衬底中横向(沿导电沟导方向)和纵向(深度方向) 扩散的更远，杂质离子浓度梯度变小，从而在LDD掺杂区和后续形成 的袋掺杂区之间形成杂质离子浓度緩变区，减小LDD掺杂区与袋掺杂 之间PN结的隧穿电流；并降低MOS器件的功耗，并改善短沟道效应， 且提高形成的MOS器件的抗击穿能力。
而第一次N型轻掺杂离子注入工艺形成结深较浅杂质离子浓度较 大的第一轻掺杂层110，可减小栅极偏压引起的栅极下面的LDD区域 (经过后续的退火工艺后所述的第一轻掺杂层110会向所述栅极108a 底部进行扩散，形成交叠区域，如图5所示)中耗尽层大小，改善GIDL效应。
请参考图5，完成所述的两次N型轻掺杂离子注入工艺后，对半导 体衬底IOO执行退火工艺，激活掺入到所述P阱102中的杂质离子，并 使掺入的杂质离子向所述栅极介质层106下面的P阱中扩散；也使第二 介质层112中的杂质离子向横向和纵向扩散，还可修复在上述的两次N 型轻掺杂离子注入工艺中对半导体衬底造成的注入损伤。
其中，所述退火可以是本领域技术人员所习知的快速热退火 (RTA),进一步的，可以是尖峰快速热退火(spike anneal )。
进一步的，在执行完所述第二次N型轻掺杂离子注入工艺之后，执 行袋掺杂工艺，形成袋掺杂区域(未图示)。其中，所述袋掺杂工艺可 以采用本领域技术人员所习知的工艺条件，这里不再赘述。此外，在另外的实施例中，上述的两次轻掺杂离子注入工艺之后还
进一步包括在执行退火工艺之前，以第三能量和第三剂量对所述半导 体衬底执行第三次N型轻掺杂离子注入工艺；其中，所述第三能量的能 量值大于第二能量的能量值，第三剂量的剂量值小于第二剂量的剂量 值。从而使得形成的轻掺杂区域中的杂质离子沿导电沟道方向的浓度梯 度更小，也可以改善形成的NMOS器件的GIDL效应，并减小LDD掺 杂区与袋掺杂之间PN结的隧穿电流，这里不再展开论述。
在另外的实施例中，在执行退火工艺之前，第二次N型轻掺杂离子 注入工艺之后，还包括多次N型轻掺杂离子注入工艺，且随着次数增加， 掺杂能量增加，掺杂剂量减小，也可以改善形成的NMOS器件的GIDL 效应，并减小LDD掺杂区与袋掺杂之间PN结的隧穿电流，这里不再 展开论述。
在另外的实施例中，在执行上述轻掺杂离子注入工艺之前，先在所 述栅极108a侧壁形成偏移侧壁层(offset space)(未图示)，以控制所述 的退火工艺时掺杂离子向所述栅极108a底部的扩散距离，然后再执行 上述的第一次N型轻掺杂离子注入工艺和第二次N轻掺杂离子注入工 艺和退火工艺，可以采用本领域技术人员所习知的工艺形成所述的偏移 侧壁层，这里不再展开论述。
此外，在上述的任一实施例中，所述第一次N型轻掺杂离子注入工 艺和第二次N型轻掺杂离子注入工艺可以原位进行，也可以在不同工艺 腔中分别进行。
此外，上述的任一实施例中，所述第一次N型轻掺杂离子注入工艺 和第二次N型轻掺杂离子注入工艺部分先后顺序，无论先执行哪一步， 都能够实现本发明的目的和效果。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1、一种减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于，所述NMOS器件的轻掺杂漏极注入工艺包括如下步骤以第一能量、第一剂量执行第一次N型轻掺杂离子注入工艺；以第二能量、第二剂量执行第二次N型轻掺杂离子注入工艺；其中，所述第一次轻掺杂离子注入工艺注入的杂质离子与所述第二次轻掺杂离子注入工艺注入的杂质离子为同族元素，且第二次注入的杂质离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺的杂质离子的扩散系数；第二能量的能量值大于所述第一能量的能量值，第二剂量的剂量值小于第一剂量的剂量值。
2、 如权利要求1所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于，在第二次N型轻掺杂离子注入工艺之后，进一步包括以第三能量、第三剂量对所述半导体衬底执行第三次N型轻掺杂离子注入工艺；其中，所述第三能量的能量值大于第二能量的能量值，第三剂量的剂量值小于第二剂量的剂量值。
3、 如权利要求2所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第三次N型轻掺杂离子注入工艺与第二次N型轻掺杂离子注入工艺注入的离子相同。
4、 如权利要求1所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第二次N型轻掺杂离子注入工艺之后，还包括多次N型轻掺杂离子注入工艺；且随着次数增加，掺杂能量增加，掺杂剂量减小。
5、 如权利要求1至4任一权利要求所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第一次N型轻掺杂离子注入工艺的掺杂离子为砷，所述N型轻第二次掺杂工艺的掺杂离子为砷或磷。
6、 如权利要求5所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第一次N型轻掺杂离子注入工艺的能量为l至2KeV，剂量为e"原子/cm2;第二次N型轻掺杂离子注入工艺的能量为2至3KeV，剂量为e13原子/cm2。
7、 如权利要求1至4任一权利要求所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第一次N型掺杂工艺和第二次N型掺杂工艺原位进行或在不同工艺腔中分别进行。
8、 如权利要求1至4任一权利要求所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第一次N型轻掺杂离子注入工艺的掺杂离子为锑，所述N型轻第二次掺杂工艺的掺杂离子为锑、砷或磷。
9、 如权利要求1至4任一权利要求所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于在所述轻掺杂漏极注入工艺之后执行退火工艺。
10、 如权利要求1所述的减小NMOS器件栅极诱导漏极漏电流的方法，其特征在于所述第一次轻掺杂离子注入工艺与所述第二次轻4参杂离子注入工艺无先后顺序。
全文摘要
一种减小NMOS器件栅极诱导漏极漏电流的方法，所述NMOS器件的轻掺杂漏极注入工艺包括如下步骤以第一能量、第一剂量执行第一次N型轻掺杂离子注入工艺；以第二能量、第二剂量执行第二次N型轻掺杂离子注入工艺；其中，所述第一次轻掺杂离子注入工艺注入的杂质离子与所述第二次轻掺杂离子注入工艺注入的杂质离子为同族元素，且第二次注入的杂质离子的扩散系数大于或等于所述第一次轻掺杂离子注入工艺的杂质离子的扩散系数；第二能量的能量值大于所述第一能量的能量值，第二剂量的剂量值小于第一剂量的剂量值。本发明可以改善NMOS器件的栅极诱导漏极漏电流效应而又不会引起NLDD掺杂区与袋掺杂区之间PN结的漏电流。
文档编号H01L21/265GK101593681SQ20081011280
公开日2009年12月2日 申请日期2008年5月26日 优先权日2008年5月26日
发明者居建华, 煜 李 申请人:中芯国际集成电路制造(北京)有限公司