专利名称：半导体器件及其制造方法
技术领域：
实施方案涉及具有简化工艺的半导体器件及其制造方法。
背景技术：
沟槽金属-氧化物-半导体场效应晶体管(MOSFET)是垂直形成沟道
体管。沟槽具有由在半导体衬底的掘槽(dug groove)中的薄电介质诸如 氧化物层形成的外形。沟槽填充有导体诸如多晶硅以形成沟槽栅极结构。 通过沿沟槽的两侧注入高浓度离子形成源极区。沟槽可填充有多晶硅，多 晶硅层可沉积在半导体衬底的整个表面上。通常，沟槽形成为约1.5 至 约2.0 pm的深度，多晶^沉积为约1.2 pm的厚度。
然后可实施多晶硅回蚀工艺以移除在半导体衬底上形成的多晶硅层。 可使用SF6或HBr实施多晶硅回蚀工艺。然而，在多晶硅回蚀工艺期间产 生的副产物或颗粒可对在沟槽中形成的多晶硅层产生损害，因此半导体器 件的性能劣化。
发明内容
一些实施方案涉及具有简化工艺的半导体器件及其制造方法。
一些实施方案涉及可包括以下中的至少一个的半导体器件在硅衬底 上形成的第一氧化物层图案、和在所述第一氧化物层图案上和/或上方形成 的多晶硅层图案。在所述第一氧化物层图案和所述多晶硅层图案的两侧处 在所述硅衬底上和/或上方可以形成珪外延层。在所述多晶硅层图案和所述 硅外延层之间可以形成第二氧化物层图案。在所t法外延层中可以形成源 极区/漏极区。
一些实施方案涉及可包括以下步骤中的至少一个的制造半导体器件的 方法在硅衬底上和/或上方形成第一氧化物层、和在所述第一氧化物层上 和/或上方沉积多晶珪层。可图案化所述多晶珪层和所述第一氧化物层以暴露所述硅衬底的一部分，由此形成多晶硅层图案和第一氧化物层图案。在所^衬底的整个表面上可形成第二氧化物层。可图案化所述第二氧化物层以暴露所述珪衬底的一部分。在所逸暴露的珪衬底上和/或上方可生长珪以形成硅外M。可移除在所述多晶硅层图案上和/或上方形成的所述第二氧化物层。
一些实施方案涉及可包括以下步骤中的至少一个的方法在硅衬底上方形成第一氧化物层；然后在所述第一氧化物层上方形成多晶硅层；然后通过蚀刻所述多晶硅层和所述第一氧化物层形成多晶硅层图案和第一氧化物层图案，以暴露所述硅衬底的一部分；然后在包括所述多晶硅层图案的最上表面的所i^衬底的整个表面上方形成第二氧化物层；然后通过蚀刻所述第二氧化物层形成第二氧化物层图案，以暴露所述硅衬底的一部分；然后通过在所逸暴露的硅衬底上方生长硅形成硅外延层；和然后移除在所述多晶硅层图案的最上表面上方形成的所述第二氧化物层的一部分。
一些实施方案可简化在半导体器件中在半导体衬底上形成具有沟槽型栅极的晶体管的工艺，并且最大化制造良品率。 一些实施方案可最小化在半导体器件中对栅电极的损伤，由此最小化半导体器件性能的劣化。
示例性图1至7是说明根据一些实施方案的制造半导体器件的方法的横截面图。
具体实施例方式
以下，将详细描述根据一些实施方案的半导体器件及其制造方法。示例性图1至示例性图7说明根据一些实施方案的横截面图。
如示例性图l所示，根据一些实施方案的制造半导体器件的方法可包括在硅(Si)衬底100上和/或上方可形成用作亚衬底(sub substrate)的第一氧化物层110。第一氧化物层110可使用热氧化工艺或者化学气相沉积(CVD)工艺形成。第一氧化物层110可在约卯0。C至约1000。C的温度下在氧气氛下使用热氧化工艺形成。第一氧化物层110可形成为约200A至约300A的厚度。
如示例性图2所示，在第一氧化物层110上和/或上方可形成掺杂的多晶硅层120。掺杂的多晶珪层120可沉积为约1.0jim至约1.5pm的厚度。例如，使用S氾4或PH3，在约500"C至约60(TC的温度下通过CVD工艺可沉积掺杂的多晶珪层120。在掺杂的多晶珪层120上和/或上方可形成光刻胶层。然后，可对光刻胶层进行瀑光和显影以移除槽(moat)区域中的光刻胶，由此形成第一光刻胶图案。
如示例性图3所示，使用笫一光刻胶图案作为蚀刻掩模，可蚀刻多晶珪层120和笫一氧化物层110以形成暴露硅衬底100的一部分的沟槽。多晶硅层120可4吏用干蚀刻工艺诸如反应性离子蚀刻(RIE)工艺形成。千蚀刻工艺亂t并加速离子，使得多晶硅层120的硅原子与加速的离子物理地或人为M撞，由此移除多晶珪层120的珪原子。暴露的珪衬底100对应于槽区域。
如示例性图4所示，在通过蚀刻多晶珪层120的工艺已经形成的包括沟槽侧壁的第一氧化物层图案110a和多晶硅层图案120a上和/或上方可形成第二氧化物层130。第二氧化物层130可使用高温氧化(HTO)工艺或CVD工艺形成。第一氧化物层110和第二氧化物层130可由相同的材料形成，并且可以以相同的方法形成。在一些实施方案中，第二氧化物层130可使用CVD工艺形成。例如，可在约650。C至约800。C的温度下在约0.3托至约0.5托的压力下沉积原硅酸四乙酯(TEOS)。可以沿多晶珪层图案120a的最上面表面和侧壁、第一氧化物层图案U0a的侧壁以及珪衬底100的最上表面的暴露部分形成笫二氧化物层130。
如示例性图5所示，可选择性移除覆盖硅衬底100顶部的第二氧化物层130的部分。在包括第二氧化物层130的硅衬底100上和/或上方形成光刻胶层并然后图案化以形成暴^#底100上方的第二氧化物层130部分的光刻胶图案。此后，使用光刻胶图案作为蚀刻掩模，可蚀刻笫二氧化物层130，以暴露多晶硅层图案之间的硅衬底100的一部分。第二氧化物层图案130a形成为覆盖多晶硅层图案120a的最上表面和侧壁、第一氧化物层图案110a的侧壁，并再次暴露珪衬底100的最上表面的一部分。
如示例性图6所示，在第二氧化物层图案130a和暴露的硅村底100上和/或上方生M层，由此在暴露的珪衬底100上和/或上方形成珪外5^140并且部分填充沟槽。硅外M 140可生长在暴露的珪衬底100上和/或上方，并且未形成在第二氧化物层图案130a上和/或上方。珪外延层140可形成为约1.0 jtm至约1.6 fim的厚度。珪外延层140的高度可等于或者大于多晶珪层图案120a的高度。
如示例性图7所示，可移除在多晶硅层图案120a的最上表面上和/或上方形成的第二氧化物层图案130a，以暴露多晶硅层图案120a。可使用化学机械抛光(CMP)工艺或湿蚀刻工艺移除第二氧化物层图案130a。在抛光第二氧化物层图案130a的过程期间，也可对硅外延层140的最上表面进行抛光和平坦化，使得硅外延层140与多晶硅层图案120a的最上表面是共面的。因此，在珪衬底100上和/或上方依次形成第一氧化物层图案110a和多晶硅层图案120a.在多晶珪层图案120a之间和在第二氧化物层图案130b之间形成珪夕卜延层140。
在珪村底上和/或上方形成的多晶硅层图案120a形成MOSFET (金属-氧化物-半导体场效应晶体管)中的沟槽型栅极。插入在多晶硅层图案120a和珪村底100之间的第一氧化物层图案110a作为初t极绝缘层。插入在多晶硅层图案120a和硅外延层140之间的第二氧化物层图案130a也作为栅极绝缘层.在槽区域中形成的硅外延层140中可注入高浓度离子，使得源极区和漏极区分别形成在沟槽型栅极的两侧上。
通过在硅外延层140中形成的器件隔离层图案可限定包括多晶硅层图案120a的槽区域。器件隔离层图案包括沟槽和填充该沟槽的氧化物层，所述沟槽可形成在硅外延层140中的槽区域周围。
尽管此处已经描述了一些实施方案，但是应理解本领域技术人员可设计4艮多其它的改变和实施方案，这些也在本一>开原理的精神和范围内。更具体地，在公开、附图和所附权利要求的范围内，在本发明的组合布置的构件和/或布置中能够具有各种变化和改变.除了构件和/或布置的变化和改变之外，对本领域技术人员而言，替代的用途也是明显的。
权利要求
1. 一种器件，包括在硅衬底上方形成的第一氧化物层图案；在所述第一氧化物层图案上方形成的多晶硅层图案；在所述第一氧化物层图案和所述多晶硅层图案的侧壁上形成的第二氧化物层图案；在所述第二氧化物层图案的侧壁处在所述硅衬底上方形成的硅外延层；在所述硅外延层中形成的源极区/漏极区。
2. 根据权利要求1所述的器件，其中所述第一氧化物层图案和所述第二 氧化物层图案具有相同的厚度。
3. 根据权利要求1所述的器件，其中所述第一氧化物层和所述第二氧化 物层形成为约200A 300A的厚度。
4. 根据权利要求1所述的器件，其中所述多晶硅层形成为约1.0 jtm ~ 1.5 jLim的厚度。
5. 根据权利要求1所述的器件，其中所^:外延层形成为约1.0 jim ~ 1.6 jim的厚度。
6. 根据权利要求1所述的器件，其中所述多晶硅层的最上表面与所^ 外1^的最上表面是共面的。
7. —种方法，包括在珪衬底上方形成第一氧化物层；然后在所述第一氧化物层上方形成多晶硅层；然后通过蚀刻所述多晶硅层和所述第一氧化物层形成多晶硅层图案和第一 氧化物层图案，以暴露所述硅衬底的一部分；然后在包括所述多晶硅层图案的最上表面的所述珪衬底的整个表面上方形 成第二氧化物层；然后通过蚀刻所述第二氧化物层形成第二氧化物层图案，以暴露所述硅衬 底的一部分；然后通过在所iL暴露的珪衬底上方生长珪而形成硅外延层；和然后移除在所述多晶硅层图案的最上表面上方形成的第二氧化物层的一部分.
8. 根据权利要求7所述的方法，其中形成所述第二氧化物层图案包括在所述多晶珪层图案的位置处在所述第二氧化物层上方形成光刻胶图 案5和然后使用所述光刻胶图案作为蚀刻掩模蚀刻所述第二氧化物层。
9. 根据权利要求7所述的方法，其中所述第二氧化物层图案覆盖所述多 晶硅层图案的最上表面和侧壁。
10. 根据权利要求7所述的方法，其中移除所述第二氧化物层的一部分的 步骤是使用化学M抛光工艺和湿蚀刻工艺中的至少 一种进行的。
11. 根据权利要求7所述的方法，其中所述第一氧化物层是使用热氧化工 艺或化学气相沉积(CVD)工艺中的至少一种形成的。
12. 根据权利要求7所述的方法，其中所述第二氧化物层是使用热氧化工 艺或化学气相沉积(CVD)工艺中的至少一种形成的。
13. 根据权利要求7所述的方法，其中所述第二氧化物层是通过在约 650。C 800t:的温度下通过化学气相沉积(CVD)沉积原珪酸四乙酯(TEOS)形成的。
14. 根据权利要求7所述的方法，其中所述第二氧化物层是通过在约0.3 托~ 0.5托的压力下通过化学气相沉积(CVD)沉积原珪酸四乙酯(TEOS ) 形成的。
15. 根据权利要求7所述的方法，其中所述第一氧化物层图案和所述第二 氧化物层图案具有相同的厚度。
16. 根据权利要求7所述的方法，其中所述第一氧化物层和所述第二氧化 物层形成为约200人~ 300A的厚度。
17. 根据权利要求7所述的方法，其中所述多晶硅层形成为约1.0 pm ~ 1.5 pm的厚度。
18. 根据权利要求7所述的方法，其中所述硅外延层形成为约1.0pm 1.6 jim的厚度。
19. 根据权利要求7所述的方法，其中形成所述第二氧化物层包括在所 述多晶硅层图案和所述第一氧化物层图案的侧壁上形成所述第二氧化物层。
20.根据权利要求19所述的方法，其中形成所述第二氧化物层图案包括 移除在所述半导体衬底的最上表面上方形成的所述第二氧化物层的一部 分，以暴露所述半导体衬底的最上表面的部分。
全文摘要
半导体器件和/或制造半导体器件的方法。方法可包括以下步骤中的至少一个在硅衬底上形成第一氧化物层。在第一氧化物层上沉积多晶硅层。在多晶硅层和第一氧化物层上形成图案以暴露形成多晶硅层图案和第一氧化物层图案的一部分硅衬底。在硅衬底的整个表面上形成第二氧化物层。在第二氧化物层上形成图案以暴露一部分硅衬底。在暴露的硅衬底上生长硅以形成硅外延层。移除在多晶硅层图案上形成的第二氧化物层。
文档编号H01L29/78GK101465373SQ20081017276
公开日2009年6月24日 申请日期2008年12月12日 优先权日2007年12月21日
发明者郑大浩 申请人:东部高科股份有限公司