专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法。
背景技术：
快闪器件的耦合率(coupling ratio)是可以说明快闪单元特性的重要 M。尽管可以向控制栅施加恒定电压，但是随着耦合率变得更大，可以 向浮栅施加电压。这可能使最终的栅电场变大，并且更多热电子可能被拉 向控制栅。因为快闪单元的这个特性，增加耦合率可能是重要的。在这点 上，诸如控制栅的厚度、多晶间电介质(inter poly dielectric, IPD )的厚 度和种类等等之类的设置条件可能是重要因素。
发明内容
实施例涉及可以筒化制造过程并且可以提高耦合率的半导体器件及 其制造方法。
根据实施例，半导体器件可以包括以下中的至少一个浮栅；多晶间 电^h质(IPD)，其形成在位线方向上的浮栅的两侧上面和/或上方以及字 线方向上的浮栅的两侧上面和/或上方；以及控制栅，其形成在IPD上面 和/或上方。
才艮据实施例，用于制造半导体器件的方法可以包括以下中的至少一 个形成用于形成浮栅的第一多晶膜(poly film);通过以位线方向和字线 方向的网格形式蚀刻第一多晶膜而使浮栅图案化；在浮栅上面和/或上方 形成多晶间电^h质(IPD );在IPD上面和/或上方形成用于形成控制栅的 第二多晶膜；以及然后通过蚀刻第二多晶膜使控制栅图案化。根据实施例，用于制造半导体器件的方法可以包括以下中的至少一
个形成用于形成浮栅的第一多晶膜；在第一多晶膜上面和/或上方形成 光致抗蚀剂膜；在第一方向上，在光致抗蚀剂膜上面和/或上方执行第一 曝光；在可以垂直于第一方向的第二方向上，在第一曝光在其上面和/或 上方执行的光致抗蚀剂上面和/或上方执行第二曝光；通过在第二曝光在 其上面和/或上方执行的光致抗蚀剂膜和第一多晶膜上面和/或上方执行蚀 刻，形成以网格形式图案化的浮栅；在浮栅上面和/或上方形成多晶间电 介质(IPD);在IPD上面和/或上方形成用于形成控制栅的第二多晶膜； 以及然后通过蚀刻第二多晶膜使控制栅图案化。
示例性的图1是图示根据实施例的用于制造半导体器件的方法的流 程图。
示例性的图2是图示根据实施例的浮栅的图案化的示图。
示例性的图3 ^^艮据实施例的字线方向上的半导体器件的横截面图。
示例性的图4是j艮据实施例的位线方向上的半导体器件的横截面图。
具体实施例方式
示例性的图1是图示根据实施例的用于制造半导体器件的方法的流 程图。参考示例性的图1，可以形成用于形成浮栅的第一多晶膜(步骤 401)。然后例如通过蚀刻第一多晶膜可以使浮栅图案化(步骤403)。
参考示例性的图2，当通过蚀刻第一多晶膜4吏浮栅图案化时，可以以 位线方向和字线方向的网格形式蚀刻并图案化第一多晶膜。从而可以形成 浮栅51，所述浮栅51可以既在位线方向上又在字线方向上蚀刻。才艮据实 施例，当通过蚀刻第一多晶膜使浮栅51图案化时，可以用位线方向和字 线方向的网格形式图案化的浮栅51可以通过一次曝光过程和一次蚀刻过 程来形成。
再次参考示例性的图l，根据实施例，可以形成浮栅51上面和/或上 方的多晶间电介质(IPD)(步骤405)。根据实施例，IPD可以由氧化物-氮化物-氧化物(ONO )层形成。浮栅51可以既在位线方向上又在字线方 向上蚀刻。IPD从而可以形成在浮栅51的顶部和四个侧壁上面和/或上方。IPD可以形成在位线方向上的浮栅51的两个侧壁上面和/或上方，并且 IPD还可以形成在字线方向上的浮栅51的两个侧壁上面和/或上方。
第二多晶膜可以被形成，并且第二多晶膜可以在IPD上面和/或上方 形成控制栅(步骤407)。第二多晶膜可以形成在位线方向上的IPD的两 个侧壁上面和/或上方以及字线方向上的IPD的两个侧壁上面和/或上方。 然后可以通过蚀刻第二多晶膜使控制栅图案化(步骤409)。可以通过在 字线方向上蚀刻并图案化第二多晶膜来形成控制栅。由此可以形成包括浮 栅和控制栅的半导体器件。
当通过蚀刻第一多晶膜使浮栅51图案化时，可以在位线方向上对第 一多晶膜执行第一曝光过程。另外，可以在字线方向上对已对其执行第一 曝光过程的第一多晶膜执行第二曝光过程。可以使用在一个方向上图案化 的相同掩模实施第一和第二曝光过程。在其中可以执行第一曝光过程和第 二曝光过程的状态下，可以通过一次蚀刻过程以网格形式使浮栅51图案 化。可以对可以形成在第一多晶膜上面和/或上方的光致抗蚀剂膜执行第 一和第二曝光过程。根据实施例，当通过蚀刻第一多晶膜使浮栅51图案 化时，可以在字线方向上对第一多晶膜执行第一曝光过程。可以在位线方 向上对已对其执行第一曝光过程的第一多晶膜执行第二曝光过程。可以使 用在一个方向上图案化的相同^^模实施第一和第二曝光过程。在其中可以 执行第一曝光过程和第二曝光过程的状态下，可以通过一次蚀刻过程以网 格形式使浮栅51图案化。可以对形成在第一多晶膜上面和/或上方的光致 抗蚀剂膜执行第一和第二曝光过程。
示例性的图3是才艮据实施例的字线方向上的半导体器件的横截面图。 示例性的图4是根据实施例的位线方向上的半导体器件的横截面图。参考 示例性的图3和4，半导体器件可以包括浮栅61、控制栅63和IPD 65。 浮栅61可以形成在半导体层69上面和/或上方。氧化物层71可以形成在 半导体层69和浮栅61之间。器件隔离部分67也可以形成在半导体层69 上面和/或上方。IPD 65可以由氧化物-氮化物-氧化物(ONO)层形成。 IPD 65可以形成在位线方向上的浮栅61的两侧上面和/或上方以及字线方 向上的浮栅61的两侧上面和/或上方。控制栅63可以形成在IPD65上面 和/或上方。控制栅63可以形成在位线方向上的IPD 65的两侧上面和/或 上方以及字线方向上的IPD 65的两侧上面和/或上方。
根据实施例，当形成浮栅61时，可以用于在位线方向上和字线方向 上形成浮栅的多晶膜可以被完全蚀刻。可以曝光位线方向上的图案化浮栅61的两侧和字线方向上的图案化浮栅61的两侧。IPD65可以形成在以网 格形式图案化的浮栅61上面和/或上方。因此，IPD 65可以形成在浮栅 61的顶部和四个侧壁的上面和/或上方。这可以增加耦合率。才艮据实施例， 由于可以在现有技术控制栅蚀刻过程期间进行蚀刻的多晶膜可以在单元 区和外围区的任何地方都是均匀的，所以可以通过一次图案化过程来蚀刻 控制栅63。根据实施例，用于单元区的蚀刻过程和用于外围区的蚀刻过 程可以同时执行，这4吏得可以减少光刻过程。
才艮据实施例，如示例性的图3和4所示，IPD 65可以不仅在字线方 向上而且在位线方向上包围浮栅61。 IPD 65可以甚至在位线方向上包围 浮栅61。因此可以增加IPD65的电容。根据实施例，可以增加快闪单元 的耦合率，并且可以提高半导体器件的质量。
尽管已在此描述了实施例，但是应当理解的是，本领域技术人员可以 想出众多其它修改和实施例，它们将会落在4^>开的原理的精神和范围之 内。更加具体地，在^/>开、附图和所附权利要求的范围之内，可以在主 题组合布置的组成部分和/或布置方面进行各种改变和修改。除了组成部 分和/或布置方面的改变和修改之外，替换使用对于本领域技术人员也会 是明显的。
权利要求
1. 一种器件，包括浮栅，其具有位线方向上的侧面和字线方向上的侧面；多晶间电介质，其形成在位线方向上的所述浮栅的两个侧面的上方和字线方向上的所述浮栅的两个侧面的上方；以及控制栅，其形成在所述多晶间电介质上方。
2. 根据权利要求1所述的器件，其中，所述多晶间电介质包括氧化 物-氮化物-氧化物层。
3. 根据权利要求1所述的器件，其中，所述控制栅形成在位线方向 上的所述多晶间电介质的两个侧面的上方和字线方向上的所述多晶间电 介质的两个侧面的上方。
4. 一种方法，包括 在半导体基片上方形成第一多晶膜；通过以位线方向和字线方向的网格形式蚀刻所述第一多晶膜来图案 化浮栅；在所述浮栅上方形成多晶间电介质；在所述多晶间电介质上方形成第二多晶膜；以及然后通过蚀刻所述第二多晶膜来图案化控制栅。
5. 根据权利要求4所述的方法，其中，以位线方向和字线方向的网 格形式蚀刻所述第一多晶膜包括通过一次曝光过程和一次蚀刻过程来图案化所述第一多晶膜。
6. 根据权利要求4所述的方法，其中，图案化所述浮栅包括在所述位线方向上对所述第一多晶膜执行第一曝光过程；在所述字线方向上，对已对其执行了所述第一曝光过程的所述第一多 晶膜执行第二曝光过程；以及然后通过单个蚀刻过程来图案化所述浮栅。
7. 根据权利要求4所述的方法，其中，图案化所述浮栅包括 在所述字线方向上对所述第一多晶膜执行第一曝光过程；在所述位线方向上，对已对其执行了所述第一曝光过程的所述第一多晶膜执行第二曝光过程；以及然后通过单个蚀刻过程来图案化所述浮栅。
8. 根据权利要求4所述的方法，进一步包括在位线方向上的所述浮栅的两个侧面的上方和字线方向上的所述浮 栅的两个侧面的上方形成所述多晶间电^^质。
9. 根据权利要求4所述的方法，其中，在位线方向上的所述多晶间 电介质的两个侧面的上方和字线方向上的所述多晶间电介质的两个侧面 的上方形成所述第二多晶膜。
10. 根据权利要求9所述的方法，其中，图案化所述控制栅包括蚀刻所述第二多晶膜，4吏得在位线方向上的所述多晶间电^h质的两个 侧面的上方和字线方向上的所述多晶间电介质的两个侧面的上方形成所 述控制栅。
11. 根据权利要求4所述的方法，其中，通过蚀刻所述第二多晶膜来 图案化所述控制栅包括在所述位线方向上蚀刻并图案化所述第二多晶 膜。
12. 根据权利要求4所述的方法，其中，通过蚀刻所述第二多晶膜来 图案化所述控制栅包括在所述字线方向上蚀刻并图案化所述第二多晶 膜。
13. 根据权利要求12所述的方法，进一步包括在所述字线方向上蚀刻并图案化所述第二多晶膜之后，在所述位线方 向上蚀刻并图案化所述第二多晶膜。
14. 根据权利要求4所述的方法，其中，所述多晶间电介质包括氧化 物-氮化物-氧化物层。
15. —种方法，包括 在半导体层上方形成第一多晶膜；在所述第一多晶膜上方形成光致抗蚀剂膜；在第 一方向上对所述光致抗蚀剂膜执行第 一曝光；在执行所述第一膝光之后，在不同于所述第一方向的第二方向上对所 述光致抗蚀剂执行第二曝光；在执行所述第二曝光之后，通过蚀刻所述光致抗蚀剂膜和所述第 一多晶膜，形成以网格形式图案化的浮栅； 在所述浮栅上方形成多晶间电介质； 在所述多晶间电介质上方形成第二多晶膜；以及然后 通过蚀刻所述第二多晶膜来图案化控制栅。
16. 根据权利要求15所述的方法，其中，所述第一方向是字线方向， 并且所述第二方向^1位线方向。
17. 根据权利要求15所述的方法，进一步包括在位线方向上的所述浮栅的两个侧面的上方以及字线方向上的所述 浮槺的两个侧面的上方形成所述多晶间电^h质。
18. 根据权利要求15所述的方法，其中，在位线方向上的所述多晶 间电介质两个侧面的上方以及字线方向上的所述多晶间电介质的两个侧 面的上方形成所述第二多晶膜。
19. 根据权利要求15所述的方法，其中，通过蚀刻所述第二多晶膜 来图案化所述控制栅包括在位线方向和字线方向中的至少一个方向上蚀刻并图案化所述第二 多晶膜。
20. 根据权利要求15所述的方法，其中，所述多晶间电介质包括氧 化物-氮化物-氧化物层。
全文摘要
实施例涉及半导体器件，该半导体器件包括浮栅；多晶间电介质，其形成在位线方向上的浮栅的两侧上面和/或上方以及字线方向上的浮栅的两侧上面和/或上方；以及控制栅，其形成在IPD上面和/或上方。根据实施例，IPD可以形成在浮栅的顶部和四个侧面的上面和/或上方。这可以增加半导体器件的耦合率。
文档编号H01L29/788GK101465380SQ200810185799
公开日2009年6月24日 申请日期2008年12月10日 优先权日2007年12月18日
发明者洪志镐 申请人:东部高科股份有限公司