薄膜晶体管阵列基板的制造方法

专利名称：薄膜晶体管阵列基板的制造方法
技术领域：
本发明有关于一种主动元件阵列基板的制造方法，且特别有关于一种薄膜晶 体管阵列基板的制造方法。
背景技术：
由于低温多晶硅薄膜晶体管(low temperature poly-silicon thin film transistor, LTPS TFT)克服了电子迁移率的问题，而且，更提供了互补式 (complementary)电路技术。因此，低温多晶硅薄膜晶体管在元件縮小化、面板 开口率、画面品质与解析度上都有极大的优势。除此之外，目前低温多晶硅薄膜晶 体管的设计不仅具有将驱动电路整合于玻璃上的特性，而且，其系统集成度的提升， 更使面板同时具有窄框化(narrow frame size)与高画质的特性。再者，低温多 晶硅薄膜晶体管还具有低功率消耗、低电磁干扰等优点，因此，其工艺的发展与改 良受到极为广泛的重视。以下将就两种现有的低温多晶硅薄膜晶体管的制造方法进 行说明。


图1A至图IE为现有的一种低温多晶硅薄膜晶体管阵列基板制造流程示意图。 请先参考图1A所示，现有的低温多晶硅薄膜晶体管阵列基板的制造方法包括下列 步骤。首先，提供一基板110，且基板110具有一周边区110a与一阵列区110b。 然后，在基板IIO上形成一缓冲层(buffer layer) 120。然后，在缓冲层120上 形成多个第一多晶硅岛状物(poly-silicon island) 130a、多个第二多晶硅岛状 物130b与多个第三多晶硅岛状物130c。其中，第一与第二多晶硅岛状物130a、130b 配置于周边区110a上，而第三多晶硅岛状物130c配置于阵列区110b上。在基板 110上形成图案化光阻层210，以覆盖第一多晶硅岛状物130a。接着，以图案化光阻层210为掩膜对第二与第三多晶硅岛状物130b、 130c进行一沟道掺杂工艺(channel doping process) SllO。然后，移除图案化光阻层210。
请参考图1B所示，在基板110上形成图案化光阻层220b，以覆盖第一多晶硅岛状物130a以及第二与第三多晶硅岛状物130b、 130c的部份区域。然后，以图案化光阻层220b为掩膜对这些第二与第三多晶硅岛状物130b、 130c进行一第二离子注入工艺(ion implantation process) S120b，以在各第二多晶硅岛状物130b内形成一第二源极/漏极132b以及在各第三多晶硅岛状物130c内形成一第三源极/漏极132c。此外，在各第二源极/漏极132b之间即是一第二沟道区134b，而在各第三源极/漏极132c之间即是一第三沟道区134c。然后，移除图案化光阻层220b。
请参考图1C所示，在缓冲层120上形成一栅绝缘层140，并覆盖这些第一、.第二与第三多晶硅岛状物130a、 130b、 130c。然后，在栅绝缘层140上形成多个第一栅极150a、多个第二栅极150b、多个第三栅极150c与多个电容电极150d。接着，对这些第二与第三多晶硅岛状物130b、 130c进行一轻掺杂漏极离子注入工艺S130，以形成多个第二轻掺杂漏极136b与多个第三轻掺杂漏极136c。
请参考图1D所示，在基板110上形成图案化光阻层220a，以覆盖第二与第三多晶硅岛状物130b、 130c。然后，对这些第一多晶硅岛状物130a进行一第一离子注入工艺S120a，以形成多个第一源极/漏极132a。此外，在各第一源极/漏极132a之间即是一第一沟道区134a。然后，移除图案化光阻层220a。
请参考图IE所示，在栅绝缘层140上形成一第一图案化保护层160，并暴露出各第一源极/漏极132a的部份、各第二源极/漏极132b的部份与各第三源极/漏极132c的部份。接着，在第一图案化保护层160上形成多个第一源极/漏极导体层170a、多个第二源极/漏极导体层170b与多个第三源极/漏极导体层170c。其中，各第一源极/漏极导体层170a与第一源极/漏极132a电性连接，而各第二源极/漏极导体层i70b与第二源极/漏极132a电性连接。此外，各第三源极/漏极导体层170c与第三源极/漏极132c电性连接。
然后，在第一图案化保护层160上形成一第二图案化保护层180，而第二图案化保护层180暴露出第三源极/漏极导体层170c的部份。接着，在第二图案化保护层180上形成一像素电极(pixel electrode) 190，且像素电极190与相对应的第三源极/漏极导体层170c电性连接。至此则已大致完成现有的低温多晶硅薄膜晶体管阵列基板100的制造流程。以下将就另一种现有的低温多晶硅薄膜晶体管阵列基板的制造方法进行说明。
图2A至图2E为另一现有的低温多晶硅薄膜晶体管阵列基板的制造流程示意图。请参考图2A至图2B所示，图2A至图2B所示的内容大致上与图1A至图1B所示的内容相同。简单而言，在基板110上依序完成缓冲层120、第一多晶硅岛状物130a、第二多晶硅岛状物130b、第三多晶硅岛状物130c、沟道掺杂工艺S110与第二离子注入工艺S120b。
请参考图2C所示，在缓冲层120上形成栅绝缘层140，并覆盖第一、第二与第三多晶硅岛状物130a、 130b、 130c。然后，在栅绝缘层140上形成一图案化导体材料层150与多个第一栅极150a。此图案化导体材料层150覆盖第二多晶硅岛状物i30b与第三多晶硅岛状物130c。然后，以第一栅极150a为掩膜对第一多晶硅岛状物130a进行一第一离子注入工艺S120a，以形成多个第一源极/漏极132a。此外，在各第一源极/漏极132a之间即是一第一沟道区134a。
请参考图2D所示，对于图案化金属层150进行图案化工艺以形成多个第二栅极150b、多个第三栅极150c与多个电容电极150d。接着，进行一轻掺杂漏极离子注入工艺S130以形成多个第二轻掺杂漏极136b与多个第三轻掺杂漏极136c。
请参考图2E所示，图2E的内容大致上与图1E的内容相似。简单而言，在形成进行轻掺杂漏极离子注入工艺S130之后，依序形成第一图案化保护层160、第一源极/漏极导体层170a、第二源极/漏极导体层170b、第三源极/漏极导体层170c、第二图案化保护层180与像素电极190，以完成此现有的低温多晶硅薄膜晶体管阵列基板100的制造流程。
由于驱动电路整合于玻璃基板上，因此低温多晶硅薄膜晶体管阵列基板具有开口率高与窄框化等优势。但是，相较于一般的非晶硅薄膜晶体管(amorphoussilicon TFT， a-Si TFT)阵列基板的5道光掩膜工艺，低温多晶硅薄膜晶体管阵列基板的9道光掩膜工艺显得极为繁琐。因此，现有的低温多晶硅薄膜晶体管阵列基板的工艺不仅面板尺寸不易提升，良率也较为不容易控制，进而造成制造成本较高的问题
发明内容
本发明的目的是提供一种薄膜晶体管阵列基板的制造方法，以减少光掩膜数。为达上述或其他目的，本发明还提出一种薄膜晶体管阵列基板的制造方法，其包括下列步骤。首先，在一基板上形成多个第一多晶硅岛状物、多个第二多晶硅岛状物与多个第三多晶硅岛状物。其中，基板具有一周边区与一阵列区，而这些第一多晶硅岛状物与这些第二多晶硅岛状物位于周边区上，且这些第三多晶硅岛状物位于阵列区上。接着，利用一第二半调式光掩膜在这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物上形成一第二图案化光阻层。然后，进行一第二离子注入工艺，以于各第二多晶硅岛状物内形成一第二源极/漏极，并于各第三多晶硅岛状物内形成一第三源极/漏极。其中，第二源极/漏极之间即是一第二沟道区，且第三源极/漏极之间即是一第三沟道区。接着，移除这些第二多晶硅岛状物与这些第三多晶硅岛状物上方的第二图案化光阻层。进行一沟道掺杂工艺，以于这些第二多晶硅岛状物与这些第三多晶硅岛状物内注入离子。然后，移除第二图案化光阻层。在基板上形成一栅绝缘层，以覆盖住这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物。接着，在栅绝缘层上形成多个第一栅极、多个第二栅极与多个第三栅极。其中，这些第一栅极、这些第二栅极与这些第三栅极分别位于这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物上方。然后，进行一第一离子注入工艺，以于各第一多晶硅岛状物内形成一第一源极/漏极，而第一源极/漏极之间即是一第一沟道区。接着，在基板上形成一第一图案化保护层，以覆盖这些第一栅极、这些第二栅极与这些第三栅极。然后，以第一图案化保护层为掩膜移除部分栅绝缘层，以暴露出各第一源极/漏极的部分、各
第二源极/漏极的部分与各第三源极/漏极的部分。接着，在第一图案化保护层上形成多个第一源极/漏极导体层、多个第二源极/漏极导体层与多个第三源极/漏极导
体层。其中，这些第一源极/漏极导体层分别与这些第一源极/漏极电性连接，而这些第二源极/漏极导体层分别与这些第二源极/漏极电性连接，且这些第三源极/漏极导体层分别与这些第三源极/漏极电性连接。然后，在第一图案化保护层上形成一第二图案化保护层。其中，第二图案化保护层暴露出各第三源极/漏极导体层的部分。接着，在第二图案化保护层上形成多个像素电极。其中，各像素电极与相对应的第三源极/漏极导体层电性连接。
在本发明的又一实施例中，上述在形成这些第一栅极、这些第二栅极与这些
8第三栅极之后，还包括进行一轻掺杂漏极离子注入工艺，以在各第二源极/漏极与第二沟道区之间形成一第二轻掺杂漏极，以及在各第三源极/漏极与第三沟道区之间形成一第三轻掺杂漏极。
为达上述或其他目的，本发明还提出一种薄膜晶体管阵列基板的制造方法，其包括下列步骤。首先，在一基板上形成多个第一多晶硅岛状物、多个第二多晶硅岛状物与多个第三多晶硅岛状物。其中，基板具有一周边区与一阵列区，而这些第一多晶硅岛状物与这些第二多晶硅岛状物位于周边区上，且这些第三多晶硅岛状物位于阵列区上。接着，利用一第三半调式光掩膜在这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物上形成一第二图案化光阻层。然后，进行一第二离子注入工艺，以于各第二多晶硅岛状物内形成一第二源极/漏极，并于各第三多晶硅岛状物内形成一第三源极/漏极。其中，第二源极/漏极之间即是一第二沟道区，且第三源极/漏极之间即是一第三沟道区。接着，移除这些第二多晶硅岛状物与这些第三多晶硅岛状物上方的第三图案化光阻层。进行一沟道掺杂工艺，以于这些第二多晶硅岛状物与这些第三多晶硅岛状物内注入离子。然后，移除第三图案化光阻层。在基板上形成一栅绝缘层，以覆盖住这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物。接着，在栅绝缘层上形成一图案化导体材料层。其中，图案化导体材料层具有多个第一栅极，位于这些第一多晶硅岛状物
上方的栅绝缘层上。然后，以图案化导体材料层为掩膜进行一第一离子注入工艺，以于各第一多晶硅岛状物内形成一第一源极/漏极。其中，第一源极/漏极之间即是一第一沟道区。接着，移除部分图案化导体材料层，以暴露出这些第二多晶硅岛状物与这些第三多晶硅岛状物上方的栅绝缘层的部分区域，并形成多个第二栅极与多个第三栅极。接着，在栅绝缘层上形成一第一图案化保护层，以覆盖这些第一栅极、这些第二栅极与这些第三栅极。其中，第一图案化保护层暴露出这些第一多晶硅岛状物、这些第二多晶硅岛状物与这些第三多晶硅岛状物上方的栅绝缘层的部分区域。然后，以第一图案化保护层为掩膜移除部分栅绝缘层，以暴露出各第一源极/漏极的部分、各第二源极/漏极的部分与各第三源极/漏极的部分。接着，在第一图案化保护层上形成多个第一源极/漏极导体层、多个第二源极/漏极导体层与多个第三源极/漏极导体层。其中，这些第一源极/漏极导体层分别与这些第一源极/漏极电性连接，而这些第二源极/漏极导体层分别与这些第二源极/漏极电性连接，且这些第三源极/漏极导体层分别与这些第三源极/漏极电性连接。然后，在第一图案化保护层上形成一第二图案化保护层。其中，第二图案化保护层暴露出各第三源极/漏极导体层的部分。接着，在第二图案化保护层上形成多个像素电极。其中，各像素电极与相对应的第三源极/漏极导体层电性连接。
在本发明的又一实施例中，上述在形成这些第一栅极、这些第二栅极与这些第三栅极之后，还包括进行一轻掺杂漏极离子注入工艺，以在各第二源极/漏极与第二沟道区之间形成一第二轻掺杂漏极，以及在各第三源极/漏极与第三沟道区之间形成一第三轻掺杂漏极。
本发明因采用半调式光掩膜来减少低温多晶硅薄膜晶体管工艺上所需要的光掩膜数量以简化其工艺，进而达到提升良率与增加面板尺寸的目的。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。
附图ilM
图1A至图1E为现有的一种低温多晶硅薄膜晶体管制造流程示意图。
图2A至图2E为现有的一种低温多晶硅薄膜晶体管另一制造流程示意图。图3A至图3G为本发明第一实施仞意图。
图4A至图4F为本发明第二实施伊意图。
图5A至图5F为本发明第三实施伊图6A至图6H为本发明第四实施伊图7A至图7G为本发明第五实施伊图8A至图8G为本发明第六实施伊意图。
图9A至图9F为本发明第七实施伊
的一种薄膜晶体管阵列基板的制造流程示的一种薄膜晶体管阵列基板的制造流程示的一种薄膜晶体管阵列基板的制造流程示的 一种薄膜晶体管阵列基板的制造流程示的一种薄膜晶体管阵列基板的制造流程示的一种薄膜晶体管阵列基板的制造流程示的一种薄膜晶体管阵列基板的制造流程示意图。
图10A至图10E为本发明第八实施例的一种薄膜晶体管阵列基板的制造流程
示意图。
图11A至图11G为本发明第九实施例的一种薄膜晶体管阵列基板的制造流程 示意图。
图12A至图12F为本发明第十实施例的一种薄膜晶体管阵列基板的制造流程 示意图。
具体实施M 第一实施例
图3A至图3G为本发明第一实施例的一种薄膜晶体管阵列基板的制造流程示 意图。请先参考图3A所示，首先，提供一基板310，且基板310具有一周边区310a 与一阵列区310b。此外，基板310可以是玻璃基板、石英基板或是塑胶基板。然 后，在基板310上形成一多晶硅层330。
更详细而言，形成多晶硅层330的步骤例如是先在基板310上形成一非晶硅 层(未示出)，而形成非晶硅层的方式例如是化学汽相沉积(chemical vapor d印osition， CVD)工艺或离子增长型化学汽相沉积(plasma enhanced CVD， PECVD) 工艺。接着，对于此非晶硅层进行一激光退火(laser annealing)工艺，以使非 晶硅层转变成多晶硅层330。激光退火工艺例如是准分子激光(excimer laser annealing, ELR)、固态激光(solid-state laser)或二极管激发式固态激光(diode pumped solid state laser, DPSS)工艺。并且，在对非晶硅层进行激光退火工艺 之前，更可先进行一去氢(dehydrogenation)工艺，以降低非晶硅层内的氢含量。 去氢工艺可避免进行激光退火工艺时，非晶硅层内所含的氢受热而产生氢爆
(hydrogen exploration)现象。
此外，在形成多晶硅层330之前，可先于基板310上，以低压化学汽相沉积
(low pressure chemical v印or d印osition， LPCVD)工艺或是离子增长型加强 化学汽相沉积工艺形成一缓冲层320。缓冲层320可阻挡基板310所含的杂质扩散 进入多晶硅层330中。此外，缓冲层320可以是单层氧化硅或是氧化硅/氮化硅的 双层结构。请继续参考图3A，在形成多晶硅层330之后，利用一第一半调式光掩膜410a 在多晶硅层330上形成一第一图案化光阻层420a。更详细而言，第一半调式光掩 膜410a包括一透明基板412a、 一金属层414a与一半透过膜416a，其中半透过膜 416a配置于透明基板412a上，而金属层414a配置于半透过膜416a上。半透过膜 416a的透光率大于金属层414a的透光率，因此第一图案化光阻层420a的厚度也 就不一致。虽然第一半调式光掩膜410a乃是利用金属层414a与半透过膜416a而 形成出不同厚度的第一图案化光阻层420a，然而灰阶光掩膜(gray tone mask) 或是其他具有两种以上透光率的光掩膜也可以取代第一半调式光掩膜410a而形成 出第一图案化光阻层420a。此外，灰阶光掩膜乃是采用狭缝以改变透光率。
请参考图3B所示，以第一图案化光阻层420a为掩膜移除部分多晶硅层330， 以形成多个第一多晶硅岛状物330a、多个第二多晶硅岛状物330b与多个第三多晶 硅岛状物330c。其中，第一多晶硅岛状物330a与第二多晶硅岛状物330b位于周 边区310a上，而第三多晶硅岛状物330c位于阵列区310b上。
请参考图3C所示，移除第二多晶硅岛状物330b与第三多晶硅岛状物330c上 方的第一图案化光阻层420a。接着，进行一沟道掺杂工艺S310，以于第二多晶硅 岛状物330b与第三多晶硅岛状物330c内注入离子。此外，沟道掺杂工艺S310用 以调整第二多晶硅岛状物330b与第二多晶硅岛状物330c的电性性质。然后，移除 剩余的第一图案化光阻层420a。
请参考图3D所示，在基板310上形成一图案化光阻层520b，且图案化光阻层 520b覆盖第一多晶硅岛状物330a与第一及第二多晶硅岛状物330b、 330c的部份 区域。然后，进行一第二离子注入工艺S320b，以于各第二多晶硅岛状物330b内 形成一第二源极/漏极332b，并于各第三多晶硅岛状物330c内形成一第三源极/漏 极332c。其中，第二源极/漏极332b之间即是一第二沟道区334b，且第三源极/ 漏极332c之间即是一第三沟道区334c。再来，移除图案化光阻层520b。
请参考图犯所示，在基板310上形成一栅绝缘层340，以覆盖住第一、第二 与第三多晶硅岛状物330a、 330b、 330c。接着，在栅绝缘层340上形成多个第一 栅极350a、多个第二栅极350b、多个第三栅极350c与多个电容电极350d。其中， 各第一多晶硅岛状物330a上方分别具有一第一栅极350a，而各第二多晶硅岛状物 330b上方分别具有一第二栅极350b，且各第三多晶硅岛状物330c上方分别具有两
12个第三栅极350c与一电容电极350d。但本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。更详细而言，形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d的方式可以是先在栅绝缘层340上以溅镀(sputtering)工艺或物理汽相沉积(physics vapor deposition, PVD)工艺形成一导体材料层(未示出)。其中，导体材料层的材质可以是铬(Cr)或是其他金属材质。接着，再对此导体材料层进行微影(photolithogr叩hy)工艺与刻蚀(etching)工艺，以形成第一、第二、第三栅极与电容电极350a、 350b、 350c、350d。
此外，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，还可进行一轻掺杂漏极离子注入工艺S330，以在各第二源极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极336c。第二与第三浅掺杂漏极336b、336c将可改善N沟道沟道金属氧化物半导体(negtive channel metal oxidesemiconductor,麵0S)中的热载流子效应(hot carrier effect)。另外，轻掺杂离子注入工艺S330所注入的离子可以是n型掺杂物，其中n型掺杂物可以是磷离子。
请参考图3F所示，在基板310上形成一图案化光阻层520a，且图案化光阻层520a覆盖第二与第三多晶硅岛状物330b、 330c。然后，进行一第一离子注入工艺S320a，以于各第一多晶硅岛状物330a内形成一第一源极/漏极332a，而第一源极/漏极332a之间即是一第一沟道区334a。再来，移除图案化光阻层520a。
更详细而言，第一离子注入工艺S320a所注入的离子可以是p型掺杂物，而P型掺杂物可以是硼离子。此外，第二离子注入工艺S320b所注入的离子可以是n型掺杂物，而n型掺杂物可以是磷离子。
请参考图3G所示，在基板310上形成一第一图案化保护层360，以覆盖第一栅极350a、第二栅极350b、第三栅极350c与电容电极350d。更详细而言，形成第一图案化保护层360的方式可以是先以化学汽相沉积工艺在基板310上形成一保护层(未示出)，而此保护层的材质例如是氧化硅、氮化硅或其他绝缘材料。接着，对于此保护层进行微影工艺与刻蚀工艺，以形成第一图案化保护层360。
然后，以第一图案化保护层360为掩膜移除部分栅绝缘层340，以暴露出各第一源极/漏极332a的部分、各第二源极/漏极332b的部分与其中二第三源极/漏极332c的部分。接着，在第一图案化保护层360上形成多个第一源极/漏极导体层370a、多个第二源极/漏极导体层370b与多个第三源极/漏极导体层370c。其中，各第一源极/漏极导体层370a分别与各第一源极/漏极332a电性连接，而各第二源极/漏极导体层370b分别与各第二源极/漏极332b电性连接，且各第三源极/漏极导体层370c分别与各第三源极/漏极332c电性连接。更详细而言，形成第一、第二与第三源极/漏极导体层370a、 370b、 370c的方式可以是先以溅镀工艺或物理汽相沉积工艺在第一图案化保护层360上形成一源极/漏极导体材料层(未示出)。其中，源极/漏极导体材料层的材质可以是铬或是其他金属材质。接着，再对此源极/漏极导体材料层进行微影工艺与刻蚀工艺，以形成第一、第二与第三源极/漏极导体层370a、 370b、 370c。
然后，在第一图案化保护层360上形成一第二图案化保护层380。其中，第二图案化保护层380暴露出其中一第三源极/漏极导体层370c的部分。此外，第二图案化保护层380的形成方式大致上与第一图案化保护层360相同，于此不再赘述。
接着，在第二图案化保护层380上形成多个像素电极390。其中，像素电极390与相对应的第三源极/漏极导体层370c电性连接。此外，形成像素电极390的方式可以是先以溅镀工艺或物理汽相沉积工艺在第二图案化保护层380上形成一像素电极材料层(未示出)。其中，像素电极材料层的材质可以是氧化铟锡(IndiumTinOxide， IT0)或是其他透明导电电极材质。接着，再对此像素电极材料层进行微影工艺与刻蚀工艺，以形成像素电极390。至此则已大致完成本发明第一实施例的低温多晶硅薄膜晶体管阵列基板300的制造流程。
由于本实施例是利用第一半调式光掩膜所形成的第一图案化光阻层，以形成第一、第二与第三多晶硅岛状物。接着，移除第二多晶硅岛状物与第三多晶硅岛状
物上方的第一图案化光阻层，以继续进行沟道掺杂工艺。简单而言，本实施例是利用第一半调式光掩膜取代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的
使用数量以简化工艺、降低生产成本。然而，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也可以取代第一半调式光掩膜而应用于本实施例中。第』施例
图4A至图4E为本发明第二实施例的一种薄膜晶体管阵列基板的制造流程示
14意图。请先参考图4A所示，首先，提供一基板310，且基板310具有一周边区310a与一阵列区310b，并在基板310上形成多个第一多晶硅岛状物330a、多个第二多晶硅岛状物330b与多个第三多晶硅岛状物330c。其中，第一多晶硅岛状物330a与第二多晶硅岛状物330b位于周边区310a上，而第三多晶硅岛状物330c位于阵列区310b上。接着，利用一第二半调式光掩膜410b在第一、第二与第三多晶硅岛状物330a、330b、330c上形成一第二图案化光阻层420b，且第二图案化光阻层420b覆盖第一多晶硅岛状物330a以及第二与第三多晶硅岛状物330b、330c的部份区域。其中，第二半调式光掩膜410b的组成、材质与功用与第一半调式光掩膜410a相同，于此不再赘述。
更详细而言，形成第一、第二与第三多晶硅岛状物330a、 330b、 330c的步骤例如是先在基板310上形成一多晶硅层(未示出)。然后，对此多晶硅层进行微影工艺与刻蚀工艺，以在基板310上形成第一、第二与第三多晶硅岛状物330a、 330b、330c。相同的，形成多晶硅层之前，可先于基板310上形成一缓冲层320。形成多晶硅层与缓冲层的方式、材质及其功用与第一实施例相似，于此不再赘述。
请参考图4B所示，进行一第二离子注入工艺S320b，以于各第二多晶硅岛状物330b内形成一第二源极/漏极332b，并于各第三多晶硅岛状物330c内形成一第三源极/漏极332c。其中，第二源极/漏极332b之间即是一第二沟道区334b，且第三源极/漏极332c之间即是一第三沟道区334c。
请参考图4C所示，移除第二与第三多晶硅岛状物330b、 330c上方的第二图案化光阻层420b。然后，进行一沟道掺杂工艺S310，以于第二多晶硅岛状物330b与第三多晶硅岛状物330c内注入离子。接着，移除第二图案化光阻层420b。
请参考图4D至图4F所示，图4D至图4F的步骤大致上与第一实施例中的图犯至图3G相似。其包括依序形成栅绝缘层340、第一栅极350a、第二栅极350b、第三栅极350c、电容电极350d、第一源极/漏极332a、第一沟道区334a、第一图案化保护层360、第一源极/漏极导体层370a、第二源极/漏极导体层370b、第三源极/漏极导体层370c、第二图案化保护层380与像素电极3卯，以完成此实施例的薄膜晶体管阵列基板300的制造流程。而上述各构件的材质与形成方式大致上与第一实施例相同，于此不再赘述。
请参考图4D所示，相同的，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。除此之外，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，也可包括进行一轻掺杂漏极离子注入工艺S330，以在各第二源极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极336c。
本实施例利用第二半调式光掩膜所形成的第二图案化光阻层，以进行第二离子注入工艺。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方的第二图案化光阻层，以继续进行沟道掺杂工艺。简单而言，本实施例是利用第二半调式光掩膜取代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的使用数量以简化工艺、降低生产成本。然而，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也可以取代第二半调式光掩膜而应用于本实施例中。
第三实M[
图5A至图5F为本发明第三实施例的一种薄膜晶体管阵列基板的制造流程示意图。请先参考图5A所示，首先，提供一基板310，且基板310具有一周边区310a与一阵列区310b，并在基板310上形成多个第一多晶硅岛状物330a、多个第二多晶硅岛状物330b与多个第三多晶硅岛状物330c。其中，第一多晶硅岛状物330a与第二多晶硅岛状物330b位于周边区310a上，而第三多晶硅岛状物330c位于阵列区310b上。相同的，可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三多晶硅岛状物330a、 330b、 330c。而形成缓冲层320、第一、第二与第三多晶硅岛状物330a、 330b、 330c的方式及其材质与第二实施例相似，于此不再赘述。接着，在基板310上形成一图案化光阻层510，且图案化光阻层510覆盖第一多晶硅岛状物330a。然后，对第二与第三多晶硅岛状物330b、 330c进行一沟道掺杂工艺S310。再来，移除图案化光阻层510。
请参考图5B所示，在基板310上形成一图案化光阻层520b，且图案化光阻层520b覆盖第一多晶硅岛状物330a与第一及第二多晶硅岛状物330b、 330c的部份区域。然后，进行一第二离子注入工艺S320b，以于各第二多晶硅岛状物330b内形成一第二源极/漏极332b，并于各第三多晶硅岛状物330c内形成一第三源极/漏极332c。其中，第二源极/漏极332b之间即是一第二沟道区334b，且第三源极/漏极332c之间即是一第三沟道区334c。再来，移除图案化光阻层520b。请参考图5C所示，在基板310上形成一栅绝缘层340，以覆盖住第一、第二与第三多晶硅岛状物330a、 330b、 330c。接着，在栅绝缘层340上形成多个第一栅极350a、多个第二栅极350b、多个第三栅极350c与多个电容电极350d。其中，各第一多晶硅岛状物330a上方，分别具有一第一栅极350a，而各第二多晶硅岛状物330b上方分别具有一第二栅极350b，且各第三多晶硅岛状物330c上方分别具有两个第三栅极350c与一电容电极350d。相同的，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。而且，形成栅绝缘层340、第一栅极350a、第二栅极350b、第三栅极350c与电容电极350d的方式及其材质与第一实施例相似，于此不再赘述。
请继续参考图5C所示，在形成第一、第二、第三栅极与电容电极350a、 350b、350c、 350d之后，也可包括进行一轻掺杂漏极离子注入工艺S330，以在各第二源极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极336c。
请参考图5D所示，在基板310上形成一第一保护层360a，以覆盖第一栅极350a、第二栅极350b、第三栅极350c与电容电极350d。接着，利用一第三半调式光掩膜410c在第一保护层360a上形成一第三图案化光阻层420c。其中，第三半调式光掩膜410c的组成、材质与功用与第一半调式光掩膜410a相同，于此不再赘述。第三图案化光阻层420c暴露出各第一多晶硅岛状物330a上方的第一保护层360a的部分区域。然后，以第三图案化光阻层420c为掩膜进行一第一离子注入工艺S320a，以于各第一多晶硅岛状物330a内形成一第一源极/漏极332a。其中，第一源极/漏极332a之间即是一第一沟道区334a。
请参考图5E所示，移除第三图案化光阻层420c的部分厚度，以暴露出第二多晶硅岛状物330b与第三多晶硅岛状物330c上方的第一保护层360a的部分区域。然后，以第三图案化光阻层420c为掩膜移除部分第一保护层360a与栅绝缘层340，以暴露出各第一源极/漏极332a的部分、各第二源极/漏极332b的部分与各第三源极/漏极332c的部分，并形成一第一图案化保护层360。接着，移除第三图案化光阻层420c。
更详细而言，形成第一保护层360a的方式例如是在基板310上以CVD工艺形成，而且，其材质例如是氧化硅、氮化硅或其他绝缘材料。而移除部份第一保护层
17360a与栅绝缘层340的方式例如是对其进行微影工艺与刻蚀工艺。
请参考图5F所示，图5F的步骤大致上与第一实施例中的图3G相似。其包括在形成第一图案化保护层360后，依序形成第一源极/漏极导体层370a、第二源极/漏极导体层370b、第三源极/漏极导体层370c、第二图案化保护层380与像素电极390，以完成此实施例的低温多晶硅薄膜晶体管300的制造流程。而上述各构件的材质与形成方式大致上与第一实施例相同，于此不再赘述。
本实施例利用第三半调式光掩膜所形成的第三图案化光阻层，以进行第一离子注入工艺。接着，移除第三图案化光阻层的部分厚度，以将第一保护层转变为第一图案化保护层。简单而言，本实施例是利用第三半调式光掩膜取代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的使用数量以简化工艺、降低生产成本。然而，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也可以取代第三半调式光掩膜而应用于本实施例中。第匹实施例
图6A至图6H为本发明第四实施例的一种薄膜晶体管阵列基板的制造流程示意图。请参考图6A至图6E所示，图6A至图6E所示的内容大致上与图3A至图犯所示的内容相同。简单而言，利用第一半调式光掩膜410a形成第一图案化光阻420a，以在基板310上完成第一多晶硅岛状物330a、第二多晶硅岛状物330b、第三多晶硅岛状物330c与沟道掺杂工艺S310。然后，再依序完成第二源极/漏极332b、第三源极/漏极332c、第二沟道区334b、第三沟道区334c、栅绝缘层340、第一栅极350a、第二栅极350b、第三栅极350c与电容电极350d等步骤。
相同的，可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三多晶硅岛状物330a、 330b、 330c。再者，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。此外，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂漏极离子注入工艺S330，以形成第二轻掺杂漏极336b，与第三轻掺杂漏极336c。而上述各
构件的材质与形成方式大致上与第一实施例相同，于此不再赘述。
请参考图6F至图6H所示，图6F至图6H的步骤大致上与第三实施例中的图5D至图5F相似。首先，在基板310上形成第一保护层360a。接着，利用第三半调式光掩膜410c形成第三图案化光阻层420c，以完成第一源极/漏极332a、第一沟道区334a与第一图案化保护层360。然后，再依序完成第一源极/漏极导体层370a、 第二源极/漏极导体层370b、第三源极/漏极导体层370c、第二图案化保护层380 与像素电极390，以完成此实施例的低温多晶硅薄膜晶体管300的制造流程。而上 述各构件的材质与形成方式大致上与第三实施例相同，于此不再赘述。
本实施例利用第一半调式光掩膜所形成的第一图案化光阻层，以形成第一、 第二与第三多晶硅岛状物。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方 的第一图案化光阻层，以继续进行沟道掺杂工艺。然后，再利用第三半调式光掩膜 所形成的第三图案化光阻层，以进行第一离子注入工艺。接着，移除第三图案化光 阻层的部分厚度，以将第一保护层转变为第一图案化保护层。简单而言，本实施例 是利用第一半调式光掩膜与取代现有技术的两道光掩膜，然后，再利用第三半调式 光掩膜取代现有技术的另两道光掩膜，因此本发明可用以减少光掩膜的使用数量以 简化工艺、降低生产成本。同样地，灰阶光掩膜或其他具有两种以上透光率的光掩 膜也可以取代第一及/或第三半调式光掩膜而应用于本实施例中。
第五实施例
图7A至图7G为本发明第五实施例的一种薄膜晶体管阵列基板的制造流程示 意图。请参考图7A至图7C所示，图7A至图7C所示的内容大致上与图4A至图4C 所示的内容相同。简单而言，在基板310上形成多个第一多晶硅岛状物330a、多 个第二多晶硅岛状物330b与多个第三多晶硅岛状物330c。接着，利用第二半调式 光掩膜410b形成第二图案化光阻层420b，以完成第二源极/漏极332b、第三源极/ 漏极332c、第二沟道区334b、第三沟道区334c与沟道掺杂工艺S310。相同的， 可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三多晶硅岛状物 330a、 330b、 330c。而上述各构件的材质与形成方式大致上与第二实施例相同，于 此不再赘述。
请参考图7D所示，在基板310上形成一栅绝缘层340，以覆盖住第一、第二 与第三多晶硅岛状物330a、 330b、 330c。接着，在栅绝缘层340上形成多个第一 栅极350a、多个第二栅极350b、多个第三栅极350c与多个电容电极350d。其中， 各第一多晶硅岛状物330a上方分别具有一第一栅极350a，而各第二多晶硅岛状物 330b上方分别具有一第二栅极350b，且各第三多晶硅岛状物330c上方分别具有两 个第三栅极350c与一电容电极350d。相同的，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。此外，形成栅绝缘层340、 第一栅极350a、第二栅极350b、第三栅极350c与电容电极350d的方式及其材质 与第一实施例相似，于此不再赘述。
请继续参考图7D所示，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，也可包括进行一轻掺杂漏极离子注入工艺S330，以在各第二源 极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三 源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极336c。
请参考图7E至图7G所示，图7E至图7G的步骤大致上与第三实施例中的图 5D至图5F相似。首先，在基板310上形成第一保护层360a。接着，利用第三半调 式光掩膜410c形成第三图案化光阻层420c，以完成第一源极/漏极332a、第一沟 道区334a与第一图案化保护层360。然后，再依序完成第一源极/漏极导体层370a、 第二源极/漏极导体层370b、第三源极/漏极导体层370c、第二图案化保护层380 与像素电极390，以完成此实施例的薄膜晶体管阵列基板300的制造流程。而上述 各构件的材质与形成方式大致上与第三实施例相同，于此不再赘述。
本实施例利用第二半调式光掩膜所形成的第二图案化光阻层，以进行第二离 子注入工艺。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方的第二图案化 光阻层，以继续进行沟道掺杂工艺。然后，再利用第三半调式光掩膜所形成的第三 图案化光阻层，以进行第一离子注入工艺。接着，移除第三图案化光阻层的部分厚 度，以将第一保护层转变为第一图案化保护层。简单而言，本实施例是利用第二半 调式光掩膜取代现有技术的两道光掩膜，然后，再利用第三半调式光掩膜取代现有 技术的另两道光掩膜，因此本发明可用以减少光掩膜的使用数量以简化工艺、降低 生产成本。同样地，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也可以取代 第二及/或第三半调式光掩膜而应用于本实施例中。
第六实施树
图8A至图8G为本发明第六实施例的一种低温多晶硅薄膜晶体管制造流程示 意图。请参考图8A至图8D所示，图8A至图8D所示的内容大致上与图3A至图3D 所示的内容相同。简单而言，利用第一半调式光掩膜410a形成第一图案化光阻 420a，以在基板310上完成第一多晶硅岛状物330a、第二多晶硅岛状物330b、第 三多晶硅岛状物330c与沟道掺杂工艺S310。然后，再进行一第二离子注入工艺S320b以形成第二源极/漏极332b、第三源极/漏极332c、第二沟道区334b、第三 沟道区334c。相同的，可先于基板310上形成一缓冲层320，然后才形成第一、第 二与第三多晶硅岛状物330a、 330b、 330c。而上述各构件的材质与形成方式大致 上与第一实施例相同，于此不再赘述。
请参考图8E所示，在基板310上形成一栅绝缘层340，以覆盖住第一、第二 与第三多晶硅岛状物330a、 330b、 330c。接着，在栅绝缘层340上形成一图案化 导体材料层350与多个第一栅极350a。其中，图案化导体材料层350覆盖第二多 晶硅岛状物330b与第三多晶硅岛状物330c。然后，以第一栅极350a为掩膜进行 一第一离子注入工艺S320a，以于各第一多晶硅岛状物130a内形成一第一源极/漏 极332a。其中，第一源极/漏极332a之间即是一第一沟道区334a。
更详细而言，栅绝缘层340的材质可以是氧化硅或其他绝缘材料所组成。而 形成氧化硅的方式可以是采用离子增长型化学汽相沉积工艺，并配合SiH4/N20或 TE0S/02等反应气体。再者，形成图案化导体材料层350可以是先在栅绝缘层340 上以溅镀工艺或物理汽相沉积工艺形成一导体材料层(未示出)。其中，导体材料 层的材质可以是铬(Cr)或是其他金属材质。接着，再对此导体材料层进行微影工 艺与刻蚀工艺，以形成图案化导体材料层350与第一栅极350a。
请参考图8F所示，移除部分图案化导体材料层350，以暴露出第二多晶硅岛 状物330b与第三多晶硅岛状物330c上方的栅绝缘层340的部分区域，并形成多个 第二栅极350b、多个第三栅极350c与多个电容电极350d。其中，各第二多晶硅岛 状物330b上方分别具有一第二栅极350b，且各第三多晶硅岛状物330c上方分别 具有两个第三栅极350c与一电容电极350d。相同的，本发明并不仅限于双第三栅 极350c的设计，本发明也适用于单一第三栅极350c的设计。更详细而言，形成第 二、第三栅极与电容电极350b、 350c、 350d的方式，例如是对图案化导体材料层 350进行微影工艺与刻蚀工艺。除此之外，在形成第一、第二、第三栅极与电容电 极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂漏极离子注入工艺S330， 以在各第二源极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b， 以及在各第三源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极 336c。
请参考图8G所示，图8G的步骤大致上与第一实施例中的图3G相似。其包括
21依序形成第一图案化保护层360、第一源极/漏极导体层370a、第二源极/漏极导体 层370b、第三源极/漏极导体层370c、第二图案化保护层380与像素电极390，以 完成此实施例的薄膜晶体管阵列基板的300的制造流程。而上述各构件的材质与形 成方式大致上与第一实施例相同，于此不再赘述。
本实施例利用第一半调式光掩膜所形成的第一图案化光阻层，以形成第一、 第二与第三多晶硅岛状物。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方 的第一图案化光阻层，以继续进行沟道掺杂工艺。简单而言，本实施例是利用第一 半调式光掩膜取代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的使用数 量以简化工艺、降低生产成本。同样地，灰阶光掩膜或是其他具有两种以上透光率 的光掩膜也可以取代第一半调式光掩膜而应用于本实施例中。
图9A至图9F为本发明第七实施例的一种低温多晶硅薄膜晶体管制造流程示 意图。请参考图9A至图9C所示，图9A至图9C所示的内容大致上与图4A至图4C 所示的内容相同。简单而言，在基板310上形成多个第一多晶硅岛状物330a、多 个第二多晶硅岛状物330b与多个第三多晶硅岛状物330c。接着，利用第二半调式 光掩膜410b形成第二图案化光阻层420b，以完成第二源极/漏极332b、第三源极/ 漏极332c、第二沟道区334b、第三沟道区334c与沟道掺杂工艺S310。相同的， 可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三多晶硅岛状物 330a、 330b、 330c。而上述各构件的材质与形成方式大致上与第二实施例相同，于 此不再赘述。
请参考图9D至图9F所示，图9D至图9F的步骤大致上与第六实施例中的图 8E至图8G相似。其包括依序形成栅绝缘层340、第一栅极350a、第一源极/漏极 332a、第一沟道区334a、第二栅极350b、第三栅极350c、电容电极350d、第一图 案化保护层360、第一源极/漏极导体层370a、第二源极/漏极导体层370b、第三 源极/漏极导体层370c、第二图案化保护层380与像素电极390，以完成此实施例 的薄膜晶体管阵列基板的300的制造流程。相同的，本发明并不仅限于双第三栅极 350c的设计，本发明亦适用于单一第三栅极350c之设计。此外，在形成第一、第 二、第三栅极与电容电极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂 漏极离子注入工艺S330，以形成第二轻掺杂漏极336b，与第三轻掺杂漏极336c。
22而上述各构件的材质与形成方式大致上与第六实施例相同，于此不再赘述。
本实施例利用第二半调式光掩膜所形成的第二图案化光阻层，以进行第二离 子注入工艺。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方的第二图案化 光阻层，以继续进行沟道掺杂工艺。简单而言，本实施例是利用第二半调式光掩膜 取代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的使用数量以简化工 艺、降低生产成本。同样地，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也 可以取代第二半调式光掩膜而应用于本实施例中。 第八实施例
图10A至图10E绘示为本发明第八实施例的一种薄膜晶体管阵列基板的制造 流程示意图。请参考图IOA至图IOB所示，图IOA至图IOB所示的内容大致上与图 5A至图5B所示的内容相同。简单而言，先依序完成第一多晶硅岛状物330a、第二 多晶硅岛状物330b、第三多晶硅岛状物330c、第二源极/漏极332b、第三源极/漏 极332c、第二沟道区334b与第三沟道区334c。相同的，可先于基板310上形成一 缓冲层320，然后才形成第一、第二与第三多晶硅岛状物330a、 330b、 330c。而形 成缓冲层320、第一、第二与第三多晶硅岛状物330a、 330b、 330c的方式及其材 质与第三实施例相似，于此不再赘述。
请参考图10C所示，首先，依序在基板310上形成一栅绝缘层340与一导体 材料层(未示出)。接着，利用一第四半调式光掩膜410d在导体材料层上形成一 第四图案化光阻层420d。其中，第四半调式光掩膜410d的组成、材质与功用与第 一半调式光掩膜410a相同，于此不再赘述。然后，以第四图案化光阻层420d为掩 膜移除部分导体材料层，以形成一图案化导体材料层350与多个第一栅极350a。 其中，图案化导体材料层350覆盖第二多晶硅岛状物330b与第三多晶硅岛状物 330c。更详细而言，形成导体材料层的方式例如是溅镀工艺或物理汽相沉积工艺， 而形成图案化导体材料层350的方式例如是微影工艺与刻蚀工艺。其中，导体材料 层的材质可以是铬(Cr)或是其他金属材质。
请继续参考图IOC所示，以第四图案化光阻层420d为掩膜进行一第一离子注 入工艺S320a，以于各第一多晶硅岛状物330a内形成一第一源极/漏极332a。其中， 第一源极/漏极332a之间即是一第一沟道区334a。然后，移除第四图案化光阻层 420d的部分厚度，以暴露出第二多晶硅岛状物330b与第三多晶硅岛状物330c上方的栅绝缘层340的部分区域。
请参考图IOD所示，以第四图案化光阻层420d为掩膜移除部分图案化导体材 料层350，以形成多个第二栅极350b、多个第三栅极350c与多个电容电极350d。 其中，各第二多晶硅岛状物330b上方分别具有一第二栅极350b，且各第三多晶硅 岛状物330c上方分别具有两个第三栅极350c与一电容电极350d。相同的，本发 明并不仅限于双第三栅极350c的设计，本发明也适用于单一第三栅极350c的设计。 更详细而言，形成第二、第三栅极与电容电极350b、 350c、 350d的方式，例如是 对图案化导体材料层350进行微影工艺与刻蚀工艺。除此之外，在形成第一、第二、 第三栅极与电容电极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂漏极 离子注入工艺S330，以在各第二源极/漏极332b与第二沟道区334b之间形成一第 二轻掺杂漏极336b，以及在各第三源极/漏极332c与第三沟道区334c之间形成一 第三轻掺杂漏极336c。
请参考图IOE所示，图10E的步骤大致上与第七实施例中的图9F相似。其包 括依序形成第一图案化保护层360、第一源极/漏极导体层370a、第二源极/漏极导 体层370b、第三源极/漏极导体层370c、第二图案化保护层380与像素电极390， 以完成此实施例的低温多晶硅薄膜晶体管300的制造流程。而上述各构件的材质与 形成方式大致上与第七实施例相同，于此不再赘述。
本实施例利用第四半调式光掩膜所形成的第四图案化光阻层，先形成第一栅 极后再进行第一离子注入工艺。接着，移除第四图案化光阻层的部分厚度，以继续 形成第二、第三栅极与电容电极。简单而言，本实施例是利用第四半调式光掩膜取
代现有技术的两道光掩膜，因此本发明可用以减少光掩膜的使用数量以简化工艺、 降低生产成本。同样地，灰阶光掩膜或是其他具有两种以上透光率的光掩膜也可以 取代第四半调式光掩膜而应用于本实施例中。 第九实施例
图IIA至图IIG为本发明第九实施例的一种薄膜晶体管阵列基板的制造流程 示意图。请参考图IIA至图IID所示，图IIA至图IID所示的内容大致上与图3A 至图3D所示的第一实施例的内容相同。简单而言，利用第一半调式光掩膜410a 形成第一图案化光阻420a，以在基板310上完成第一多晶硅岛状物330a、第二多 晶硅岛状物330b、第三多晶硅岛状物330c与沟道掺杂工艺S310。然后，再以第二离子注入工艺S320b完成第二源极/漏极332b、第三源极/漏极332c、第二沟道区 334b与第三沟道区334c。
相同的，可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三 多晶硅岛状物330a、 330b、 330c。而上述各构件的材质与形成方式大致上与第一 实施例相同，于此不再赘述。
请参考图11E至图11G所示，图11E至图11G的步骤大致上与第八实施例中 的图10C至图10E相似。首先，依序在基板310上形成一栅绝缘层340与一导体材 料层(未示出)。接着，利用第四半调式光掩膜410d形成第四图案化光阻层420d， 以依序完成第一栅极350a、第一源极/漏极332a、第一沟道区334a、第二栅极350b、 第三栅极350c与电容电极350d。然后，再依序完成第一图案化保护层360、第一 源极/漏极导体层370a、第二源极/漏极导体层370b、第三源极/漏极导体层370c、 第二图案化保护层380与像素电极390，以完成此实施例的薄膜晶体管阵列基板300 的制造流程。
相同的，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第 三栅极350c的设计。此外，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂漏极离子注入工艺S330，以在各第二源 极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三 源极/漏极332c与第三沟道区334c之间形成一第三轻惨杂漏极336c。而上述各构 件的材质与形成方式大致上与第八实施例相同，于此不再赘述。
本实施例利用第一半调式光掩膜所形成的第一图案化光阻层，以形成第一、 第二与第三多晶硅岛状物。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方 之第一图案化光阻层，以继续进行沟道掺杂工艺。然后，再利用第四半调式光掩膜 所形成的第四图案化光阻层，先形成第一栅极后再进行第一离子注入工艺。接着， 移除第四图案化光阻层的部分厚度，以继续形成第二、第三栅极与电容电极。简单 而言，本实施例是利用第一半调式光掩膜与取代现有技术的两道光掩膜，然后，再 利用第四半调式光掩膜取代现有技术的另两道光掩膜，因此本发明可用以减少光掩
膜的使用数量以简化工艺、降低生产成本。同样地，灰阶光掩膜或是其他具有两种 以上透光率的光掩膜也可以取代第一及/或第四半调式光掩膜而应用于本实施例 中。第十实施例
图12A至图12F为本发明第十实施例的一种薄膜晶体管阵列基板的制造流程
示意图。请参考图12A至图12C所示，图12A至图12C所示的内容大致上与图4A 至图4C所示的内容相同。简单而言，在基板310上形成多个第一多晶硅岛状物 330a、多个第二多晶硅岛状物330b与多个第三多晶硅岛状物330c。接着，利用第 二半调式光掩膜410b形成第二图案化光阻层420b，以完成第二源极/漏极332b、 第三源极/漏极332c、第二沟道区334b、第三沟道区334c与沟道掺杂工艺S310。 相同的，可先于基板310上形成一缓冲层320，然后才形成第一、第二与第三多晶 硅岛状物330a、 330b、 330c。而上述各构件的材质与形成方式大致上与第二实施 例相同，于此不再赘述。
请参考图12D至图12F所示，图12D至图12F的步骤大致上与第八实施例中 的图10C至图10E相似。首先，依序在基板310上形成一栅绝缘层340与一导体材 料层(未示出)。接着，利用第四半调式光掩膜410d形成第四图案化光阻层420d， 以依序完成第一栅极350a、第一源极/漏极332a、第一沟道区334a、第二栅极350b、 第三栅极350c与电容电极350d。然后，再依序完成第一图案化保护层360、第一 源极/漏极导体层370a、第二源极/漏极导体层370b、第三源极/漏极导体层370c、 第二图案化保护层380与像素电极390，以完成此实施例的薄膜晶体管阵列基板300
的制造流程。
相同的，本发明并不仅限于双第三栅极350c的设计，本发明也适用于单一第 三栅极350c的设计。此外，在形成第一、第二、第三栅极与电容电极350a、 350b、 350c、 350d之后，还可包括进行一轻掺杂漏极离子注入工艺S330，以在各第二源 极/漏极332b与第二沟道区334b之间形成一第二轻掺杂漏极336b，以及在各第三 源极/漏极332c与第三沟道区334c之间形成一第三轻掺杂漏极336c。而上述各构 件的材质与形成方式大致上与第八实施例相同，于此不再赘述。
本实施例利用第二半调式光掩膜所形成的第二图案化光阻层，以进行第二离 子注入工艺。接着，移除第二多晶硅岛状物与第三多晶硅岛状物上方的第二图案化 光阻层，以继续进行沟道惨杂工艺。然后，再利用第四半调式光掩膜所形成的第四 图案化光阻层，先形成第一栅极后再进行第一离子注入工艺。接着，移除第四图案 化光阻层的部分厚度，以继续形成第二、第三栅极与电容电极。简单而言，本实施例是利用第二半调式光掩膜取代现有技术的两道光掩膜，然后，再利用第四半调式 光掩膜取代现有技术的另两道光掩膜，因此本发明可用以减少光掩膜的使用数量以
简化工艺、降低生产成本。同样地，灰阶光掩膜或是其他具有两种以上透光率的光 掩膜也可以取代第二及/第四半调式光掩膜而应用于本实施例中。
综上所述，本发明因采用半调式光掩膜或灰阶光掩膜以将工艺上所需要的两 道连续的光阻以不同的高度同时形成。因此，使用者可借助半调式光掩膜或灰阶光
掩膜将现有的低温多晶硅薄膜晶体管的9道光掩膜，简化为7道或8道光掩膜。所
以，薄膜晶体管阵列基板的工艺将可被简化，进而达到提升良率进而增加面板尺寸 的目的。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明'任何本领 域普通技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此 本发明的保护范围当以权利要求所界定的为准。
权利要求
1. 一种薄膜晶体管阵列基板的制造方法，包括在一基板上形成多个第一多晶硅岛状物、多个第二多晶硅岛状物与多个第三多晶硅岛状物，其中该基板具有一周边区与一阵列区，而该些第一多晶硅岛状物与该些第二多晶硅岛状物位于该周边区上，且该些第三多晶硅岛状物位于该阵列区上；利用一第二半调式光掩膜在该些第一多晶硅岛状物、该些第二多晶硅岛状物与该些第三多晶硅岛状物上形成一第二图案化光阻层；进行一第二离子注入工艺，以于各该第二多晶硅岛状物内形成一第二源极/漏极并于各该第三多晶硅岛状物内形成一第三源极/漏极，其中该第二源极/漏极之间即是一第二沟道区，且该第三源极/漏极之间即是一第三沟道区；移除该些第二多晶硅岛状物与该些第三多晶硅岛状物上方的该第二图案化光阻层；进行一沟道掺杂工艺，以于该些第二多晶硅岛状物与该些第三多晶硅岛状物内注入离子；移除该第二图案化光阻层；在该基板上形成一栅绝缘层，以覆盖住该些第一多晶硅岛状物、该些第二多晶硅岛状物与该些第三多晶硅岛状物；在该栅绝缘层上形成多个第一栅极、多个第二栅极与多个第三栅极，其中该些第一栅极、该些第二栅极与该些第三栅极分别位于该些第一多晶硅岛状物、该些第二多晶硅岛状物与该些第三多晶硅岛状物上方；进行一第一离子注入工艺，以于各该第一多晶硅岛状物内形成一第一源极/漏极，而该第一源极/漏极之间即是一第一沟道区；在该基板上形成一第一图案化保护层，以覆盖该些第一栅极、该些第二栅极与该些第三栅极；以该第一图案化保护层为掩膜移除部分该栅绝缘层，以暴露出各该第一源极/漏极的部分、各该第二源极/漏极的部分与各该第三源极/漏极的部分；在该第一图案化保护层上形成多个第一源极/漏极导体层、多个第二源极/漏极导体层与多个第三源极/漏极导体层，其中该些第一源极/漏极导体层分别与该些第一源极/漏极电性连接，而该些第二源极/漏极导体层分别与该些第二源极/漏极电性连接，且该些第三源极/漏极导体层分别与该些第三源极/漏极电性连接；在该第一图案化保护层上形成一第二图案化保护层，其中该第二图案化保护层暴露出各该第三源极/漏极导体层的部分；以及在该第二图案化保护层上形成多个像素电极，其中各该像素电极与相对应的该第三源极/漏极导体层电性连接。
2. 如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成该些第一 栅极、该些第二栅极与该些第三栅极之后，还包括进行一轻掺杂漏极离子注入工艺， 以在各该第二源极/漏极与该第二沟道区之间形成一第二轻掺杂漏极，以及在各该 第三源极/漏极与该第三沟道区之间形成一第三轻掺杂漏极。
3. —种薄膜晶体管阵列基板的制造方法，包括在一基板上形成多个第一多晶硅岛状物、多个第二多晶硅岛状物与多个第三 多晶硅岛状物，其中该基板具有一周边区与一阵列区，而该些第一多晶硅岛状物与 该些第二多晶硅岛状物位于该周边区上，且该些第三多晶硅岛状物位于该阵列区 上；利用一第三半调式光掩膜在该些第一多晶硅岛状物、该些第二多晶硅岛状物与该些第三多晶硅岛状物上形成一第三图案化光阻层；进行一第二离子注入工艺，以于各该第二多晶硅岛状物内形成一第二源极/漏极并于各该第三多晶硅岛状物内形成一第三源极/漏极，其中该第二源极/漏极之间 即是一第二沟道区，且该第三源极/漏极之间即是一第三沟道区；移除该些第二多晶硅岛状物与该些第三多晶硅岛状物上方的该第三图案化光阻层；进行一沟道掺杂工艺，以于该些第二多晶硅岛状物与该些第三多晶硅岛状物 内注入离子；移除该第三图案化光阻层；在该基板上形成一栅绝缘层，以覆盖住该些第一多晶硅岛状物、该些第二多 晶硅岛状物与该些第三多晶硅岛状物；在该栅绝缘层上形成一图案化导体材料层，其中该图案化导体材料层具有多个第一栅极，位于该些第一多晶硅岛状物上方的该栅绝缘层上；以该图案化导体材料层为掩膜进行一第一离子注入工艺，以于各该第一多晶硅岛状物内形成一第一源极/漏极，其中该第一源极/漏极之间即是一第一沟道区； 移除部分该图案化导体材料层，以暴露出该些第二多晶硅岛状物与该些第三多晶硅岛状物上方的该栅绝缘层的部分区域，并形成多个第二栅极与多个第三栅极；在该栅绝缘层上形成一第一图案化保护层，以覆盖该些第一栅极、该些第二 栅极与该些第三栅极，其中该第一图案化保护层暴露出该些第一多晶硅岛状物、该 些第二多晶硅岛状物与该些第三多晶硅岛状物上方的该栅绝缘层的部分区域；以该第一图案化保护层为掩膜移除部分该栅绝缘层，以暴露出各该第一源极/ 漏极的部分、各该第二源极/漏极的部分与各该第三源极/漏极的部分；在该第一图案化保护层上形成多个第一源极/漏极导体层、多个第二源极/漏极 导体层与多个第三源极/漏极导体层，其中该些第一源极/漏极导体层分别与该些第 一源极/漏极电性连接，而该些第二源极/漏极导体层分别与该些第二源极/漏极电性 连接，且该些第三源极/漏极导体层分别与该些第三源极/漏极电性连接；在该第一图案化保护层上形成一第二图案化保护层，其中该第二图案化保护 层暴露出各该第三源极/漏极导体层的部分；以及在该第二图案化保护层上形成多个像素电极，其中各该像素电极与相对应的该第三源极/漏极导体层电性连接。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，在形成该些第一 栅极、该些第二栅极与该些第三栅极之后，还包括进行一轻掺杂漏极离子注入工艺， 以在各该第二源极/漏极与该第二沟道区之间形成一第二轻掺杂漏极，以及在各该 第三源极/漏极与该第三沟道区之间形成一第三轻掺杂漏极。
全文摘要
一种薄膜晶体管阵列基板的制造方法。利用一半调式光掩膜在第一多晶硅岛状物、第二多晶硅岛状物与第三多晶硅岛状物上形成一图案化光阻层；进行一第二离子注入工艺，以于各第二多晶硅岛状物内形成一第二源极/漏极并于各第三多晶硅岛状物内形成一第三源极/漏极，其中第二源极/漏极之间即是一第二沟道区，且第三源极/漏极之间即是一第三沟道区；移除第二多晶硅岛状物与第三多晶硅岛状物上方的图案化光阻层；进行一沟道掺杂工艺，以于第二多晶硅岛状物与第三多晶硅岛状物内注入离子；移除图案化光阻层。
文档编号H01L21/84GK101483156SQ20081018682
公开日2009年7月15日 申请日期2006年8月25日 优先权日2006年8月25日
发明者温佑良, 萧富元 申请人:中华映管股份有限公司